JPH06203182A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【目的】 メモリに対する読み出しのタイミングが自動
的に設定できるマイクロプロセッサを得る。 【構成】 メモリ読み出し制御信号のタイミングを変え
るメモリ読み出し制御信号制御回路と、メモリから正確
にデータを読み込む第１のレジスタと、次にメモリから
同じアドレスのデータをメモリ読み出し制御信号のタイ
ミングを変えて読み込む第２のレジスタと、それらを比
較するコンパレータを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、外部のメモリの内容
を正確に読み出すためのメモリ読み出し制御信号を最適
に調整するマイクロプロセッサに関するものである。

【０００２】

【従来の技術】従来のマイクロプロセッサのメモリ読み
出しについて以下に説明する。図７は従来のマイクロプ
ロセッサの構成図、図６は従来のマイクロプロセッサの
メモリ読み出しのタイミングチャートである。図７にお
いて３３はマイクロプロセッサ，１９は外部のメモリ、
３５はマイクロプロセッサ３３から外部のメモリ１９に
出力されるアドレス信号線，３６はメモリ１９よりマイ
クロプロセッサ３３に出力されるデータ信号線、３７は
マイクロプロセッサ３３から外部のメモリ１９に出力さ
れる、データの読み出しの制御を行うメモリ読み出し制
御信号線、３４はマイクロプロセッサ３３に基準クロッ
ク信号を供給するクロック信号線である。

【０００３】次に、図７における各信号線の状態を図６
に示す。２０はアドレス信号線３５より出力されるアド
レス、２１はメモリ読み出し制御信号線３７より出力さ
れるメモリのデータの読み出しを制御するメモリ読み出
し制御信号、２２はデータ信号線３６を通じてメモリよ
り出力されるデータ、２３はメモリ１９に対してマイク
ロプロセッサ３３が読み出しを要求してから実際に読み
出されるまでの時間を示すメモリ読み出し時間、３０は
マイクロプロセッサ３３がメモリ１９に対してデータ２
２の読み出しを要求してから実際にデータ２２が出力さ
れるまでのデータ遅延時間、３１はマイクロプロセッサ
３３がメモリ１９のデータ２２を読み出すタイミング、
３２はマイクロプロセッサ３３がアドレス２０を出力す
るタイミングである。

【０００４】次に動作について説明する。はじめにマイ
クロプロセッサ３３は、メモリ１９内の取り込むべき内
容が記憶されている番地を指定するためのアドレス２０
をアドレス信号線３５に出力し、メモリ１９に供給す
る。次にメモリ１９に読み出しを指示するためのメモリ
読み出し制御信号２１を‘Ｌ’にし、メモリ読み出し制
御信号線３７によってメモリ１９に供給する。このとき
メモリ１９はアドレス２０に対応したデータ２２をマイ
クロプロセッサ３３に対してデータ信号線３６を通じて
出力する。この後、メモリ１９に対してマイクロプロセ
ッサ３３が出力するデータ２２の読み出しを制御するメ
モリ読み出し制御信号２１が‘Ｌ’より‘Ｈ’に変化す
る瞬間のデータ２２をマイクロプロセッサ３３が取り込
む。以上の一連の動作によってマイクロプロセッサ３３
はメモリ１９の内容を取り込むことができる。

【０００５】この読み出し動作において、マイクロプロ
セッサ３３からメモリ読み出し制御信号２１が発生して
から実際にメモリ１９がデータを出力するまでにある程
度の遅延時間３０があるが、マイクロプロセッサ３３の
電源電圧が低下したり使用温度が下がると、この遅延時
間３０が長くなり，メモリ読み出し制御信号２１が’
Ｌ’の期間であるメモリ読み出し時間２３に比較して遅
延時間３０が十分に短くないと、マイクロプロセッサ３
３がデータ２２を読み込むときにメモリ１９のデータ２
２が確定していないため、誤ったデータ２２を読み込ん
でしまうことになる。

【０００６】従来のマイクロプロセッサ３３では、上記
の読み出しを制御するメモリ読み出し制御信号２１が
‘Ｌ’であるメモリ読み出し時間２３は、マイクロプロ
セッサ３３の動作手順を記したプログラム内でメモリ読
み出しのタイミングの設定を変更するしかなく、マイク
ロプロセッサ３３の使用者がその使用する電圧条件や温
度条件を考慮して、上記のメモリ読み出しのタイミング
を変更するしかなかった。 また、近年マイクロプロセ
ッサ３３を動作させる環境として電源の低電圧化や低温
化が進むに伴い、マイクロプロセッサ３３が外部のメモ
リ１９の内容を読み出す際、マイクロプロセッサ３３よ
り出力されるメモリ読み出し時間２３が一定の場合、メ
モリ１９の動作が遅くなると、メモリ１９がマイクロプ
ロセッサ３３の出力する制御信号を正確に読み取れなか
ったり、逆にマイクロプロセッサ３３がメモリ１９の出
力した信号を正確に読み出せなかったりするために、マ
イクロプロセッサ３３が予めプログラムに設定された通
りの動作以外の誤動作を始めてしまう。

【０００７】

【発明が解決しようとする課題】従来のマイクロプロセ
ッサは以上のように構成されているので、マイクロプロ
セッサの使用者または設計者はマイクロプロセッサを使
用する際、電源の低電圧化や低温化といった条件の変化
を考慮し、その動作電圧、温度に応じて、メモリ読み出
し制御信号２１のメモリ読み出し時間２３を適切に変化
させる回路を設計し、マイクロプロセッサとメモリの間
に接続し、マイクロプロセッサが十分動作できるだけの
長い周期のクロックを入力する必要があるという問題点
があった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、メモリからデータを正確に取り
込むための最適なメモリ読み出しのタイミングを自分自
身で自動的に設定するマイクロプロセッサを得ることを
目的とする。

【０００９】

【課題を解決するための手段】請求項１の発明に係るマ
イクロプロセッサは、メモリ読み出し制御信号のメモリ
読み出し時間を変えて２つのレジスタにメモリを読み出
してみて、それらをコンパレータで比較するものであ
る。

【００１０】請求項２の発明に係るマイクロプロセッサ
は、メモリ読み出し制御信号のメモリ読み出し時間を変
えて第２のレジスタにある特定のデータを保持するメモ
リを読み出してみて、上記第２のレジスタと第１のレジ
スタをコンパレータで比較するものである。

【００１１】

【作用】請求項１の発明におけるマイクロプロセッサ
は、第１のレジスタには正確なデータを読み込み、次に
メモリ読み出し制御信号のメモリ読み出し時間を変えて
第２のレジスタにデータを読み込み、２つのレジスタを
コンパレータで比較することにより、正確に読み出せる
最小のメモリ読み出し時間にメモリ読み出し制御信号を
設定する。

【００１２】請求項２の発明におけるマイクロプロセッ
サは、メモリ読み出し制御信号のメモリ読み出し時間を
変えて第２のレジスタにある特定のデータを読み込み、
それと同じデータを保持する第１のレジスタとコンパレ
ータで比較することにより、正確に読み出せる最小のメ
モリ読み出し時間にメモリ読み出し制御信号を設定す
る。

【００１３】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１は請求項１の発明によるマイクロプロセッサ
の一実施例を示す回路図、図２は外部のメモリのデータ
を読み出す際にマイクロプロセッサから出力される信号
図である。図１において、１０は判定の基準のデータと
してメモリ１９より読み出したデータを格納するレジス
タ（第１のレジスタ）、１１は判定の対象となるメモリ
１９より読み出されたデータを格納するレジスタ（第２
のレジスタ）、１２はレジスタ１０とレジスタ１１の２
つのデータを比較するコンパレータ、１３はコンパレー
タ１２の結果を入力しメモリ読み出し制御信号２１が
‘Ｌ’であるメモリ読み出し時間２３を設定するメモリ
読み出し制御信号制御回路、１４はメモリ１９から読み
出したデータを格納するレジスタを選択する切り換え回
路、１５はメモリ１９から読み出されたデータが伝達さ
れるデータ信号線、１６はメモリ読み出し制御信号２１
の基準となる信号が入力される信号線、１７はメモリ読
み出し制御信号制御回路１３によってメモリ読み出し時
間２３が調整されたメモリ読み出し制御信号２１が出力
されるメモリ読み出し制御信号線，１８はメモリ１９か
ら読み出されたデータを格納するレジスタを選択する信
号線である。

【００１４】また図２において、２４、２５、２６はマ
イクロプロセッサがメモリ１９の出力データを読み出す
タイミングで、２４は必要以上に遅い読み出しタイミン
グ、２５は最適な読み出しタイミング、２６は正しく読
み出しができない読み出しタイミングである。

【００１５】次に動作について説明する。図３は、請求
項１の発明によるマイクロプロセッサの一実施例の動作
を示すフローチャートである。マイクロプロセッサが動
作を開始すると、メモリ読み出し時間２３が最も長くな
るように設定され（ステップＳＴ１），タイミング２４
で外部メモリ１９よりデータ信号線１５を通じてデータ
を読み出し，レジスタ１０にそのデータを格納する（ス
テップＳＴ２）。このとき読み出すべきデータが確定し
てからデータを読み出すまで十分に時間があるので、レ
ジスタ１０に格納されているデータは正確な値であると
いえる。この後、メモリ読み出し制御信号制御回路１３
は信号線１６より入力されるメモリ読み出し制御信号２
１の基準となる信号のメモリ読み出し時間２３をクロッ
ク一周期分短くし（ステップＳＴ３）、メモリ読み出し
制御信号線１７よりメモリ読み出し制御信号２１を出力
する。また同時に、メモリ１９から読み出したデータを
格納するレジスタを切り換えるための信号を信号線１８
より出力する。このときの読み出しタイミングは２５で
ある。このクロック一周期分メモリ読み出しのタイミン
グを早くした状態で外部のメモリ１９の内容を読み出
し、これをレジスタ１１に格納する（ステップＳＴ
４）。このレジスタ１１に格納したデータとさきにレジ
スタ１０に格納したデータをコンパレータ１２で比較す
る（ステップＳＴ５）。この場合マイクロプロセッサの
読み出しタイミングでメモリ１９のデータは確定してい
るのでメモリ読み出し制御信号制御回路１３はもうクロ
ック一周期分メモリ読み出し時間２３の時間を短くす
る。

【００１６】上記の動作を繰り返し，レジスタ１０とレ
ジスタ１１の内容が違うならば、メモリ読み出し制御信
号制御回路１３はメモリ読み出し時間２３をクロック一
周期分長くし（ステップＳＴ６）、これに動作マージン
分の時間を加えて、マイクロプロセッサがメモリ１９に
対して出力する読み出し制御信号２１のメモリ読み出し
時間２３を決定する。

【００１７】実施例２．図４は請求項２の発明によるマ
イクロプロセッサの一実施例を示す回路図である。この
図において，１０ａは読み出した内容が正しいかどうか
を判定するデータが格納されたレジスタ（第１のレジス
タ）である。

【００１８】次に動作について説明する。図５は請求項
２の発明によるマイクロプロセッサの一実施例の動作を
示すフローチャートである。マイクロプロセッサが動作
を開始するとき、外部メモリ１９に対するメモリ読み出
し時間２３は最も短い時間に設定される（ステップＳＴ
１０）。従ってこのときの読み出しタイミングは２６で
ある。このときレジスタ１０ａには予め決まったデータ
がマイクロプロセッサの製造時に格納されている。この
状態でマイクロプロセッサは外部のメモリ１９よりある
特定のアドレスのデータをデータ信号線１５を通じて読
み出し、読み出しデータ格納用レジスタ１１に格納する
（ステップＳＴ１１）。レジスタ１０とレジスタ１１に
格納されているデータをコンパレータ１２によって比較
を行ない（ステップＳＴ１２）、この結果をメモリ読み
出し制御信号制御回路１３に入力する。比較した結果が
異なるなら、メモリ読み出し制御信号制御回路１３はメ
モリ読み出し時間２３をクロック一周期分長くしてメモ
リ読み出し制御信号線１７より出力し（ステップＳＴ１
３）、再び外部のメモリ１９の内容を読み出しレジスタ
１１に格納する。以上の動作をマイクロプロセッサが外
部メモリ１９の内容を正確に読み出せるまで繰り返し行
い、正しく読み出せた時のメモリ読み出し時間２３に動
作マージン分の時間を付加した時間をメモリ読み出し制
御信号２１のメモリ読み出し時間２３として設定する。

【００１９】

【発明の効果】以上のように、請求項１の発明によれば
マイクロプロセッサを、メモリ読み出し制御信号のメモ
リ読み出し時間を変えて２つのレジスタにメモリを読み
出してみて、それらをコンパレータで比較するというよ
うに構成したので、メモリに対するメモリ読み出し時間
が自動的に設定できるマイクロプロセッサが得られると
いう効果がある。

【００２０】請求項２の発明はマイクロプロセッサを、
メモリ読み出し制御信号のメモリ読み出し時間を変えて
第２のレジスタにある特定のデータを保持するメモリを
読み出してみて、上記第２のレジスタと第１のレジスタ
をコンパレータで比較するというように構成したので、
メモリに対するメモリ読み出し時間が自動的に設定でき
るマイクロプロセッサが得られるという効果がある。

【図面の簡単な説明】

【図１】請求項１の発明によるマイクロプロセッサの一
実施例を示す回路図である。

【図２】請求項１の発明によるマイクロプロセッサのメ
モリ読み出しのタイミングチャートである。

【図３】請求項１の発明によるマイクロプロセッサの一
実施例の動作を示すフローチャートである。

【図４】請求項２の発明によるマイクロプロセッサの一
実施例を示す回路図である。

【図５】請求項２の発明によるマイクロプロセッサの一
実施例の動作を示すフローチャートである。

【図６】従来のマイクロプロセッサのメモリ読み出しの
タイミングチャートである。

【図７】従来のマイクロプロセッサの構成図である。

【符号の説明】

１０，１０ａ レジスタ（第１のレジスタ） １１ レジスタ（第２のレジスタ） １２ コンパレータ １３ メモリ読み出し制御信号制御回路 １９ メモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリから正確にデータを読み込めるメ
   モリ読み出し時間でそのデータを読みこむ第１のレジス
   タと、上記メモリ読み出し時間より短いメモリ読み出し
   時間で上記データを読みこむ第２のレジスタと、上記第
   １と第２のレジスタに読み込まれたデータを比較するコ
   ンパレータと、上記コンパレータの比較結果に基づき上
   記第１と第２のレジスタに読み込まれたデータが等しく
   なる範囲内で、上記第２のレジスタがデータを読みこむ
   メモリ読み出し時間を最少の時間に調整するメモリ読み
   出し制御信号制御回路とを備えたマイクロプロセッサ。
2. 【請求項２】 あるデータを保持する第１のレジスタ
   と、所定のメモリ読み出し時間でメモリから上記データ
   と同じデータを読み込む第２のレジスタと、上記第１と
   第２のレジスタに読み込まれたデータを比較するコンパ
   レータと、上記コンパレータの比較結果に基づき上記第
   １と第２のレジスタに読み込まれたデータが等しくなる
   範囲内で、上記第２のレジスタがデータを読みこむメモ
   リ読み出し時間を最少の時間に調整するメモリ読み出し
   制御信号制御回路とを備えたマイクロプロセッサ。