JPH06202072A - Integrated circuit device for driving display panel - Google Patents

Integrated circuit device for driving display panel

Info

Publication number
JPH06202072A
JPH06202072A JP143593A JP143593A JPH06202072A JP H06202072 A JPH06202072 A JP H06202072A JP 143593 A JP143593 A JP 143593A JP 143593 A JP143593 A JP 143593A JP H06202072 A JPH06202072 A JP H06202072A
Authority
JP
Japan
Prior art keywords
display panel
integrated circuit
circuit device
display
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP143593A
Other languages
Japanese (ja)
Inventor
Haruhiko Nishio
春彦 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP143593A priority Critical patent/JPH06202072A/en
Publication of JPH06202072A publication Critical patent/JPH06202072A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To prevent light and dark stripes from being generated on a screen owing to an error of a photoprocess when the integrated circuit device for data line driving of a display panel is manufactured. CONSTITUTION:When driving circuits 30 each including a couple of unit circuits 30a and 30b which hold video data Dv to be set corresponding to data lines of the display panel 10 alternately with time are arranged in the chip surface of the integrated circuit device 20 and integrated, the unit circuits 30a and 30b are arranged symmetrically with each other in the respective driving circuits 30 and the unit circuits 30a and 30b are also arranged symmetrically between the driving circuits 30 for adjacent data lines to distribute light '0' and dark 'X', appearing in a display of pixels owing to the error of the photoprocess, in the screen of the display panel 10, thereby preventing longitudinal stripes and lateral stripes from being generated on the display.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶形等の表示パネルに
ビデオデータを表示する際にそのデータ線を駆動するた
めに用いられ、MOSトランジスタにより構成されアナ
ログなビデオデータを表示する場合にとくに適する集積
回路装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used to drive a data line when displaying video data on a liquid crystal type display panel, and is particularly suitable for displaying analog video data composed of MOS transistors. A suitable integrated circuit device.

【0002】[0002]

【従来の技術】周知のように、可変画像用の表示パネル
はその面内に多数の画素を二次元状に配置したいわゆる
マトリックス形であって、データ線と走査線とを介して
両者の交点に当たる画素を表示駆動するが、表示パネル
ではふつうある走査線に沿って並ぶ複数個の画素の表示
を一斉ないし同時に行なうので、これに応じて各データ
線用の駆動回路に1対の単位回路を設け、両単位回路に
ビデオデータを経時的に交互に保持させるのが通例であ
る。以下、かかる表示の要領と各データ線用駆動回路の
例を図2〜図4を参照して簡単に説明する。
2. Description of the Related Art As is well known, a display panel for a variable image is of a so-called matrix type in which a large number of pixels are two-dimensionally arranged in a plane thereof, and an intersection of both lines is formed through a data line and a scanning line. The pixels corresponding to the above are driven for display, but in the display panel, a plurality of pixels arranged along a certain scanning line are usually displayed simultaneously or simultaneously, and accordingly, a pair of unit circuits is provided in the driving circuit for each data line. It is customary to provide both unit circuits to alternately hold video data over time. Hereinafter, an example of the display procedure and each data line driving circuit will be briefly described with reference to FIGS.

【0003】図2は表示パネル10とそのデータ線11用の
駆動回路20および走査線12用の駆動回路40を簡略に示
す。図示の表示パネル10はアクティブマトリックス形で
あり、多数のデータ線11と走査線12の各交点に対応する
画素ごとに図では拡大して示す表示電極13と薄膜トラン
ジスタ14が設けられる。多数のデータ線11と走査線12の
駆動はそれぞれ複数個の集積回路装置20と40によって分
担され、図ではそれらの分担範囲が1対の斜線で示され
ている。走査線12用の複数個の集積回路装置40はフレー
ム信号Sfに応じて動作開始し、走査パルスSPに同期して
走査線12に乗せる選択信号を順次に切り換えながら、各
走査線12に沿って並ぶ多数個の画素の薄膜トランジスタ
14を一斉にオンさせる。データ線11の駆動用の各集積回
路装置20は分担範囲のビデオデータDvをクロックパルス
CPに同期して順次読み込んだ上で、それに応じた駆動電
圧を分担範囲のデータ線11に対し一斉に出力してその状
態を走査線12が切り換わる1周期の間中保持する。
FIG. 2 schematically shows a drive circuit 20 for the display panel 10 and its data lines 11 and a drive circuit 40 for the scanning lines 12. The illustrated display panel 10 is of an active matrix type, and a display electrode 13 and a thin film transistor 14 which are enlarged and shown in the drawing are provided for each pixel corresponding to each intersection of a large number of data lines 11 and scanning lines 12. The driving of a large number of data lines 11 and scanning lines 12 is shared by a plurality of integrated circuit devices 20 and 40, respectively, and the shared range is shown by a pair of diagonal lines in the figure. The plurality of integrated circuit devices 40 for the scanning lines 12 start operating in response to the frame signal Sf, and sequentially switch the selection signals to be placed on the scanning lines 12 in synchronization with the scanning pulse SP, along each scanning line 12. Thin film transistor with multiple pixels lined up
Turn on 14 simultaneously. Each integrated circuit device 20 for driving the data line 11 clocks the video data Dv in the sharing range as a clock pulse.
After being sequentially read in synchronization with CP, a driving voltage corresponding thereto is output to the data lines 11 in the sharing range all at once, and the state is held during one cycle in which the scanning lines 12 are switched.

【0004】このため、集積回路装置20内の各データ線
11用の図3の駆動回路30にはビデオデータDvを交互に保
持する1対の単位回路30aと30bが設けられる。図の例
ではビデオデータDvがアナログなので、単位回路30aや
30bはアナログスイッチ31とアナログ値保持用のキャパ
シタ32とボルテージフォロワ接続の演算増幅器33からな
る。単位回路30aと30bのアナログスイッチ31はデータ
線12の切換周期ごとに論理状態が交替する切換信号Scに
より交互にオン操作され、これに応じそれらの演算増幅
器33の出力が同様に切換信号Scにより操作される切換ス
イッチ34を介し出力端子Toに導出されてデータ線11に乗
せられる。
Therefore, each data line in the integrated circuit device 20 is
The driving circuit 30 of FIG. 3 for 11 is provided with a pair of unit circuits 30a and 30b which alternately hold the video data Dv. In the illustrated example, since the video data Dv is analog, the unit circuit 30a and
Reference numeral 30b includes an analog switch 31, an analog value holding capacitor 32, and an operational amplifier 33 connected to a voltage follower. The analog switches 31 of the unit circuits 30a and 30b are alternately turned on by a switching signal Sc whose logical state alternates every switching cycle of the data line 12, and correspondingly the outputs of the operational amplifiers 33 are similarly switched by the switching signal Sc. It is led to the output terminal To through the operated changeover switch 34 and placed on the data line 11.

【0005】図4にかかる駆動回路30を複数個組み込ん
だ集積回路装置20の従来例を示す。簡略に示された制御
回路21はクロックパルスCPを受けるシフトレジスタを含
み、クロックパルスCPに同期して各駆動回路30に対応す
るビデオデータDvを配線22を介して順次に与える。いず
れも上述の切換信号Scを受ける各駆動回路30の枠内に符
号aとbにより上述の単位回路30aと30bが示されてお
り、これらのaとbの内の切換信号Scで指定した一方に
駆動電圧を出力端子Toから出力させている間に他方にビ
デオデータDvを読み込んで保持させる。かかる集積回路
装置20をふつう図2のように複数個用いて、表示パネル
10の各走査線12が選択されたつどそれに沿って並ぶ多数
の画素に表示を一斉に行なわせる。
FIG. 4 shows a conventional example of an integrated circuit device 20 incorporating a plurality of drive circuits 30. The simplified control circuit 21 includes a shift register that receives the clock pulse CP, and sequentially supplies the video data Dv corresponding to each drive circuit 30 via the wiring 22 in synchronization with the clock pulse CP. In each case, the unit circuits 30a and 30b described above are indicated by reference characters a and b in the frame of each drive circuit 30 that receives the above-mentioned switching signal Sc, and one of them is designated by the switching signal Sc among these a and b. While the driving voltage is being output from the output terminal To, the other side reads and holds the video data Dv. A plurality of such integrated circuit devices 20 are usually used as shown in FIG.
Each of the ten scanning lines 12 is selected so that a large number of pixels lined up along it are simultaneously displayed.

【0006】[0006]

【発明が解決しようとする課題】以上説明した表示パネ
ルのデータ線駆動用の集積回路装置では、その製造時の
フォトプロセス上の誤差が原因でパネル面内に縞状の異
常表示が発生することがあり、とくに集積回路装置の集
積度を一層高める場合や表示パネルにアナログなビデオ
データを表示する場合にかかるトラブルが起きやすい問
題がある。以下、図5を参照してこの問題の原因と異常
表示の模様を説明する。
In the above-described integrated circuit device for driving the data lines of the display panel, a stripe-shaped abnormal display occurs in the panel surface due to an error in the photo process during manufacturing. In particular, there is a problem that troubles are likely to occur particularly when the degree of integration of the integrated circuit device is further increased or when analog video data is displayed on the display panel. Hereinafter, the cause of this problem and the pattern of the abnormal display will be described with reference to FIG.

【0007】集積回路装置の高集積化のためにはその回
路素子をMOSトランジスタとするのがよいが、表示パ
ネルには液晶形の場合でも15V以上の駆動電圧が必要な
ので小形トランジスタにこれに適する耐圧をもたせるた
めそのソース・ドレイン層を二重拡散構造にするのがよ
い。図5(a) はかかるMOSトランジスタTの断面をn
チャネル形について示す。通例のようにp形の半導体領
域1の素子分離膜2で囲まれた範囲にゲート酸化膜3を
付けてその上にゲート4を配設し、その両側に二重拡散
構造のソース・ドレイン層用に低不純物濃度層5と高不
純物濃度層6をn形で拡散し、ゲート4を絶縁膜7で覆
った上で電極膜8を配設してソースSとドレインDとゲ
ートG用の端子を導出する。このMOSトランジスタT
を極小のパターンで集積回路装置に作り込む際のフォト
プロセスには常に若干とも誤差が伴うので、ゲート4に
対する低不純物濃度層5や高不純物濃度層6の位置がご
く僅かであるがずれやすい。このため、ゲート4と左右
の低不純物濃度層5の間の静電容量CL とCR やオン時
に左右の低不純物濃度層5がもつ抵抗RL とRR が僅か
ずつ互いに異なって来ることになる。
For high integration of the integrated circuit device, it is preferable to use a MOS transistor as its circuit element. However, even if the display panel is of a liquid crystal type, a driving voltage of 15 V or more is required, which is suitable for a small transistor. It is preferable that the source / drain layers have a double diffusion structure in order to have a withstand voltage. FIG. 5A shows a cross section of such a MOS transistor T with n
The channel type is shown below. As is customary, a gate oxide film 3 is attached to a region surrounded by an element isolation film 2 in a p-type semiconductor region 1, a gate 4 is disposed on the gate oxide film 3, and a source / drain layer having a double diffusion structure is provided on both sides of the gate oxide film 3. For diffusion, a low impurity concentration layer 5 and a high impurity concentration layer 6 are diffused in an n-type, the gate 4 is covered with an insulating film 7, and then an electrode film 8 is provided to provide terminals for a source S, a drain D and a gate G. Derive. This MOS transistor T
Since a slight error always accompanies the photo process when forming a pattern with a very small pattern in the integrated circuit device, the positions of the low impurity concentration layer 5 and the high impurity concentration layer 6 with respect to the gate 4 are very slight, but easily misaligned. Therefore, the capacitances C L and C R between the gate 4 and the left and right low impurity concentration layers 5 and the resistances R L and R R of the left and right low impurity concentration layers 5 when turned on are slightly different from each other. become.

【0008】図5(b) は図3の単位回路30aと30bを集
積回路装置20内に作り込んだ状態をそれぞれトランジス
タTaとTbおよびキャパシタ32に対応するCsにより代表さ
せて模式的に示すもので、図の例では図4の駆動回路30
に対応するトランジスタTaとTbの対が集積回路装置20の
チップの上半分と下半分とに振り分けて2段に並べて配
設され、かつ上側と下側とでは各対内にトランジスタTa
とTbを配置する順序が図4に対応して互いに逆向きにな
っている。また、各対内ではトランジスタTaとTbがキャ
パシタCsが接続されたドレイン側を同じ方向に揃えて配
列されており、図5(b) には各対内のトランジスタTaの
方のこのドレイン側が出力端子Toと接続された状態が示
されている。
FIG. 5 (b) schematically shows a state in which the unit circuits 30a and 30b of FIG. 3 are built in the integrated circuit device 20, represented by transistors Ta and Tb and Cs corresponding to the capacitor 32, respectively. In the example of the figure, the drive circuit 30 of FIG.
A pair of transistors Ta and Tb corresponding to is distributed in the upper half and the lower half of the chip of the integrated circuit device 20 and arranged side by side in two stages.
The order of arranging Tb and Tb is opposite to each other corresponding to FIG. Further, in each pair, the transistors Ta and Tb are arranged with the drain side to which the capacitor Cs is connected aligned in the same direction. In FIG. 5B, this drain side of the transistor Ta in each pair is the output terminal To. The state of being connected with is shown.

【0009】図5(b) のような集積回路装置20のチップ
において、図5(a) で述べたフォトプロセスの誤差によ
って各トランジスタTaやTb内の左右の静電容量CL とC
R や抵抗RL とRR が不均等になると、キャパシタCsの
保持電圧, 従って端子Toから出力される駆動電圧に誤差
が生じて来る。いま、この駆動電圧が図5(b) の集積回
路装置20のチップ内の上側で表示を明るくする方向にず
れたとすると、トランジスタTaやTbのソース・ドレイン
の位置がチップの上側と下側で逆向きなので、チップ内
の下側では表示を暗くする方向にずれることになる。
In the chip of the integrated circuit device 20 as shown in FIG. 5B, the left and right electrostatic capacitances C L and C in each transistor Ta and Tb are caused by the error of the photo process described in FIG. 5A.
When R and the resistors R L and R R become uneven, an error occurs in the holding voltage of the capacitor Cs, and thus the drive voltage output from the terminal To. Now, assuming that this drive voltage is shifted in the direction of brightening the display on the upper side of the chip of the integrated circuit device 20 of FIG. 5 (b), the source / drain positions of the transistors Ta and Tb are on the upper side and the lower side of the chip. Since it is in the opposite direction, the lower side of the chip will be shifted in the direction of darkening the display.

【0010】このように画素の表示に誤差が発生する様
子を図5(c) と図5(d) にそれぞれトランジスタTaとTb
の側から駆動電圧が出力される場合について模式的に示
す。これらのいずれにも集積回路装置20のチップ内に2
段に並ぶ駆動回路30の枠内に表示が明るくなる方向にず
れた場合はO, 暗くなる方向にずれた場合はXがそれぞ
れ付けられている。図5(b) の例では各駆動回路30内の
トランジスタTaとTbのソース・ドレインの配置が同方向
なので図5(c) と(d) のOとXの分布は同じであるが、
チップ内の上側と下側とではトランジスタTaとTbのソー
ス・ドレインの配置が逆向きなのでOとXの分布は逆に
なる。
The manner in which an error occurs in the display of the pixel is shown in FIGS. 5 (c) and 5 (d), respectively.
The case where the drive voltage is output from the side is schematically shown. In each of these, 2 in the chip of the integrated circuit device 20
Within the frame of the drive circuits 30 arranged in rows, O is attached when the display is shifted in the direction of brightening, and X is attached when the display is shifted in the direction of darkening. In the example of FIG. 5 (b), since the sources and drains of the transistors Ta and Tb in each drive circuit 30 are arranged in the same direction, the distributions of O and X in FIGS. 5 (c) and 5 (d) are the same.
Since the source and drain of transistors Ta and Tb are arranged in opposite directions on the upper side and the lower side in the chip, the distributions of O and X are opposite.

【0011】図5(e) にこの図5(c) と(d) に対応する
表示パネル10上の表示の明暗分布をOとXで示す。図の
右側に示すaがトランジスタTaにより図5(c) のように
駆動された場合, bがトランジスタTbにより図5(d) の
ように駆動された場合をそれぞれ示し、図5(c) と(d)
の上側と下側がそれぞれ図5(e) の左半分と右半分に対
応するものとする。この図5(e) からわかるように集積
回路装置20の製造時のフォトプロセスの誤差により表示
パネル10上に明Oと暗Xの縞, この例では広い縦縞が発
生して明暗差が大きいと非常に見苦しくなる。
FIG. 5 (e) shows the light and dark distributions of the display on the display panel 10 corresponding to FIGS. 5 (c) and 5 (d) by O and X. The right side of the figure shows the case where a is driven by the transistor Ta as shown in FIG. 5 (c), and the b is the case where it is driven by the transistor Tb as shown in FIG. 5 (d). (d)
The upper side and the lower side of FIG. 5 correspond to the left half and the right half of FIG. 5 (e), respectively. As can be seen from FIG. 5 (e), when the integrated circuit device 20 is manufactured, a photo process error causes a bright O and a dark X stripe on the display panel 10. In this example, wide vertical stripes are generated and the difference in brightness is large. It becomes very unsightly.

【0012】かかる表示上の縞が発生する問題は集積回
路装置の集積度を高めるほどフォトプロセスの僅かな誤
差によって起きやすくなり、アナログなビデオデータを
表示する場合に縞の明暗差がとくに大きくなりやすい。
なお、以上のように集積回路装置20をMOSトランジス
タで構成する場合に限らず、他のトランジスタで構成す
る場合も程度の差はあれ縞が発生する問題は同様であ
り、ディジタルなビデオデータを表示する場合でも明暗
差は大きくはないが縞の発生が検出されることが多く、
人の視覚はかかる異常表示に対してかなり敏感である。
As the integration degree of the integrated circuit device is increased, such a problem that the stripes appear on the display is more likely to occur due to a slight error in the photo process, and the difference in brightness between the stripes becomes particularly large when analog video data is displayed. Cheap.
It should be noted that the problem that stripes are generated to the same extent not only when the integrated circuit device 20 is configured by MOS transistors as described above but also when it is configured by other transistors, and digital video data is displayed. Even if you do, the difference in brightness is not large, but the occurrence of stripes is often detected,
Human vision is quite sensitive to such anomalous displays.

【0013】かかる問題を解決するため、例えば図5
(b) のトランジスタTaとTbの各対内のトランジスタTbの
ソース・ドレインの配置方向をトランジスタTaと逆にす
ると、図5(d) の明Oと暗Xが図示とは逆になって太い
縦縞はなくなるが、図5(e) の画面の表示上は今度は明
暗の細い横縞が現れて来る。さらに、図3の駆動回路30
ないし単位回路30aや30bを構成する複数個のトランジ
スタの配列や配置方向を種々変えて見ても結果は大同小
異であって、表示画面上に縦縞や横縞が出現するのを防
止するのは非常に困難である。
In order to solve such a problem, for example, FIG.
When the source / drain arrangement direction of the transistor Tb in each pair of the transistors Ta and Tb in (b) is reversed from that of the transistor Ta, bright O and dark X in FIG. However, thin and bright horizontal stripes appear on the screen of Fig. 5 (e). Furthermore, the drive circuit 30 of FIG.
Even when the arrangement and arrangement direction of the plurality of transistors forming the unit circuits 30a and 30b are changed variously, the results are almost the same, and it is very difficult to prevent vertical stripes and horizontal stripes from appearing on the display screen. Have difficulty.

【0014】本発明の目的はかかる問題を解決して表示
パネルの画面上の縞状の異常表示を防止できるようにデ
ータ線駆動用の集積回路装置を構成することにある。
An object of the present invention is to solve the above problems and to configure an integrated circuit device for driving a data line so as to prevent a striped abnormal display on the screen of a display panel.

【0015】[0015]

【課題を解決するための手段】上記の目的は本発明の表
示パネル駆動用集積回路装置によれば、表示パネルのデ
ータ線に乗せるべきビデオデータを経時的に交互に保持
する1対の単位回路を含む駆動回路をチップ内に並べて
集積化するに際して、各駆動回路の一方および他方の単
位回路を配列方向に互いに対称的なパターンで配置し、
かつ互いに近接するデータ線用の駆動回路の相互間でも
対応し合う一方および他方の単位回路を配列方向に互い
に対称的なパターンで配置することにより達成される。
According to the display panel driving integrated circuit device of the present invention, a pair of unit circuits for alternately holding the video data to be placed on the data lines of the display panel over time. When arranging and integrating the drive circuits including the above in a chip, one and the other unit circuits of each drive circuit are arranged in a pattern symmetrical to each other in the arrangement direction,
This is also achieved by arranging one and the other unit circuit corresponding to each other between the drive circuits for the data lines which are close to each other in a pattern symmetrical to each other in the arrangement direction.

【0016】なお、上記の互いに近接するデータ線用の
駆動回路はもちろん互いに隣接するデータ線用の駆動回
路とするのが最もよい。また、本発明は各単位回路をM
OSトランジスタ,とくにソース・ドレイン層が二重拡
散構造のMOSトランジスタにより構成する場合や、各
単位回路により保持すべきビデオデータがアナログの場
合への適用に有利である。
It is best to use the drive circuits for the data lines adjacent to each other, as well as the drive circuits for the data lines adjacent to each other. In addition, in the present invention, each unit circuit is
This is advantageous when applied to the case where the OS transistor, especially the source / drain layer is composed of a MOS transistor having a double diffusion structure, and the case where the video data to be held by each unit circuit is analog.

【0017】[0017]

【作用】本発明は問題の原因であるフォトプロセス上の
誤差がチップ内に集積化される回路素子に対しすべて同
じ方向に起き、かつ各駆動回路の1対の単位回路により
経時的に交互に保持されるビデオデータが表示パネル上
では空間的に交互に表示されることに着目したもので、
前項の構成にいうように1対の単位回路を各駆動回路内
でも近接する駆動回路の相互間でも互いに対称的に配置
することにより、フォトプロセスの誤差により画素の表
示に現れる明暗を縦横両方向に分散させて表示上の縞が
縦方向にも横方向にも発生しないようにするものであ
る。
According to the present invention, the photo-process error that causes the problem occurs in the same direction with respect to the circuit elements integrated in the chip, and a pair of unit circuits of each driving circuit alternately alternates with time. Focusing on the fact that the retained video data is spatially displayed alternately on the display panel,
By arranging a pair of unit circuits symmetrically with each other in each drive circuit or between adjacent drive circuits as described in the configuration of the preceding paragraph, the light and dark appearing in the pixel display due to the error of the photo process can be applied in both vertical and horizontal directions. The stripes are dispersed so that stripes on the display do not occur in the vertical and horizontal directions.

【0018】[0018]

【実施例】図1を参照して本発明の実施例を説明する。
以下に説明する実施例においても表示パネル10のデータ
線11を集積回路装置20により駆動する要領は図2に,単
位回路30aと30bの対を含む各駆動回路30の回路構成は
図3にそれぞれ示すとおりとし、図1の図2以降と対応
する部分に同じ符号が付けられている。なお、この実施
例では表示パネル10にアナログのビデオデータを表示
し、集積回路装置20の回路素子にMOSトランジスタを
用いるものとするが、本発明はもちろんこれに限らずそ
れ以外の場合にも適用が可能である。
Embodiments of the present invention will be described with reference to FIG.
Also in the embodiments described below, the procedure for driving the data line 11 of the display panel 10 by the integrated circuit device 20 is shown in FIG. 2, and the circuit configuration of each drive circuit 30 including the pair of unit circuits 30a and 30b is shown in FIG. As shown, the parts corresponding to those in FIG. 2 and subsequent figures are given the same reference numerals. In this embodiment, analog video data is displayed on the display panel 10 and MOS transistors are used for the circuit elements of the integrated circuit device 20, but the present invention is not limited to this and is also applicable to other cases. Is possible.

【0019】図1(a) にデータ線駆動用の集積回路装置
20の回路構成例を図4と同じ要領で示す。この実施例で
も上下2段に配列された駆動回路30に対して制御回路21
から配線22を介してビデオデータDvをクロックパルスCP
に同期して順次与え、各駆動回路30内の1対の単位回路
30aと30bの一方がビデオデータDvを読み込んでいる間
に他方がそれを保持しその値に応じた駆動電圧を出力端
子Toから出力するのは従来と同じであるが、本発明では
単位回路30aと30bを構成するトランジスタのパターン
の配置が従来と異なる。図1(b) に本発明による配置例
を隣合う2個の駆動回路30について図5(b) と同要領で
それらの単位回路30aと30bをそれぞれ1個のトランジ
スタTaとTbで代表させて模式的に示す。
FIG. 1A shows an integrated circuit device for driving a data line.
A circuit configuration example of 20 is shown in the same manner as in FIG. In this embodiment as well, the control circuit 21 is provided for the drive circuits 30 arranged in the upper and lower two stages.
Clock pulse CP from the video data Dv via wiring 22
Are sequentially given in synchronism with the pair of unit circuits in each drive circuit 30.
While one of 30a and 30b reads the video data Dv while the other holds it and outputs the drive voltage corresponding to the value from the output terminal To, it is the same as the conventional one, but in the present invention, the unit circuit 30a is used. The arrangement of the pattern of the transistors composing 30b and 30b is different from the conventional one. FIG. 1B shows an example of the arrangement according to the present invention for two adjacent drive circuits 30. In the same manner as in FIG. 5B, the unit circuits 30a and 30b are represented by one transistor Ta and Tb, respectively. It shows typically.

【0020】図のように、各駆動回路30内のトランジス
タTaとTbのソースSとドレインDの配列が互いに逆方向
にされ、隣合う駆動回路30の相互間でも同種のトランジ
スタTaとTbのソースSとドレインDの配列が互いに逆方
向にされる。本発明ではこのように、各駆動回路30内で
単位回路30aと30bを互いに対称的なパターンで配置す
るとともに、互いに近接する2個の, この実施例では隣
合う駆動回路30の相互間でも同種の単位回路30aおよび
30bをそれぞれ互いに対称的なパターンで配置する。な
お、図1(a) では隣接する駆動回路30の枠内のaとbの
逆の順序によりこの対称的な配置が模式的に示されてい
る。本発明でも集積回路装置20の製造に際しフォトプロ
セスの誤差が発生すると画素の表示に明暗が発生する
が、フォトプロセスの誤差はもちろんすべての回路素子
に対して同じ方向に発生するので、容易にわかるよう上
述のように対称的に配置された2個の単位回路の一方に
よる画素の表示が明るいとき他方による表示は必ず暗く
なる。
As shown in the figure, the sources S and drains D of the transistors Ta and Tb in each drive circuit 30 are arranged in the opposite directions, and the sources of the transistors Ta and Tb of the same kind are arranged even between adjacent drive circuits 30. The S and drain D arrays are arranged in opposite directions. In the present invention, the unit circuits 30a and 30b are arranged in a symmetrical pattern in each drive circuit 30 as described above, and two adjacent drive circuits 30 of the same type are used in this embodiment. Unit circuit 30a and
30b are arranged in a pattern symmetrical to each other. In FIG. 1A, this symmetrical arrangement is schematically shown by the reverse order of a and b in the frame of the adjacent drive circuit 30. Also in the present invention, when an error in the photo process occurs during the manufacture of the integrated circuit device 20, light and dark appear in the display of the pixel, but the error in the photo process occurs in the same direction for all the circuit elements, so that it is easily understood. As described above, when the pixel display by one of the two unit circuits symmetrically arranged as described above is bright, the display by the other always becomes dark.

【0021】図1(c) と(d) に集積回路装置20の駆動回
路30のそれぞれ単位回路30aと30bから駆動電圧を出力
した様子を前の図5(c) と(d) と同要領でフォトプロセ
スの誤差による画素表示の明Oと暗Xの分布により示
す。各駆動回路30内の単位回路30aと30bが対称配置さ
れているので図1(c) と(d) の明Oと暗Xが逆になり、
隣合う駆動回路30の対応する単位回路30aと30bがそれ
ぞれ対称配置されているので図1(c) と(d) のいずれで
も図の横方向である駆動回路30のチップ内の配列方向に
明Oと暗Xが交互に発生する。
1 (c) and 1 (d) show the state in which driving voltages are output from the unit circuits 30a and 30b of the driving circuit 30 of the integrated circuit device 20, respectively, in the same manner as in FIGS. 5 (c) and 5 (d). In the figure, the distribution of bright O and dark X of pixel display due to the error of the photo process is shown. Since the unit circuits 30a and 30b in each drive circuit 30 are symmetrically arranged, the bright O and the dark X in FIGS. 1 (c) and 1 (d) are reversed,
Since the corresponding unit circuits 30a and 30b of the adjoining drive circuits 30 are symmetrically arranged, in both FIGS. 1 (c) and 1 (d), the horizontal direction in the drawing shows the drive circuit 30 in the arrangement direction in the chip. O and dark X alternate.

【0022】図1(e) に表示パネル10の画面上の表示状
態をこの図1(c) と(d) に対応する画素の明暗分布によ
り示す。図1(c) と(d) の集積回路装置20のチップの上
側と下側がそれぞれ図1(e) の左半分と右半分に対応
し、チップの上側と下側にそれぞれ偶数の駆動回路30が
配列されているものとする。図の右側に単位回路30aに
よる駆動か単位回路30bによる駆動かを示すためaとb
が付されている。これを従来の図5(e) と比較すると明
Oと暗Xの分布が分散しており、本発明によって図5
(e) のような縦縞はもちろん横縞の発生も防止できるこ
とがわかる。
FIG. 1E shows the display state on the screen of the display panel 10 by the light and dark distribution of the pixels corresponding to FIGS. 1C and 1D. The upper and lower sides of the chip of the integrated circuit device 20 of FIGS. 1 (c) and 1 (d) correspond to the left and right halves of FIG. 1 (e), respectively, and the even number of driving circuits 30 are provided on the upper and lower sides of the chip, respectively. Are arranged. On the right side of the figure, a and b are shown to indicate the drive by the unit circuit 30a or the unit circuit 30b.
Is attached. Comparing this with FIG. 5 (e) of the prior art, the distributions of bright O and dark X are dispersed.
It can be seen that horizontal stripes can be prevented as well as vertical stripes as in (e).

【0023】なお、本発明のように単位回路30aや30b
を対称配置するかわりに、それらをすべて同方向配置に
すると図1(e) の表示上はすべての画素が明Oまたは暗
Xに揃うのでその限りでは縞の発生を防止できるが、表
示パネル10の駆動には図2のように集積回路装置20を複
数個用いるのでチップごと発生する明暗により広幅の縦
縞が発生しやすくなる。縞の発生防止には本発明のよう
に明Oと暗Xの分布をチップごとに分散させておくのが
最も有利である。
The unit circuits 30a and 30b as in the present invention
If all of them are arranged in the same direction instead of being arranged symmetrically, all the pixels are aligned in bright O or dark X on the display of FIG. 1 (e), so that stripes can be prevented as far as it is, but the display panel 10 As shown in FIG. 2, a plurality of integrated circuit devices 20 are used for the driving, so that wide vertical stripes are likely to occur due to the light and dark generated on each chip. In order to prevent the occurrence of stripes, it is most advantageous to disperse the distribution of bright O and dark X for each chip as in the present invention.

【0024】[0024]

【発明の効果】以上のように本発明では、フォトプロセ
ス上の誤差がチップ内に集積化される回路素子に対して
同じ方向に起き、各駆動回路の1対の単位回路により経
時的に交互に保持されるビデオデータがパネル面では空
間的に交互に表示されることに着目して、表示パネルの
データ線駆動用の集積回路装置のチップ内に駆動回路を
並べて集積化する際に、単位回路のパターンを各駆動回
路内および近接する駆動回路の相互間で対称的に配置す
ることにより、フォトプロセスの誤差により画素表示に
現れる明暗を表示画面の縦横両方向に細かく分散させて
明暗の縞の発生を完全に防止することができる。
As described above, according to the present invention, an error in the photo process occurs in the same direction with respect to the circuit elements integrated in the chip, and a pair of unit circuits of each drive circuit alternate with time. Paying attention to the fact that the video data retained in the display is spatially alternately displayed on the panel surface, when the drive circuits are arranged and integrated in the chip of the integrated circuit device for driving the data line of the display panel, the unit By symmetrically arranging the circuit pattern in each drive circuit and between adjacent drive circuits, the light and dark appearing in the pixel display due to the error of the photo process are finely dispersed in both the vertical and horizontal directions of the display screen to form the bright and dark stripes. Occurrence can be completely prevented.

【0025】本発明はフォトプロセス用のフォトマスク
のパターンを変えるだけで集積回路装置のチップサイズ
を増すことなくかつその製造工程も変更することなく容
易に実施できる。また、本発明はアナログのビデオデー
タを表示する表示パネル駆動用集積回路装置にMOSト
ランジスタを高集積化する際に適用して上述の効果をと
くに有利に発揮でき、表示パネルの画質を高めかつ一層
の高集積化により集積回路装置の経済性を向上できる点
での貢献が期待される。
The present invention can be easily implemented without changing the chip size of the integrated circuit device by changing the pattern of the photomask for the photo process and without changing the manufacturing process thereof. Further, the present invention can be applied to the integrated circuit device for driving a display panel for displaying analog video data when the MOS transistor is highly integrated, so that the above effects can be exerted particularly advantageously, and the image quality of the display panel can be further improved. It is expected to contribute to the improvement of the economical efficiency of the integrated circuit device due to the high integration of the.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による表示パネル駆動用集積回路装置の
実施例を示し、同図(a) はその回路構成図、同図(b) は
隣合う2個の駆動回路の単位回路対の配置例の模式図、
同図(c) は一方の単位回路による画素表示の明暗を示す
集積回路装置のチップの平面図、同図(d) は他方の単位
回路による画素表示の明暗を示す集積回路装置のチップ
の平面図、同図(e) は画素表示の明暗の分布を示す表示
パネルの一部拡大平面図である。
1 shows an embodiment of an integrated circuit device for driving a display panel according to the present invention, FIG. 1 (a) is a circuit configuration diagram thereof, and FIG. 1 (b) is an arrangement of unit circuit pairs of two adjacent drive circuits. Schematic of example,
The same figure (c) is a plan view of an integrated circuit device chip showing the brightness of pixel display by one unit circuit, and the same figure (d) is a plan view of the chip of an integrated circuit device showing the brightness of pixel display by the other unit circuit. FIG. 7E is a partially enlarged plan view of the display panel showing the distribution of brightness of pixel display.

【図2】集積回路装置によってデータ線を駆動する要領
を示す表示パネルと駆動回路の回路図である。
FIG. 2 is a circuit diagram of a display panel and a drive circuit showing a procedure for driving a data line by an integrated circuit device.

【図3】表示パネルのデータ線の駆動回路の構成例を示
すその回路図である。
FIG. 3 is a circuit diagram showing a configuration example of a data line driving circuit of a display panel.

【図4】従来の表示パネル駆動用集積回路装置を示す回
路構成図である。
FIG. 4 is a circuit configuration diagram showing a conventional integrated circuit device for driving a display panel.

【図5】従来の表示パネル駆動用集積回路装置に関し、
同図(a) はそれを構成する回路素子としてのMOSトラ
ンジスタの断面図、同図(b) は集積回路装置チップ内の
単位回路の配置をMOSトランジスタによって代表させ
て模式的に示す配置図、同図(c) は一方の単位回路によ
る画素表示の明暗を示す集積回路装置のチップの平面
図、同図(d) は他方の単位回路による画素表示の明暗を
示す集積回路装置のチップの平面図、同図(e) は画素表
示の明暗の分布を示す表示パネルの一部拡大平面図であ
る。
FIG. 5 relates to a conventional integrated circuit device for driving a display panel,
FIG. 1A is a cross-sectional view of a MOS transistor as a circuit element constituting the same, and FIG. 1B is a layout diagram schematically showing the arrangement of unit circuits in an integrated circuit device chip as represented by MOS transistors. The same figure (c) is a plan view of an integrated circuit device chip showing the brightness of pixel display by one unit circuit, and the same figure (d) is a plan view of the chip of an integrated circuit device showing the brightness of pixel display by the other unit circuit. FIG. 7E is a partially enlarged plan view of the display panel showing the distribution of brightness of pixel display.

【符号の説明】[Explanation of symbols]

10 表示パネル 11 表示パネルのデータ線 20 表示パネル駆動用集積回路装置 30 データ線用の駆動回路 30a 一方の単位回路 30b 他方の単位回路 Cs ビデオデータ値を保持するキャパシタ D MOSトランジスタのドレイン Dv ビデオデータ O 画素の明るい表示 S MOSトランジスタのソース Ta 一方の単位回路を代表するMOSトランジスタ Tb 他方の単位回路を代表するMOSトランジスタ 10 Display panel 11 Display panel data line 20 Display panel driving integrated circuit device 30 Data line driving circuit 30a One unit circuit 30b Other unit circuit Cs Capacitor holding video data value D MOS transistor drain Dv video data O Bright display of pixel S Source of MOS transistor Ta MOS transistor representing one unit circuit Tb MOS transistor representing the other unit circuit

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年7月19日[Submission date] July 19, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図1[Name of item to be corrected] Figure 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】表示パネルの各データ線に対応して設けら
れそれに乗せるべきビデオデータを経時的に交互に保持
する1対の単位回路を含む駆動回路をチップ面内に複数
個並べて集積化してなり、各駆動回路の一方および他方
の単位回路をチップ面内の配列方向に互いに対称的なパ
ターンで配置し、かつ互いに近接するデータ線用の駆動
回路の相互間でも互いに対応する一方および他方の単位
回路をチップ面内の配列方向に互いに対称的なパターン
で配置することを特徴とする表示パネル駆動用集積回路
装置。
1. A plurality of drive circuits, each of which is provided corresponding to each data line of a display panel and includes a pair of unit circuits for alternately retaining video data to be placed on the display line, are integrated in a chip plane. One and the other unit circuit of each drive circuit are arranged in a pattern symmetrical to each other in the arrangement direction in the chip plane, and the drive circuits for the data lines adjacent to each other also correspond to each other. An integrated circuit device for driving a display panel, wherein unit circuits are arranged in a pattern symmetrical to each other in an arrangement direction on a chip surface.
【請求項2】請求項1に記載の装置において、各単位回
路が二重拡散構造のソース・ドレイン層を備えるMOS
トランジスタにより構成されることを特徴とする表示パ
ネル駆動用集積回路装置。
2. The device according to claim 1, wherein each unit circuit includes a source / drain layer having a double diffusion structure.
A display panel driving integrated circuit device comprising a transistor.
【請求項3】請求項1に記載の装置において、各単位回
路により保持すべきビデオデータがアナログデータであ
ることを特徴とする表示パネル駆動用集積回路装置。
3. The display panel driving integrated circuit device according to claim 1, wherein the video data to be held by each unit circuit is analog data.
JP143593A 1993-01-08 1993-01-08 Integrated circuit device for driving display panel Pending JPH06202072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP143593A JPH06202072A (en) 1993-01-08 1993-01-08 Integrated circuit device for driving display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP143593A JPH06202072A (en) 1993-01-08 1993-01-08 Integrated circuit device for driving display panel

Publications (1)

Publication Number Publication Date
JPH06202072A true JPH06202072A (en) 1994-07-22

Family

ID=11501370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP143593A Pending JPH06202072A (en) 1993-01-08 1993-01-08 Integrated circuit device for driving display panel

Country Status (1)

Country Link
JP (1) JPH06202072A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254146A (en) * 2012-06-08 2013-12-19 Rohm Co Ltd Source driver, and liquid crystal display device and electronic equipment employing the same
JP2015143885A (en) * 2015-04-24 2015-08-06 ラピスセミコンダクタ株式会社 Drive circuit for display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254146A (en) * 2012-06-08 2013-12-19 Rohm Co Ltd Source driver, and liquid crystal display device and electronic equipment employing the same
JP2015143885A (en) * 2015-04-24 2015-08-06 ラピスセミコンダクタ株式会社 Drive circuit for display device

Similar Documents

Publication Publication Date Title
JP3349935B2 (en) Active matrix type liquid crystal display
EP0721603B1 (en) Pixel arrangement for flat panel display
US4812017A (en) Pixel configuration to achieve a staggered color triad with insulated connection between third, split pixel electrodes
JPH03185428A (en) Liquid crystal display device
JPH08179341A (en) Liquid crystal display device and its driving method
JPH02282785A (en) Color display
JPH05188395A (en) Liquid crystal display element
KR100648141B1 (en) Display device and drive method thereof
KR100357925B1 (en) Imaging display device
CN113741109A (en) Array substrate and display panel
US5546204A (en) TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
KR100655773B1 (en) Active matrix liquid crystal display devices
EP0952479A1 (en) Color display device
JPH0614154B2 (en) LCD matrix panel
US20040004606A1 (en) Image display element and image display device
JPH06202072A (en) Integrated circuit device for driving display panel
US6191830B1 (en) Electro-optical display having split storage capacitor structure for series capacitance
JPH1068973A (en) Display device
JP2003302655A (en) Reflection type liquid crystal display device
JPH02245740A (en) Liquid crystal display device
JPH0627982B2 (en) Display device
JP3411496B2 (en) Image display device
JPH02245738A (en) Liquid crystal display device
JPH0359531A (en) Liquid crystal display device
JPH0359543A (en) Manufacture of color liquid crystal display device