JPH06196483A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH06196483A
JPH06196483A JP34480292A JP34480292A JPH06196483A JP H06196483 A JPH06196483 A JP H06196483A JP 34480292 A JP34480292 A JP 34480292A JP 34480292 A JP34480292 A JP 34480292A JP H06196483 A JPH06196483 A JP H06196483A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
interlayer insulating
orientation
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34480292A
Other languages
Japanese (ja)
Inventor
Yukiyasu Sugano
幸保 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34480292A priority Critical patent/JPH06196483A/en
Publication of JPH06196483A publication Critical patent/JPH06196483A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor device of certain structure wherein crystal grains of Al and Al alloy can be effectively controlled in in-plane rotation. CONSTITUTION:An SiO2 film 2 is formed on a silicon substrate 1 as an interlayer insulating film, and a Ti film 3a whose surface is rugged is formed on the SiO2 film 2. An Al film 7 is formed on the Ti film 3a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に配線におけるアルミニウム膜また
はアルミニウム合金膜の配向の回転制御に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to rotation control of orientation of an aluminum film or an aluminum alloy film in wiring.

【0002】[0002]

【従来の技術】LSI(Large Scale Integrated Circu
it)に用いるアルミニウム(Al)配線は次第に微細化
され、現在ではサブミクロン線幅の半導体装置が製造さ
れるようになっている。このAl配線の微細化に伴いA
l配線に流れる電流密度は上昇し、Al配線の信頼性が
損なわれ、故障が起こり易くなってきている。
2. Description of the Related Art LSI (Large Scale Integrated Circu)
Aluminum (Al) wiring used for it) is gradually miniaturized, and at present, semiconductor devices having a submicron line width are manufactured. With the miniaturization of this Al wiring, A
The current density flowing in the 1-wiring increases, the reliability of the Al wiring is impaired, and a failure is likely to occur.

【0003】Al配線の信頼性を損なう要因にはエレク
トロマイグレーションやストレスマイグレーションなど
がある。このうちストレスマイグレーションについては
アルミニウムと高融点金属との積層構造により解決が可
能である。しかし、エレクトロマイグレーションについ
ては完全な解決法がない。提案されている方法として
は、AlのCuによる合金化、高融点金属との積層構
造、アルミニウム膜の配向性制御、アルミニウム膜の単
結晶化などがある。しかし、Cu合金化、高融点金属と
の積層構造では完全な対策とならず、一方Al膜の単結
晶化は実際のデバイス構造であるSiO2上では形成不
可能という問題がある。
Factors that impair the reliability of Al wiring include electromigration and stress migration. Among them, the stress migration can be solved by a laminated structure of aluminum and a refractory metal. However, there is no complete solution for electromigration. Proposed methods include alloying Al with Cu, a laminated structure with a refractory metal, controlling the orientation of the aluminum film, and single-crystallizing the aluminum film. However, Cu alloying or a laminated structure with a refractory metal is not a perfect countermeasure, while there is a problem that single crystallization of an Al film cannot be formed on SiO 2 which is an actual device structure.

【0004】そこで注目されるのが、Al結晶粒の配向
性制御である。これは多結晶でありながら単結晶に近い
Al膜を形成する方法である。エレクトロマイグレーシ
ョンによる故障はAlの粒界拡散によって起こるのでで
きるだけ粒界の小さな膜、またはできるだけ粒界での結
晶の乱れの少ない膜を形成することでAl膜の信頼性を
向上させることができる。
Attention is paid to the control of the orientation of the Al crystal grains. This is a method of forming an Al film that is polycrystalline but close to a single crystal. Since failure due to electromigration occurs due to grain boundary diffusion of Al, it is possible to improve the reliability of the Al film by forming a film with a grain boundary as small as possible or a film with less crystal disorder at the grain boundary as much as possible.

【0005】Al膜は通常スパッタ法により形成される
が、このスパッタ法で形成されるAl膜は通常(11
1)(ミラー指数)配向を示す。しかし図4に示すよう
にAl膜の一部に(200)配向が混じることがある。
この異なる配向の結晶の境界において格子の乱れが大き
くなり、この格子の乱れによりエレクトロマイグレーシ
ョンが起こり易くなる。(111)配向は成膜装置の高
真空化、下地のバリアメタルの材質の選択により達成で
きる。図5は(111)配向されたAl膜を表したもの
であるが、図5に示すように〈111〉軸に対する結晶
面の方位の回転角がランダムであれば、結晶面の方位の
異なる境界で粒界の結晶の乱れが大きくなり信頼性の高
い膜とはならない。一方図6に示すように〈111〉軸
に対する結晶面の方位の回転角が制御されると信頼性の
高いAl膜となる。
The Al film is usually formed by a sputtering method, but the Al film formed by this sputtering method is usually (11
1) Shows (Mirror index) orientation. However, as shown in FIG. 4, (200) orientation may be mixed in a part of the Al film.
The disorder of the lattice becomes large at the boundary between the crystals of different orientations, and the disorder of the lattice easily causes electromigration. The (111) orientation can be achieved by increasing the vacuum of the film forming apparatus and selecting the material of the underlying barrier metal. FIG. 5 shows the (111) -oriented Al film. However, as shown in FIG. 5, if the rotation angle of the crystal plane orientation with respect to the <111> axis is random, a boundary with different crystal plane orientations is obtained. Therefore, the disorder of the crystal of the grain boundary becomes large, and a highly reliable film cannot be obtained. On the other hand, as shown in FIG. 6, if the rotation angle of the crystal plane orientation with respect to the <111> axis is controlled, a highly reliable Al film is obtained.

【0006】ところで最近、以下のような方法により
〈111〉軸に対しての回転制御する方法が提案され
た。
By the way, recently, a method of controlling rotation about the <111> axis has been proposed by the following method.

【0007】図7は従来の〈111〉軸に対しての回転
角を制御する方法を示す図である。図7に示すように、
まずシリコン基板1上にCVD(化学気相成長)法によ
り層間絶縁膜としてのSiO2膜20を全面に形成す
る。次にフォトリソグラフィーおよびRIEにより、凹
部の幅S=0.15μm,凸部の幅L=0.15μm,
深さd=10nmの凹凸を周期的に形成する。次に純A
l膜70を以下の条件で成膜する。
FIG. 7 is a diagram showing a conventional method for controlling the rotation angle with respect to the <111> axis. As shown in FIG.
First, a SiO 2 film 20 as an interlayer insulating film is formed on the entire surface of a silicon substrate 1 by a CVD (Chemical Vapor Deposition) method. Next, by photolithography and RIE, the width S of the concave portion S = 0.15 μm, the width L of the convex portion L = 0.15 μm,
Irregularities with a depth d = 10 nm are periodically formed. Next is pure A
The I film 70 is formed under the following conditions.

【0008】 Ar流量 100SCCM ガス圧力 0.5Pa ウェハー加熱温度 500℃ ターゲット電力 22.5KW Al膜厚 0.6μm 成膜初期の核形成が直線状段差部に局所化されたため、
結晶方位に一定の方向性が生じ、〈220〉方向がほぼ
±10度の範囲内に収まったAl膜70が形成できた。
しかし1〜2割はこの範囲内に入らなかった。
Ar flow rate 100 SCCM Gas pressure 0.5 Pa Wafer heating temperature 500 ° C. Target power 22.5 kW Al film thickness 0.6 μm Since nucleation at the initial stage of film formation was localized at the linear step,
A certain directionality was generated in the crystal orientation, and the Al film 70 in which the <220> direction was within a range of approximately ± 10 degrees could be formed.
However, 10 to 20% did not fall within this range.

【0009】[0009]

【発明が解決しようとする課題】ところで、コンタクト
ホールにおいてAl膜をシリコン基板上に直接形成する
と相互拡散による障害が起こり易くなり、それを防ぐバ
リアメタル層としてAl膜の下地にはTiもしくはTi
化合物が使われている。例えばTi単層,TiW単層,
上層からTiN/Tiとの2層,TiON/Tiとの2
層,Ti/TiN/Tiとの3層,Ti/TiON/T
iとの3層などがAl膜の下地に用いられる。これら下
地の膜厚は、0.1〜0.2μmであり図8に示すよう
にSiO2膜20上にTi膜130を成膜すると段差が
埋まってしまい、Alの結晶粒の面内回転制御の効果が
小さくなってしまい問題である。
When an Al film is directly formed on a silicon substrate in a contact hole, a disorder due to mutual diffusion is likely to occur. As a barrier metal layer for preventing this, Ti or Ti is used as a base of the Al film.
The compound is used. For example, Ti single layer, TiW single layer,
2 layers from top layer with TiN / Ti, 2 layers with TiON / Ti
Layers, 3 layers of Ti / TiN / Ti, Ti / TiON / T
Three layers such as i are used as the base of the Al film. The film thickness of these bases is 0.1 to 0.2 μm, and when the Ti film 130 is formed on the SiO 2 film 20 as shown in FIG. 8, the step is filled up, and the in-plane rotation control of Al crystal grains is performed. This is a problem because the effect of is reduced.

【0010】そこで、本発明はAl及びAl合金の結晶
粒の面内回転制御を効果的に行う構造を有する半導体装
置およびその製造方法を提供することを目的とする。
Therefore, an object of the present invention is to provide a semiconductor device having a structure for effectively controlling the in-plane rotation of crystal grains of Al and Al alloy and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】上記課題は本発明によれ
ば、半導体基板上又は上方に形成された層間絶縁膜と、
該層間絶縁膜の平坦な表面上に形成された凹凸の段差を
有する高融点金属または該高融点金属の化合物からなる
中間膜と、該中間膜上に形成されたアルミニウム膜また
はアルミニウム合金膜とを有することを特徴とする半導
体装置によって解決される。
According to the present invention, there is provided an interlayer insulating film formed on or above a semiconductor substrate,
An intermediate film made of a refractory metal or a compound of the refractory metal having uneven steps formed on the flat surface of the interlayer insulating film; and an aluminum film or an aluminum alloy film formed on the intermediate film. It is solved by a semiconductor device characterized by having.

【0012】また上記課題は本発明によれば、半導体基
板上又は上方に形成された層間絶縁膜上に、高融点金属
または該高融点金属の化合物からなる中間膜を形成する
工程と、前記中間膜の平坦な領域に対して凹凸の段差を
形成する工程と、前記中間膜上にアルミニウム膜または
アルミニウム合金膜を形成する工程とを、含むことを特
徴とする半導体装置の製造方法によって解決できる。
According to the present invention, the above object is to form an intermediate film made of a refractory metal or a compound of the refractory metal on an interlayer insulating film formed on or above a semiconductor substrate; This can be solved by a method for manufacturing a semiconductor device, which includes a step of forming unevenness steps in a flat region of the film and a step of forming an aluminum film or an aluminum alloy film on the intermediate film.

【0013】また上記課題は本発明によれば、前記中間
膜の凹部が前記層間絶縁膜にまで達していないことを特
徴とする半導体装置およびその製造方法によって好適に
解決される。
Further, according to the present invention, the above-mentioned problems are preferably solved by a semiconductor device and a method for manufacturing the same, in which the recess of the intermediate film does not reach the interlayer insulating film.

【0014】また上記課題は本発明によれば、前記中間
膜がTi,TiN,TiONもしくはこれらの積層構造
からなることを特徴とする半導体装置およびその製造方
法によって好適に解決される。
Further, according to the present invention, the above-mentioned problems are preferably solved by a semiconductor device and a manufacturing method thereof, wherein the intermediate film is made of Ti, TiN, TiON or a laminated structure of these.

【0015】[0015]

【作用】本発明によれば、図1(d)に示すように半導
体基板1上方に層間絶縁膜2と、この層間絶縁膜2上に
凹凸の段差を有する高融点金属3aが形成され、この高
融点金属3a上にAl膜7が形成されている。Al膜7
の成膜初期における核形成が、高融点金属3aの直線上
の段差に局所化されるので、Al膜7の結晶方位に一定
の方向性を持たせることができる。
According to the present invention, as shown in FIG. 1 (d), the interlayer insulating film 2 is formed above the semiconductor substrate 1, and the refractory metal 3a having uneven steps is formed on the interlayer insulating film 2. An Al film 7 is formed on the refractory metal 3a. Al film 7
Since the nucleation at the initial stage of film formation is localized at the step on the straight line of the refractory metal 3a, the crystal orientation of the Al film 7 can have a certain directionality.

【0016】またAl膜7の結晶配向性は、Ti,Ti
N,TiONなどの下地の膜厚および配向性に左右され
るので、これらの下地の膜厚および配向性を制御するこ
とにより、Al膜7の結晶回転配向性を改善することが
できる。特に、Ti(200)またはTiN(200)
とはAlの単位格子のサイズが近く、整合性が良い。
The crystal orientation of the Al film 7 is Ti, Ti
Since it depends on the film thickness and orientation of the underlayer such as N and TiON, the crystal rotation orientation of the Al film 7 can be improved by controlling the film thickness and orientation of these underlayers. In particular, Ti (200) or TiN (200)
The unit cell size of Al is close to that of Al and has good compatibility.

【0017】[0017]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1(d)は本発明に係るアルミニウム結
晶面内回転制御構造を有する半導体装置の第1実施例の
断面図である。図1(d)に示すようにシリコン基板1
上に、層間絶縁膜としてのSiO2膜2,このSiO2
2の平坦部に周期的にパターニングされたTi膜3a,
Ti膜3a上にAl膜7がそれぞれ形成されている。T
i膜3aがパターニングされ、凹凸の段差が表面上にあ
るので、Al膜7の成膜初期において核形成が段差部
(凹部)に局所化されるのでAl膜7の結晶面の方位を
そなえることができ、実験ではAl膜7の結晶面の方位
が〈220〉方向のほぼ±8度の範囲に収まった。これ
はSiO2よりもTi膜3aがAl膜7の配向性に好影
響を与えるために、回転配向性がより優れたAl膜7が
できた。
FIG. 1D is a sectional view of a first embodiment of a semiconductor device having an aluminum crystal in-plane rotation control structure according to the present invention. Silicon substrate 1 as shown in FIG.
An SiO 2 film as an interlayer insulating film 2, a Ti film 3a that is periodically patterned on a flat portion of the SiO 2 film 2,
An Al film 7 is formed on each Ti film 3a. T
Since the i film 3a is patterned and unevenness is present on the surface, the nucleation is localized in the stepped portion (recess) at the initial stage of film formation of the Al film 7, so that the orientation of the crystal plane of the Al film 7 should be provided. In the experiment, the crystal plane orientation of the Al film 7 was within the range of approximately ± 8 degrees in the <220> direction. This is because the Ti film 3a has a better influence on the orientation of the Al film 7 than the SiO 2 film, so that the Al film 7 having a better rotational orientation was formed.

【0019】次に上述の半導体装置を制御する方法につ
いて説明する。
Next, a method for controlling the above semiconductor device will be described.

【0020】図1は上述の半導体装置の製造工程断面図
である。まず図1(a)に示すようにシリコン基板1上
に層間絶縁膜としてのSiO2膜2をCVD法により形
成し、その後Ti膜3を以下のスパッタ条件で形成す
る。
FIG. 1 is a sectional view of a manufacturing process of the above-mentioned semiconductor device. First, as shown in FIG. 1A, a SiO 2 film 2 as an interlayer insulating film is formed on a silicon substrate 1 by a CVD method, and then a Ti film 3 is formed under the following sputtering conditions.

【0021】 Ar流量 100SCCM ガス圧力 0.5Pa ウェハー加熱温度 150℃ RF電力 4KW Ti膜厚 20nm 次に図1(b)に示すように、位相シフトマスクおよび
エキシマレーザーステッパーを用いてレジストパターン
10を幅0.2μm,ピッチ0.4μmで形成する。次
にレジストパターン10をマスクとして以下の条件で反
応性イオンエッチングによりTi膜3をパターニング
し、図1(c)に示すようにTi膜3aを形成する。
Ar flow rate 100 SCCM Gas pressure 0.5 Pa Wafer heating temperature 150 ° C. RF power 4 KW Ti film thickness 20 nm Next, as shown in FIG. 1B, the resist pattern 10 is widened using a phase shift mask and an excimer laser stepper. It is formed with 0.2 μm and a pitch of 0.4 μm. Next, using the resist pattern 10 as a mask, the Ti film 3 is patterned by reactive ion etching under the following conditions to form a Ti film 3a as shown in FIG.

【0022】 ガス BCl3/Cl2 = 60/90SCCM ガス圧力 2Pa マイクロ波パワー 1000W RFバイアスパワー 50W 次にレジストパターン10を除去し、その後図1(d)
に示すようにAl膜7を以下の条件で形成する。
Gas BCl 3 / Cl 2 = 60/90 SCCM Gas pressure 2Pa Microwave power 1000W RF bias power 50W Next, the resist pattern 10 is removed, and then FIG.
As shown in, the Al film 7 is formed under the following conditions.

【0023】 Ar流量 100SCCM ガス圧力 0.5Pa ウェハー加熱温度 200℃ ターゲット電力 22.5KW Al膜厚 0.6μm 図2(d)は本発明に係るアルミニウム結晶面内回転制
御構造を有する半導体装置の第2実施例の断面図であ
る。本第2実施例ではAl膜7の下地をTi膜4とTi
N膜5aとの積層構造としたものである。以下、この半
導体装置の製造方法を説明する。
Ar flow rate 100 SCCM Gas pressure 0.5 Pa Wafer heating temperature 200 ° C. Target power 22.5 KW Al film thickness 0.6 μm FIG. 2D shows a semiconductor device having an aluminum crystal in-plane rotation control structure according to the present invention. It is sectional drawing of 2 Example. In the second embodiment, the base of the Al film 7 is formed on the Ti film 4 and the Ti film.
It has a laminated structure with the N film 5a. Hereinafter, a method of manufacturing this semiconductor device will be described.

【0024】まず、図2(a)に示すようにシリコン基
板1上に層間絶縁膜としてのSiO 2膜2を形成する。
次にスパッタ法によりTi膜4を以下の条件で形成す
る。
First, as shown in FIG.
SiO on the plate 1 as an interlayer insulating film 2The film 2 is formed.
Next, a Ti film 4 is formed by the sputtering method under the following conditions.
It

【0025】 Ar流量 100SCCM ガス圧力 0.5Pa ウェハー加熱温度 150℃ ターゲット電力 4KW Ti膜厚 5nm 次に、スパッタ法によりTiN膜5を以下の条件で形成
する。
Ar flow rate 100 SCCM Gas pressure 0.5 Pa Wafer heating temperature 150 ° C. Target power 4 KW Ti film thickness 5 nm Next, a TiN film 5 is formed by a sputtering method under the following conditions.

【0026】 Ar/N2流量 = 40/70SCCM ガス圧力 0.5Pa ウェハー加熱温度 150℃ ターゲット電力 5KW TiN膜厚 10nm 次に、図2(b)に示すように位相シフトマスクおよび
エキシマレーザーステッパーを用いてレジストパターン
10を幅0.2μm,ピッチ0.4μmで形成する。次
に、レジストパターン10をマスクとして以下の条件で
反応性イオンエッチングによりTiN膜5をエッチング
し、図2(c)に示すようにTiN膜5aを形成する。
Ar / N 2 flow rate = 40/70 SCCM Gas pressure 0.5 Pa Wafer heating temperature 150 ° C. Target power 5 KW TiN film thickness 10 nm Next, as shown in FIG. 2B, a phase shift mask and an excimer laser stepper were used. Thus, the resist pattern 10 is formed with a width of 0.2 μm and a pitch of 0.4 μm. Next, using the resist pattern 10 as a mask, the TiN film 5 is etched by reactive ion etching under the following conditions to form a TiN film 5a as shown in FIG. 2 (c).

【0027】 ガス BCl3/Cl2 = 60/90SCCM ガス圧力 2Pa マイクロ波パワー 1000W RFバイアスパワー 50W 次に、レジストパターン10を除去し、その後第1実施
例と同じスパッタ条件にて図2(d)に示すようにAl
膜7を形成する。
Gas BCl 3 / Cl 2 = 60/90 SCCM Gas pressure 2Pa Microwave power 1000W RF bias power 50W Next, the resist pattern 10 is removed, and then the same sputtering conditions as in the first embodiment are used, as shown in FIG. As shown in
The film 7 is formed.

【0028】図3(d)は本発明に係るアルミニウム結
晶面内回転制御構造を有する半導体装置の第3実施例の
断面図である。本第3実施例では第2実施例と同様に、
Al膜7の下地をTi膜4とTiN膜50aとの積層構
造としたものであるが、凹部においてTiN膜50aを
残存させることが特徴である。以下、この半導体装置の
製造方法を説明する。
FIG. 3D is a sectional view of a third embodiment of a semiconductor device having an aluminum crystal in-plane rotation control structure according to the present invention. In the third embodiment, as in the second embodiment,
The underlying layer of the Al film 7 has a laminated structure of the Ti film 4 and the TiN film 50a, and is characterized in that the TiN film 50a remains in the recess. Hereinafter, a method of manufacturing this semiconductor device will be described.

【0029】まず、図3(a)に示すようにシリコン基
板1上に層間絶縁膜としてのSiO 2膜2を形成する。
次に第2実施例と同じ条件で、TiN膜4をスパッタ法
により形成する。次に、第2実施例と同じ条件で、Ti
N膜50を15nmの厚さに形成する。次に図3(b)
に示すように、レジストパターン10を形成し、その後
レジストパターン10をマスクとしてTiN膜50を反
応性イオンによりエッチングしTiN膜50aを形成す
る。
First, as shown in FIG.
SiO on the plate 1 as an interlayer insulating film 2The film 2 is formed.
Next, the TiN film 4 is sputtered under the same conditions as in the second embodiment.
Formed by. Next, under the same conditions as in the second embodiment, Ti
The N film 50 is formed with a thickness of 15 nm. Next, FIG. 3 (b)
Forming a resist pattern 10 as shown in FIG.
Using the resist pattern 10 as a mask, the TiN film 50 is removed.
Etching with reactive ions to form a TiN film 50a
It

【0030】 ガス BCl3/Cl2 = 60/90SCCM 圧力 2Pa マイクロ波パワー 1000W RFバイアスパワー 50W エッチ膜厚 10nm 次に、第1実施例と同様にスパッタ法によりAl膜7を
形成する。
Gas BCl 3 / Cl 2 = 60/90 SCCM Pressure 2Pa Microwave power 1000W RF bias power 50W Etch film thickness 10 nm Next, an Al film 7 is formed by the sputtering method as in the first embodiment.

【0031】本実施例では、Al膜の下地材料としてT
i,TiN/Tiを用いたがTiON/Ti,Ti/T
iN/Ti,Ti/TiON/Tiなどの積層構造とす
ることも勿論可能である。また、Al膜はCuまたはS
iなどの合金でも良い。
In this embodiment, T is used as a base material for the Al film.
i, TiN / Ti was used, but TiON / Ti, Ti / T
It is of course possible to have a laminated structure of iN / Ti, Ti / TiON / Ti or the like. Also, the Al film is Cu or S
An alloy such as i may be used.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば結
晶配向性のそろったAl膜が形成でき多結晶でありなが
ら単結晶に近い膜となり、エレクトロマイグレーション
を抑制することができAl膜の信頼性が向上する。T
i,TiNなどの下地の配向性を制御することにより、
Al膜の配向性をより改善できAl膜の信頼性が一層向
上する。Al膜,Al合金膜の配向性を高めるための下
地膜を選択することができ、下地選択の自由度が広が
る。配向性のそろったAl膜は膜厚が均一なので、Al
加工の際メタル残りが出にくく歩留りを向上させること
ができる。
As described above, according to the present invention, an Al film having a uniform crystal orientation can be formed, which is a film close to a single crystal even though it is polycrystal, and electromigration can be suppressed. Improves reliability. T
By controlling the orientation of the base such as i, TiN,
The orientation of the Al film can be further improved, and the reliability of the Al film is further improved. A base film for enhancing the orientation of the Al film and the Al alloy film can be selected, and the degree of freedom in base selection is expanded. Since the Al film with uniform orientation has a uniform film thickness,
It is difficult to leave metal residue during processing and the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例によるAl配向回転制御工程断面図
である。
FIG. 1 is a sectional view of an Al orientation rotation control process according to a first embodiment.

【図2】第2実施例によるAl配向回転制御工程断面図
である。
FIG. 2 is a sectional view of an Al orientation rotation control process according to a second embodiment.

【図3】第3実施例によるAl配向回転制御工程断面図
である。
FIG. 3 is a sectional view of an Al orientation rotation control process according to a third embodiment.

【図4】(111),(200)配向混在膜を示す図で
ある。
FIG. 4 is a diagram showing a (111), (200) orientation mixed film.

【図5】(111)配向回転制御のないAl膜である。FIG. 5 is an Al film without (111) orientation rotation control.

【図6】(111)配向回転制御のあるAl膜である。FIG. 6 is an Al film having (111) orientation rotation control.

【図7】従来例によるAl配向回転制御構造の断面図
(I)である。
FIG. 7 is a sectional view (I) of an Al orientation rotation control structure according to a conventional example.

【図8】従来例によるAl配向回転制御構造の断面図
(II)である。
FIG. 8 is a sectional view (II) of an Al orientation rotation control structure according to a conventional example.

【符号の説明】[Explanation of symbols]

1 シリコン基板(半導体基板) 2 SiO2膜(層間絶縁膜) 3,3a,4,130 Ti膜 5,5a,50,50a TiN膜 7,70 Al膜 20 SiO21 Silicon substrate (semiconductor substrate) 2 SiO 2 film (interlayer insulating film) 3,3a, 4,130 Ti film 5, 5a, 50, 50a TiN film 7,70 Al film 20 SiO 2 film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上又は上方に形成された層間
絶縁膜と、 該層間絶縁膜の平坦な表面上に形成された凹凸の段差を
有する高融点金属または該高融点金属の化合物からなる
中間膜と、 該中間膜上に形成されたアルミニウム膜またはアルミニ
ウム合金膜とを有することを特徴とする半導体装置。
1. An intermediate layer composed of an interlayer insulating film formed on or above a semiconductor substrate, and a refractory metal or a compound of the refractory metal having uneven steps formed on a flat surface of the interlayer insulating film. A semiconductor device comprising: a film; and an aluminum film or an aluminum alloy film formed on the intermediate film.
【請求項2】 前記中間膜の凹部が前記層間絶縁膜にま
で達していないことを特徴とする請求項1記載の半導体
装置。
2. The semiconductor device according to claim 1, wherein the recess of the intermediate film does not reach the interlayer insulating film.
【請求項3】 前記中間膜がTi,TiN,TiONも
しくはこれらの積層構造からなることを特徴とする請求
項1または請求項2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the intermediate film is made of Ti, TiN, TiON or a laminated structure of these.
【請求項4】 半導体基板上又は上方に形成された層間
絶縁膜上に、高融点金属または該高融点金属の化合物か
らなる中間膜を形成する工程と、 前記中間膜の平坦な領域に対して凹凸の段差を形成する
工程と、 前記中間膜上にアルミニウム膜またはアルミニウム合金
膜を形成する工程とを、 含むことを特徴とする半導体装置の製造方法。
4. A step of forming an intermediate film made of a refractory metal or a compound of the refractory metal on an interlayer insulating film formed on or above a semiconductor substrate; and for a flat region of the intermediate film. A method of manufacturing a semiconductor device, comprising: a step of forming unevenness steps; and a step of forming an aluminum film or an aluminum alloy film on the intermediate film.
【請求項5】 半導体基板上又は上方に形成された層間
絶縁膜上に、高融点金属または該高融点金属の化合物か
らなる中間膜を形成する工程と、 前記中間膜の平坦な領域に対して凹部が前記層間絶縁膜
に達しないように凹凸の段差を形成する工程と、 前記中間膜上にアルミニウム膜またはアルミニウム合金
膜を形成する工程とを、 含むことを特徴とする半導体装置の製造方法。
5. A step of forming an intermediate film made of a refractory metal or a compound of the refractory metal on an interlayer insulating film formed on or above a semiconductor substrate; and for a flat region of the intermediate film. A method of manufacturing a semiconductor device, comprising: a step of forming a step of unevenness so that a recess does not reach the interlayer insulating film; and a step of forming an aluminum film or an aluminum alloy film on the intermediate film.
【請求項6】 前記中間膜がTi,TiN,TiONも
しくはこれらの積層構造からなることを特徴とする請求
項4または請求項5記載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the intermediate film is made of Ti, TiN, TiON or a laminated structure of these.
JP34480292A 1992-12-24 1992-12-24 Semiconductor device and manufacture thereof Pending JPH06196483A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34480292A JPH06196483A (en) 1992-12-24 1992-12-24 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34480292A JPH06196483A (en) 1992-12-24 1992-12-24 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06196483A true JPH06196483A (en) 1994-07-15

Family

ID=18372104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34480292A Pending JPH06196483A (en) 1992-12-24 1992-12-24 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06196483A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695823B1 (en) * 1999-07-28 2007-03-16 오끼 덴끼 고오교 가부시끼가이샤 Wiring structure for semiconductor device and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695823B1 (en) * 1999-07-28 2007-03-16 오끼 덴끼 고오교 가부시끼가이샤 Wiring structure for semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
JPH0766205A (en) Metallization method of integrated circuit
JPH06140393A (en) Manufacture of semiconductor device and semiconductor device
JPH0897209A (en) Semiconductor device and its manufacture
JP3373320B2 (en) Copper wiring manufacturing method
JP3395299B2 (en) Semiconductor device wiring structure and wiring forming method
JPH0922907A (en) Forming method for buried conductive layer
JPH06196483A (en) Semiconductor device and manufacture thereof
JPH06124948A (en) Wiring forming method
JPS60115221A (en) Manufacture of semiconductor device
JPH0291940A (en) Manufacture of semiconductor device
JP2577363B2 (en) Method for manufacturing semiconductor device
JPH10294314A (en) Semiconductor device and fabrication thereof
JP2003133255A (en) Laminating method of barrier metal layer
JPH03262127A (en) Manufacture of semiconductor device
JPH10209280A (en) Manufacture of semiconductor device
JPH06318573A (en) Etching of high melting point metal
JP2671369B2 (en) Method for manufacturing semiconductor device
JP3271203B2 (en) Method for manufacturing semiconductor device
JP2928057B2 (en) Method for manufacturing semiconductor device
JPH10270553A (en) Manufacture of semiconductor device
JP3279737B2 (en) Method for manufacturing semiconductor device
JPH11297699A (en) Diffusion barrier layer and its manufacture
US6309963B1 (en) Method for manufacturing semiconductor device
JP3329148B2 (en) Wiring formation method
JP3099381B2 (en) Semiconductor device and manufacturing method thereof