JPH06195420A - 電子部品のレイアウト設計支援装置 - Google Patents

電子部品のレイアウト設計支援装置

Info

Publication number
JPH06195420A
JPH06195420A JP4359147A JP35914792A JPH06195420A JP H06195420 A JPH06195420 A JP H06195420A JP 4359147 A JP4359147 A JP 4359147A JP 35914792 A JP35914792 A JP 35914792A JP H06195420 A JPH06195420 A JP H06195420A
Authority
JP
Japan
Prior art keywords
jog
compaction
layout
design rule
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4359147A
Other languages
English (en)
Inventor
Kazuo Nagatsuka
一穂 永塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4359147A priority Critical patent/JPH06195420A/ja
Publication of JPH06195420A publication Critical patent/JPH06195420A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

(57)【要約】 【目的】元のレイアウトデータ中にレイアウト設計規則
違反箇所が含まれていた場合でも、これを修正して違反
箇所を含まないようにコンパクション処理を実行できる
電子部品のレイアウト設計支援装置を提供する。 【構成】コンパクション処理装置2は、レイアウトデー
タ中の配線に対してコンパクション方向下流の物体に合
せてジョグを設計規則を守らない位置に強制的に挿入す
ることで同方向の違反箇所の修正を伴なうコンパクショ
ン処理を実行する第1のコンパクション処理手段と、配
線に対して設計規則を守る位置だけにジョグを挿入する
ことでコンパクション方向の違反箇所の修正を伴なうコ
ンパクション処理を実行する第2のコンパクション処理
手段と、ジョグの挿入を伴なわないコンパクション処理
を実行する第3のコンパクション処理手段と、これら第
1,第2および第3のコンパクション処理手段を組合せ
て実行させる手段とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント基板や集積回
路等のレイアウト設計を行うときに利用される電子部品
のレイアウト設計支援装置に関する。
【0002】
【従来の技術】周知のように、プリント基板や集積回路
等のレイアウト設計は、レイアウト設計支援装置(CA
D)を用いて行なわれる場合が多い。
【0003】ところで、このようなレイアウト設計支援
装置では、図形パターン間に無駄な隙間のない、レイア
ウト面積の小さいレイアウトデータを得るために、元の
レイアウトデータに対してコンパクションと呼ばれる処
理を行っている。
【0004】コンパクション処理には制約グラフを使っ
た手法を利用したものが多い。この制約グラフを使った
コンパクション手法については、文献(2) :Hiroshi Im
ai『Notes on the One-Dimensional Compaction Proble
m of LSI Layouts Vicwed from Network Flow Theory a
nd Algorithms 』Trans.IECE Japan,Vol.E69,No.10 Oc
t.1986.に詳しく説明されている。
【0005】しかし、制約グラフを使ったコンパクショ
ン手法では、対象とするレイアウトデータにレイアウト
設計規則に違反した箇所が含まれていると、制約グラフ
に制約ループと呼ばれる閉路が発生し、コンパクション
処理を実行できないことが多い。このような場合には、
制約ループを発生させているレイアウト設計規則違反箇
所を一箇所ずつ人手で修正してループ発生を防止しなけ
ればならない。したがって、作業能率が低いという問題
があった。
【0006】そこで最近では、配線にジョグと呼ばれる
曲げを挿入することで制約グラフの構造を変更し、これ
によって制約ループを消去し、レイアウト設計規則違反
箇所を修正できるコンパクション手法が提案されている
(文献(1) :山元渉、栗島亨、佐藤政生、大附辰夫「設
計規則違反を含むレイアウトに対するチップ・スペー
サ」、信学技報 VLD91-120 pp37-44 1992年2月7
日)。
【0007】しかし、この手法では、レイアウト設計規
則で許されない場合にジョグを挿入すると、それによっ
て新たなレイアウト設計規則違反を発生させてしまうこ
とから、レイアウト設計規則で許される場合のみジョグ
挿入を許可するようにしている。したがって、この手法
では、ジョグを挿入できない場合には制約ループを消去
できず、設計違反箇所を修正できない問題があった。
【0008】
【発明が解決しようとする課題】上述の如く、従来のレ
イアウト設計支援装置では、制約ループを人手によって
消去しなければならなかったり、あるいは制約ループを
解消できる条件が特定されたりする問題があった。
【0009】そこで本発明は、元のレイアウトデータ中
にレイアウト設計規則違反箇所が含まれていた場合でも
レイアウト設計規則違反箇所を修正してレイアウト設計
規則違反箇所を含まないようにコンパクション処理を実
行できる電子部品のレイアウト設計支援装置を提供する
ことを目的としている。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、与えられた配線を含む電子部品のレイア
ウトデータにコンパクション処理を施して無駄な隙間を
減らしたレイアウトデータを作成する機能を備えた電子
部品のレイアウト設計支援装置において、与えられたレ
イアウトデータ中の配線に対してコンパクション方向下
流の物体に合せてジョグと呼ばれる配線の曲りをレイア
ウト設計規則を守らない位置に強制的に挿入することで
コンパクション方向のレイアウト設計規則違反箇所の修
正を伴なうコンパクション処理を実行する第1のコンパ
クション処理手段と、配線に対してレイアウト設計規則
を守る位置だけにジョグを挿入することでコンパクショ
ン方向のレイアウト設計規則違反箇所の修正を伴なうコ
ンパクション処理を実行する第2のコンパクション処理
手段と、ジョグの挿入を伴なわないコンパクション処理
を実行する第3のコンパクション処理手段と、これら第
1,第2および第3のコンパクション処理手段を組合せ
て実行させる手段とを備えている。
【0011】
【作用】上記のように構成されているので、レイアウト
設計規則違反箇所を含んだレイアウトデータから、レイ
アウト設計規則違反箇所を含まず、かつレイアウト図形
パターン間に無駄な隙間のないレイアウトデータを作成
することができる。
【0012】
【実施例】以下、図面を参照しながら実施例を説明す
る。
【0013】図1には本発明の一実施例に係る電子部品
のレイアウト設計支援装置の概略構成が示されている。
【0014】同図において、1は入力装置を示してい
る。この入力装置1によって元のレイアウトデータ、設
計規則データ、操作者の指示などが取り込まれる。2は
コンパクション処理装置で、このコンパクション処理装
置2は、後述するように、元のレイアウトデータに対し
てジョグ挿入コンパクション処理Cおよびジョグ挿入コ
ンパクション処理Dを実行するとともに、コンパクショ
ン処理された結果のレイアウトデータに対して、レイア
ウト領域のコンパクション方向の長さを増加させない範
囲で配線あるいは素子をコンパクション処理で詰めた方
向とは反対方向に移動させる処理を行う。
【0015】ここで、ジョグ挿入コンパクション処理C
は、レイアウト中のある配線に対してコンパクション方
向下方の物体に合せてジョグと呼ばれる配線の曲りを挿
入しようとする場合に、レイアウト設計規則を守らない
位置にジョグを挿入することでコンパクション方向のレ
イアウト設計規則違反箇所を修正し、かつレイアウト図
形パターン間の無駄な隙間を減らす処理をいい、またジ
ョグ挿入コンパクション処理Dは、配線に対してレイア
ウト設計規則を守る位置だけにジョグを挿入することで
コンパクション方向のレイアウト設計規則違反箇所を修
正し、かつレイアウト図形パターン間の無駄な隙間を減
らす処理のいう。
【0016】3はデータ記憶装置で、このデータ記憶装
置3は入力装置1を介して取り込まれたレイアウトデー
タ、設計規則データ、操作者の指示と処理途中のレイア
ウトデータを記憶する。4は表示装置で、この表示装置
4は途中の結果や最終結果ならびに対話的操作性を実現
するために操作手順等を表示する。5は出力装置で、こ
の出力装置5は途中の結果や最終結果をデータファイル
として出力したり、他のレイアウト設計支援装置にデー
タを送ったりする。
【0017】図2にはコンパクション処理装置2の概略
構成が示されている。コンパクション処理装置2は、大
きく分けると、コンパクション処理の行われる元のレイ
アウトデータから制約グラフを作成する制約グラフ作成
部11と、この制約グラフ作成部11で作成された制約
グラフを基にしてコンパクション処理Cあるいはコンパ
クション処理Dを行う下詰め処理部12と、下詰めされ
たセルあるいは素子の位置を下詰め処理で詰めた方向と
は反対方向に移動させてセルあるいは素子間の相対位置
関係を下詰め処理前の相対位置関係により近付けるよう
にする再配置処理部13と、配線を移動させて不要なジ
ョグの消去を行う不要ジョグ消去処理部14とで構成さ
れている。
【0018】図3および図4には本実施例に係るレイア
ウト設計支援装置によるコンパクション処理の手順の一
例が示されている。この例ではステップ S1 からステッ
プ S15によって一連の処理動作を終了する。
【0019】図5には図3および図4におけるステップ
S1 、ステップ s5 およびステップS11でのジョグ挿入
コンパクション処理Cを含む処理の流れが示されてお
り、図6には図4におけるステップ S9 でのジョグ挿入
コンパクション処理Dを含む処理の流れが示されてい
る。
【0020】普通、コンパクション処理というと、この
明細書において下詰め処理と呼んでいる部分に当たる
が、以下の説明ではコンパクション処理装置2で行われ
る処理のうち、図5に示される処理をコンパクション処
理1、図6に示される処理をコンパクション処理2と呼
ぶことにする。
【0021】ここで、コンパクション処理Cを伴ったコ
ンパクション処理1がどのようなものであるかを図5の
流れ図に沿って説明する。
【0022】まず、図5のステップ s21において制約グ
ラフの作成を行う。なお、文献(2)で述べられているよ
うに、制約グラフを用いたコンパクション手法には、コ
ンパクション問題を制約グラフの最長経路問題に置き換
えて解く方法と、最短経路問題に置き換えて解く方法と
がある。最長経路問題として解く場合、制約グラフの枝
の重みは設計規則で決まる値になる。たとえば、レイア
ウト上のある2つの図形パタ−ン間が設計規則によって
5ミリメートル離れていなければならないとすると、制
約グラフ上でその制約条件を表現する枝の重みはミリメ
ートルを単位にして5となる。一方、最短経路問題とし
て解く場合、制約グラフの枝の重みは、2つの図形パタ
ーン間をコンパクション処理前の位置から更にどれだけ
近付けられるかを表す余裕度になる。たとえば、先のレ
イアウト上の2つの図形パターン間がコンパクション処
理前のレイアウト上で8ミリメートル離れていたとする
と、8ミリメートルと先の設計規則で決まる5ミリメー
トルとの差である3ミリメートルが余裕度となり、枝の
重みはミリメートルを単位にして3となる。本実施例で
は、最短経路問題に置き換えて解いている。
【0023】次に、ステップ S22の下詰め処理では、図
2に示す下詰め処理部12がステップ S21で作成した制
約グラフに対してジョグ挿入操作を含んだダイクストラ
法あるいはDBR法等の最短経路解法を用い、ジョグが
挿入され、かつコンパクション方向に詰められたレイア
ウトを求める。
【0024】ここで、ジョグの挿入位置について、図7
から図9を参照しながら説明する。今、図7に示すよう
に、セル38,39、端子40、配線41からなるレイ
アウトに対して垂直方向下方にコンパクション処理を行
い、セル38の位置を基にして配線41に対してジョグ
の挿入を行なうものとする。
【0025】この場合、図8に示すように、セル38の
右側への設計規則を守ったジョグ挿入では、挿入位置は
起点となるセル38の上辺の右端から右側に距離L1
れた42で示す位置に決まる。この距離L1 とは、図9
に示すように、セル38の右辺と配線41との間に設計
規則で決まっている距離L3 の間隔を取れる距離であ
る。一方,設計規則を守ろうとすると、セル38の上辺
の左端を起点として左に距離L1 離れた位置にはジョグ
を挿入できない。距離L1 離れた位置はセル39の右辺
に近過ぎるためである。文献(1) の手法や後述するコン
パクション処理Dでは、このような場合においてジョグ
の挿入は行なわない。
【0026】しかし、ここで言うコンパクション処理C
では、図8に示すように、配線41のセル38の左辺よ
り左の部分で、ジョグを挿入できない端子40に含まれ
た部分を除いた斜線の付されている長さL2 の部分43
に対して、その中心位置44にジョグを挿入する。
【0027】中心位置44にジョグを挿入すると、図9
に示すように、セル38の左辺と配線41の間の距離L
8 、セル39の右辺と配線41の間の距離L9 がいずれ
も設計規則で決まっている間隔L3 よりも短くなり、こ
の箇所が新たに水平方向の設計規則違反箇所になってく
る。中心位置44に挿入したようなジョグを以後設計規
則を守らないジョグ、位置42に挿入したようなジョグ
を設計規則を守ったジョグと呼ぶことにする。
【0028】コンパクション処理Cにおいて、上記のよ
うな設計規則を守らないジョグを挿入するのは、 (1-1) :設計規則を守ったジョグを挿入することができ
なくて、かつ、 (1-2) :設計規則を守らないジョグを挿入しようとする
部分の起点の左側にジョグを挿入しようとしている場合
は左端が、起点の右側にジョグを挿入しようとしている
場合は右端が直接端子に接続されている場合、 に限られる。
【0029】これには、図8に示す場合とは違って、配
線41の左端が端子に接続されておらず、単にセル38
の上辺の左端を起点とした配線41の左側の部分が短い
ために設計規則を守ったジョグを挿入できないといった
場合は含まれていない。
【0030】また、設計規則を守らないジョグの挿入位
置として、起点あるいは端子から設計規則を守れる距離
よりも小さいある距離L4 離れた位置とはせずに中心位
置44を採るのは、中心位置44にジョグを挿入する
と、長さL2 の部分がジョグの左側と右側とに分かれる
ので、両方の部分の長さが等しくなることと、長さL2
がどのような値でも中心は一意に決まるからである。こ
れによって、ある小さい距離L4 だけ離れた位置という
条件をつけた場合とは違って、たとえば長さL2がL4
よりも短いときにも挿入位置を決定できることになる。
【0031】次に、コンパクション処理Cにおいて、条
件(1-1) ,(1-2) を満たす場合にのみ設計規則を守らな
いジョグを挿入することが望ましい理由を説明する。
【0032】制約グラフに制約ループを含んでいてジョ
グ挿入を伴わないコンパクションでは処理できないよう
なレイアウトに対して、ジョグ挿入を伴ったコンパクシ
ョン処理Cが対処できるのは、ジョグ挿入というレイア
ウトの修正によって、それに対応した制約グラフも変化
し、制約グラフを制約ループの含まない制約グラフに変
えることができるからである。
【0033】このことを図10のレイアウトを例に説明
する。図10の例では配線52とセル51の上辺との
間、配線53とセル51の下辺との間が近ずき過ぎてい
る。この場合、配線52と配線53とはセル50の端子
58と端子59とに接続されているため、配線52とセ
ル51の上辺との間、配線53とセル51の下辺との間
を広げることができない。制約グラフで表わすと、図1
1の有向グラフになる。丸で描いた節点は、節点56が
セル50の上辺、節点57がセル50の下辺、節点58
が端子58、節点59が端子55、節点60が配線5
2、節点61が配線53、節点62がセル51の上辺、
節点63がセル51の下辺をそれぞれ表わしている。
【0034】有向枝に付いている値は、有向枝の先の節
点の物体を有向枝の根元の節点の物体に設計規則を守っ
て、後どれだけ近づけられるかを表わしている。たとえ
ば、有向枝72に付いている−2という値は節点60が
表わす配線52と節点62が表わしているセル51の上
辺との間隔が2距離単位足らないことを示している。
【0035】図11に示す制約グラフには節点62−有
向枝72−節点60−有向枝69−節点58−有向枝6
7−節点59−有向枝70−節点61−有向枝75−節
点63−有向枝73−節点62という、有向枝の値を足
すと負になる負のループが含まれており(このような負
のループが制約ループである)、ジョブ挿入を伴なわな
いコンパクション処理では設計規則違反を修正すること
ができない。
【0036】一方、コンパクション処理Cでは、図10
の×印49で示す位置にジョグが挿入される。その結
果、図12に示すように、配線52とセル51の上辺と
の間、配線53とセル51の下辺との間を広げることが
できる。配線52に対応する配線には、直接端子54に
接続されている部分に番号77、縦の部分に番号79、
セル51の上にある部分に番号78が新たに番号が付さ
れている。
【0037】図10の×印で示す位置49にジョグが挿
入されたレイアウトに対応する制約グラフが図13であ
る。配線52を表わす節点60がジョグの左側の部分7
7を表わす節点80と右側の部分78を表わす節点81
に節点分離されたことで制約ループを含まない制約グラ
フに変化している。
【0038】図14に示すように、セル50とセル51
とが十分に接近している場合には、配線52に対して設
計規則を守ったジョグは挿入できなくなる。この場合に
もコンパクション処理Cでは配線52の×印で示す位置
82に設計規則を守らないジョグを挿入し、制約グラフ
を書き換えて、図11に示す制約グラフを得たの後に、
図15に示す下詰め処理結果を得るようにしている。
【0039】このように、設計規則を守らないジョグ挿
入を伴ったコンパクション処理Cは、従来の設計規則を
守ったジョグ挿入を伴ったコンパクション処理では制約
ループを消去できないレイアウトに対して有効である。
【0040】しかし,どのような場合にも設計規則を守
らないジョグを挿入することはレイアウト面積をより小
さくするという面では望ましい結果を与えない場合があ
る。
【0041】すなわち、設計規則を守らないジョグを挿
入すると、 (2-1) :コンパクション方向と直交方向の設計規則違反
を新たに作り出す、 (2-2) :設計規則を守った場合よりもジョグが沢山挿入
されるので、制約グラフがより大きくなり下詰め処理に
時間がかかる、という問題を招く。
【0042】一方、コンパクション処理Cあるいは設計
規則を守ったジョグ挿入を伴なうコンパクション処理に
よって下詰めされたレイアウトには、 (3-1) :制約ループを消去するのに役立ったジョグ、 (3-2) :セルや素子、配線をより下に詰めることに役立
っているジョグ、 (3-3) :どちらにも役立っていないジョグ、が挿入され
ている。
【0043】上述の如く、設計規則を守らないジョグ挿
入には、(2-1) および(2-2) の問題が起こり、たとえば
図9に示されるレイアウトの水平方向の設計規則違反箇
所(L8 およびL9 で示される部分)をセル39と配線
41との間、配線41とセル38との間を広げることで
解決しようとすると、水平方向に幅を広げることにな
る。つまり、位置44に挿入されたジョグは、垂直方向
に対してはセルや素子、配線をより下に詰めることに役
立っているが、水平方向には逆に広げるように作用する
ことになり、レイアウト領域全体の面積を増加させるよ
うに作用する場合がある。このように設計規則を守らな
いジョグを挿入することは、レイアウト面積をより小さ
くするという面では望ましい結果を与えない場合があ
る。
【0044】したがって、設計規則を守らないジョグの
挿入に際しては、制約ループを消去するのに役立つジョ
グだけを挿入することが望ましいことになる。ところ
が、コンパクション処理Cの途中において、前述した(3
-1) ,(3-2) ,(3-3) のジョグを識別することはできな
い。しかし、ジョグ挿入操作で消去できる制約ループ
は、セルとセル同士が配線で接続されていて相対位置を
動かすことのできない場合や、図10に示すように1つ
のセルから出ている何本かの配線とセルとの相対位置が
動かせない場合に発生しており、いずれも配線が端子に
接続されている部分にジョグが挿入されれば制約ループ
を消去できる。したがって、設計規則を守らないジョグ
を挿入する際には、前述した(1-2) の場合に限ることに
よって、前述した(3-1) のジョグを必ず挿入することが
でき、前述した(3-2) ,(3-3) のジョグ個数を最少にす
ることができるので、レイアウト面積の小さなレイアウ
ト結果を得られる場合が多い。
【0045】さらに、端子に直接接続されていない配線
部分に対して、コンパクション処理Cを行う場合におい
ても、条件が整っている場合に限り設計規則を守ったジ
ョグを挿入できるようにすれば、このジョグは制約ルー
プを消去することに直接役立つジョグではないが、レイ
アウトをコンパクション方向により詰めることができて
好ましいことになる。以下、本実施例ではコンパクショ
ン処理Cにおいても条件が整っている場合に限り設計規
則を守ったジョグを挿入しているものとして話を進め
る。
【0046】ここで、ジョグ挿入操作を伴なった最短経
路解法の例として、ジョグ挿入操作を伴なったダイクス
トラ法とDBR法のアルゴリズムを以下に示す。
【0047】(1) ジョグ挿入操作を伴なったダイクスト
ラ法 今、Uを節点の集合、Eを制約枝の集合、lを枝の重み
関数とする。そして、節点をi、j、kで表し、sをソ
ース、tをシンクとする。コンパクション問題では、垂
直方向下方にコンパクション処理する場合、ソースはレ
イアウト領域の下辺、シンクはレイアウト領域の上辺に
なる。節点iからjへの枝を(i,j)で表し、iから
jへの最短経路をPijで表す。l(i,j)を枝
(i,j)の重み、節点iの仮ラベルをi(i)、永久
ラベルをL(i)で表す。永久ラベルの付いた節点の集
合をVとする。
【0048】[ステップ1](初期化) 次式のように、節点sの永久ラベルL(s)の値を0に
する。集合Vの要素をsのみにする。
【0049】 L(s)=0 …(1) V={s} …(2) 節点s以外の節点で,枝(s,i)が集合Eに含まれる
全ての節点iに対して仮ラベルl(i)の値として枝
(s,i)の重みi(s,i)を付ける。
【0050】さらに、節点s以外の節点で、枝(s,
i)が集合Eに含まれない全ての節点iに対して、l
(i)の値を無限大あるいはsからtへの最短経路を求
めていく過程では現れないような十分に大きな値とす
る。
【0051】[ステップ2](永久ラベルの決定) 仮ラベルの付いた全ての節点iの中から最小の仮ラベル
を持った節点kを選び出す。そして、節点kに永久ラベ
ルL(k)を付ける。永久ラベルL(k)の値はl
(k)の値とする。節点kの仮ラベルを消去し、節点k
を集合Vに加える。仮ラベルの節点が存在しなくなった
時点で終了する。
【0052】[ステップ3](仮ラベルの更新) ステップ2において新しく永久ラベルの付けられた節点
kと、仮ラベルの付いた全ての節点iとの間の枝(k,
i)について仮ラベルl(i)を更新する。L(k)と
l(k,i)との和と、l(i)の値との大小関係を調
べ、L(k)とl(k,i)との和の方が小さい場合に
は、その値を新しいl(i)との値する。このとき、仮
ラベルの修正された節点iが表す図形パターンに対して
は、節点kが表す図形パターンに合わせてジョグ挿入操
作を行う。そして、全ての更新が終了したときに[ステ
ップ2]へ戻る。
【0053】以上がジョグ挿入操作を伴なったダイクス
トラ法のアルゴリズムである。
【0054】(2) ジョグ挿入操作を伴なったDBR法 制約グラフをG(U,E,l)で表す。Uを節点の集
合、Eを制約枝の集合、lを枝の重み関数とする。節点
をi,j,kで表し、sをソース、tをシンクとする。
節点iからjへの枝を(i,j)で表し、iからjへの
最短経路をPijで表す。l(i,j)は枝の重み、節
点iの仮ラベルをl(i)、永久ラベルをL(i)で表
す。永久ラベルの付いた節点の集合をV、永久ラベルの
付いた節点同志を繋いでいて1つの検査済み(検査済み
の意味は後述する)の枝の集合をFとする。また、相対
重み関数dを、 d(u,v)=L(u)+l(u,v)−L(v) …(3) と定義する。
【0055】[ステップ1](初期化) 次式のように、節点sの永久ラベルL(s)の値を0に
する。集合Vの要素をsのみにする。
【0056】 L(s)=0 …(4) V={s} …(5) 節点s以外の節点で、集合Uに含まれ、かつ枝(s,
i)が集合Eに含まれる全ての節点iに対して、仮ラベ
ルl(i)の値として枝(s,i)の重みl(s,i)
を付ける。
【0057】さらに、節点s以外の節点で、集合Uに含
まれ、かつ枝(s,i)が集合Eに含まれない全ての節
点iに対して、l(i)の値を無限大あるいはsからt
への最短経路を求めていく過程では現れないような十分
に大きな値とする。
【0058】[ステップ2](永久ラベルの決定) 仮ラベルの付いた全ての節点iの中から最小の仮ラベル
を持った節点kを選び出す。そして、節点kに永久ラベ
ルL(k)を付ける。永久ラベルL(k)の値はl
(k)の値とする。節点kの仮ラベルを消去し、節点k
を集合Vに加える。集合Vに含まれたk以外の全ての節
点uと節点kとの間の枝(u,k)を調べ、集合Uに含
まれる枝は全て集合Fにいれる。そして、仮ラベルの付
いた節点が存在しなくなった時点で終了する。
【0059】[ステップ3](永久ラベルの検査) 集合Vに含まれる節点で、かつ枝(k,x)が集合Eに
含まれる節点xを全て探し出し、そのような全ての節点
xに対し、集合Eに含まれる全ての枝(k,x)につい
て永久ラベルL(x)を検査する。つまり、節点kの永
久ラベルK(k)と枝(k,x)の重みl(k,x)と
の和と、L(x)の値との大小関係を調べる。そして、
L(x)の方が小さいか等しい場合には、枝(k,x)
を集合Fに加えて次の枝、次の節点を検査する。また、
L(x)の方が大きい場合には、[ステップ4]へ行
く。全ての節点xに付いて検査が終了した時点で[ステ
ップ5]へ行く。
【0060】[ステップ4](永久ラベルの修正) kからxに対してジョグ挿入操作(ここで行うジョブ挿
入操作をジョグ挿入操作1と呼ぶことにする)を行い、
節点xから分かれた節点xi に対して永久ラベルL(x
i )を修正すべきかどうかを調べる(節点xが節点分離
されなかった場合は節点xに対して永久ラベルL(x)
を修正すべきかどうかを調べる)。kの永久ラベルL
(k)と枝(k,xi )の重みl(k,xi )との和
と、L(xi)の値との大小関係を調べ、L(k)とl
(k,xi )の和の方が小さい場合は、その和の値を新
たなL(xi )とする。
【0061】永久ラベルの修正された全ての節点xi
対して、 dxi (d(k,x))=L(xi )−L(x)<0 …(6) とおき、以下のことを行う。ただし、ここでL(x)
は、ジョグ挿入操作を行う前の節点xの永久ラベルの値
である。
【0062】Gの部分グラフG′(V,F,d)(dは
(3) 式の相対重み関数、つまりG′に対して枝の重みと
して相対重みdを考える)に対して、ジョブ挿入操作を
伴なった(ここで行うジョグ挿入操作をジョグ挿入操作
2と呼ぶことにする)ダイクストラ法を用いて節点xi
をソースとする最短経路長−dxi 未満の全ての節点を
列挙する。列挙された節点の集合をVchangeとする(ジ
ョグ挿入を伴なったダイクストラ法については後述す
る)。
【0063】節点kが集合Vchangeに含まれているかど
うかを調べる。もしも含まれていた場合には、制約グラ
フ上に制約ループが存在していることになる。この場合
には制約ループを表示して終了する。
【0064】節点kが集合Vchangeに含まれていない場
合には、集合Vchangeに含まれた全ての節点wに対して
節点wの永久ラベルL(w)を次式によって修正する。
【0065】 new L(w)=old L(w)+dxi +D(w) …(7) ここで、左辺のnew L(w)は修正後のL(w)、右辺
old L(w)は修正前のL(w)である。また、D
(w)は、 D(w)=D(xi ,w) =old L(x)+l(Pxi w)−old L(w)…(8) である。
【0066】また、節点wとの間に集合Fが含まれず、
かつ集合Eに含まれている枝(w,h)を持つ仮ラベル
の付いた全ての節点hに対して、その仮ラベルを修正す
る。そして、new L(w)とl(w,h)との和と、l
(h)の値との大小関係を調べ、new L(w)とl
(w,h)との和の方が小さい場合には、その値を新し
いl(h)の値に修正する。
【0067】このとき、仮ラベルが修正されたhに対し
てはwに合わせたジョグ挿入操作(ここで行うジョグ挿
入操作をジョグ挿入操作3と呼ぶことにする)を行う。
修正が終了した時点で枝(k,xi )を集合Fに加えて
[ステップ3]へ戻る。
【0068】[ステップ5](仮ラベルの更新) ステップ2において新しく仮ラベルの付けられた節点k
と、仮ラベルの付いた全ての節点iとの間の枝(k,
i)の中で、集合Eに含まれ、かつ集合Fには含まれて
いない全ての枝について仮ラベルl(i)を更新する。
L(k)とl(k,i)との和と、l(i)の値との大
小関係を調べ、L(k)とl(k,i)との和の方が小
さい場合には、その値を新しいl(i)の値とする。
【0069】このとき、仮ラベルが修正された節点iに
対してはkに合わせたジョグ挿入操作(ここで行うジョ
グ挿入操作をジョグ挿入操作4と呼ぶことにする)を行
う。更新が終了した時点で[ステップ2]へ戻る。
【0070】(3) ジョグ挿入を伴なったダイクストラ法
の部分 ダイクストラ法の制約グラフをG′(V,F,d)で表
す。Vを節点の集合、Fを制約枝の集合、dを枝の重み
関数とする。節点をp,q,rで表し、xi をソースと
する。d(p,q)を枝(p、q)の重み、節点pのダ
イクストラ法の仮ラベルをd(p)、永久ラベルをD
(p)で表す。ダイクストラ法の永久ラベルの付いた節
点の集合をWとする。
【0071】[ステップ1](初期化) 節点xi の仮ラベルd(xi )を0とする。xi 以外の
全ての節点pの仮ラベルd(p)を無限大あるいは十分
に大きな値とする。
【0072】[ステップ2](永久ラベルの決定) 最小の仮ラベルを持った節点rを選び出す。次に、節点
rに永久ラベルD(r)を付け、仮ラベルd(r)を消
去する。D(r)の値をd(r)と同じ値とする。節点
rを集合Wに加える。そして、−dxi (このdxi
(6) 式で定義したdxi である)未満の値の仮ラベルを
持つ節点が存在しなくなった時点でダイクストラ法の部
分を終了する。集合WがVchangeになる。
【0073】[ステップ3](仮ラベルの更新) ステップ2において新しく永久ラベルの付けられた節点
rと、仮ラベルの付いた全ての節点pとの間の枝(r,
p)の中で集合Fに含まれ、かつ集合Wには含まれてい
ない全ての枝に付いて仮ラベルd(p)を更新する。節
点rの永久ラベルD(r)とd(r,p)との和と、d
(p)の値との大小関係を調べる。D(r)とd(r,
p)との和の方が小さい場合には、その値を新しいd
(p)の値とする。
【0074】このとき、仮ラベルの修正されたpに対し
ては、rに合わせたジョグ挿入操作(ここで行うジョグ
挿入操作がジョグ挿入操作2)を行う。そして、全ての
更新が終了した時点で[ステップ2]へ戻る。
【0075】以上がジョグ挿入操作の伴なったDBR法
である。
【0076】次に、図5のステップ S23について説明す
る。
【0077】上述したコンパクション処理Cを実行して
も消去できない種類の制約ループがある。その例を図1
6に示す。この例では、抵抗83の端子84と端子85
との間を配線86が通っていて、端子84と配線86の
間の間隔と配線86と端子85の間の間隔が不足してい
る。
【0078】図17が制約グラフで、抵抗83の下辺を
表わす節点91−有向枝96−端子85を表わす節点9
0−有向枝95−端子86を表わす節点89−有向枝9
4−端子84を表わす節点88−有向枝92−抵抗83
の上辺を表わす節点87−有向枝99−節点91という
制約ループが含まれている。
【0079】このような場合、ジョグ挿入では制約ルー
プを消去できない。したがって、この場合は、ステップ
S24において処理を中止し、制約ループを発生した設計
違反箇所を操作者へ知らせる。
【0080】このような設計違反箇所は、人手によって
修正するか、あるいは他の自動配線装置で配線86に当
たる配線を再配線しなければならない。そこで、設計違
反箇所を操作者あるいは他の自動配線装置に知らせレイ
アウトを修正してもらい(図3のステップ S3 ,ステッ
プ S4 )、修正されたレイアウトに対して再度コンパク
ション処理を行うことになる。
【0081】制約ループがなく、下詰め処理が終了する
と、ステップ S25においてセルや素子位置の再配置処理
と、ステップ S26, S27において不要なジョグの消去処
理を行う。
【0082】この2種類の処理を図18から図22を用
いて説明する。図18は下詰め処理を行う前のレイアウ
トで、配線領域100の中に、端子109と110を持
ったセル101、端子111を持ったセル102、端子
112を持ったセル104、セル103,105,10
6があり、配線108が端子110と端子112を、配
線107が端子109と端子111とを接続している。
【0083】図19は図18に示されるレイアウトに対
して垂直方向下方にコンパクション処理Cを行った結果
である。配線107および配線108にジョグが挿入さ
れて幾つかの線分部分に分かれたので、この図では斜線
を付けた水平の線分部分に113,114,115,1
16,117,118,119と番号を付けている。配
線とセルとの間隔を距離L10以上あける設計規則が課せ
られているとすると、線分部分113と線分部分114
の間のジョグと、線分部分118と線分部分119の間
のジョグは設計規則を守らないジョグである。
【0084】下詰め処理の行われた図19のレイアウト
は、確かにレイアウト領域100の高さが低くなってい
る。しかし、配線やセルの位置が下に片寄っている。こ
のような片寄った下詰め処理結果のレイアウトに対し
て、配線やセルの位置をレイアウト領域の高さを増やさ
ない範囲で上に移動させることによって、ジョグの数を
減らし、配線長を短くし、セル同士の相対位置を下詰め
処理前のレイアウトの状態により近付けることが望まし
い。この要望を満たすようにしているのが、ステップ S
25の再配置処理と、ステップ S26, S27の不要なジョグ
の消去処理とである。
【0085】図19のレイアウトに対して、セルの再配
置処理と、2回の不要なジョグの消去処理とを施した結
果が図22である。各セルの相対位置関係が図18によ
り近付き、図19では5個あったジョグ(うち1個は下
詰め処理前からあったジョグ)が2個に減っており、設
計規則を守らないジョグがなくなっている。配線108
の配線長も図19に比べより短くなっている。
【0086】再配置処理ではセルや素子を、以下に示し
た(9) 式によって最初のセルあるいは素子間の相対位置
関係を再現するように配置している。あるいは文献(1)
のように、できるだけジョグを消去できそうな位置に動
かしてもよい。
【0087】 Ynew =Yold ×(Hnew /Hold ) …(9) (9) 式において、Hnew は下詰め処理後のレイアウト領
域の高さ、Hold は下詰め処理前のレイアウト領域の高
さ、Yold は下詰め処理前のセルの位置でYnew がセル
を移動させるべき目標の位置を表している。Ynew に移
動できるセルはYnew に、Ynew まで移動できないセル
はできるだけ上に移動させる。配線はできるだけ上に移
動させる。下詰め処理で用いた下詰め処理後の制約グラ
フ(下詰め処理の最初に作成した制約グラフではなく、
ジョグ挿入によって変更された制約グラフ)の有向枝の
向きを逆にし、有向枝の値を下詰め処理後のレイアウト
の図形パターンの位置に合わせて変更し、ジョグ挿入を
伴なわない最短経路解法、たとえばジョグ挿入を伴なわ
ないDBR法を用いた下詰め処理を再配置処理方向に行
ない、そのときに制約グラフのセルの節点には最初にY
new に対応する仮ラベル値を与えておくことで、再配置
処理を実現している。セルの節点に最初にY new に対応
する仮ラベル値を与えておくと、セルをYnew の位置に
移動できる場合はセルの節点に最初に付けた仮ラベル値
が永久ラベル値になり、移動できない場合はセルができ
るだけ上に移動するような永久ラベル値になる。
【0088】図19に示されるレイアウトに対して再配
置処理を行うと、図20のようなレイアウトが得られ
る。図19の場合に比べ、それぞれのセルの相対位置関
係が図18により近くなっている。その結果、線分部分
118と線分部分119が下詰め処理前と同様に並んで
線分部分118と線分部分119の間にあった設計規則
を守らないジョグが消去される。また、配線108の配
線長も図18の場合の配線長に近くなり、短くなってい
る。
【0089】このように再配置処理を行うことで、セル
同士の相対位置関係を下詰め処理前のレイアウトの状態
に近付けることができる。同時にセルと一緒に同じ配線
の線分部分同士も下詰め処理前のレイアウトの状態によ
り近付くことから、ジョグの数を減らせることや配線長
を短くすることができる。また、同じ配線の線分部分同
士がより近付くことで、線分部分をより少ない移動量で
並べらることが可能となり、次のステップ S26, S27
の不要ジョグ消去処理でジョグの消去が簡単となる。
【0090】ステップ S26, S27における不要ジョグ消
去処理は、セルの位置を固定し、レイアウト領域の高さ
を変えない範囲で配線だけを移動させて消去可能なジョ
グを消去する処理である。この処理では、再配置処理さ
れたレイアウトに対して、再配置処理とは反対方向に、
つまりこの例では下方に移動可能な配線の線分部分を、
下にあるものから順番に下方に移動させ、ジョグで繋が
った隣り合った線分部分が並ぶようにして前述した(3-
3) の条件に当たる不要なジョグを消去している。
【0091】この処理ではもコンパクション処理Cにお
いて挿入された設計規則を守らないジョグの消去処理を
最初に行う。端が設計規則を守らないジョグになってい
ない線分部分はできるだけ下に動かす。端が設計規則を
守らないジョグになっている線分部分は、設計規則を守
らないジョグで繋がっている隣の線分と同じ位置になる
ように動かしてジョグを消去する。両端が設計規則を守
らないジョグで、どちらも消去できる場合は、ジョグで
繋がっている隣の線分の位置を比較し、位置が下の方の
ジョグを消去する。こうして設計規則を守らないジョグ
をできるだけ消去する。
【0092】図20に示されるレイアウトで、下方に移
動可能な線分部分114と線分部分115に対して設計
規則を守らないジョグの消去処理を行なうと、図21の
ようになる。線分部分114は左端が設計規則を守らな
いジョグになっているので、線分部分113と並べ、線
分部分114と線分部分113の間にあった設計規則を
守らないジョグが消去されている。線分部分115は両
端とも設計規則を守ったジョグなので、できるだけ下に
移動させてしまう。
【0093】次に同様の処理を設計規則を守ったジョグ
も含めて行うことで設計規則を守ったジョグを消去す
る。先の消去処理とは反対方向に、つまりこの例では上
方に移動可能な線分部分を、上にあるものから順番に動
かしていく。端がジョグになっていない線分部分はでき
るだけ上に動かす。端がジョグでどちらも消去できる場
合はジョグが繋がっている隣の線分の位置を比較し、位
置が上の方のジョグを消去する。図21に示されるレイ
アウトで上方に移動可能な線分部分115を移動させ
る。線分部分115は線分部分114と線分部分116
のどちらとも並べることができるが、位置がより上であ
る線分部分116と並べてジョグを消去する。その結果
は図22のようになる。より上にある線分部分116と
並べる理由は、線分部分115よりも下に多数の配線の
線分部分があった場合に、それらをより上に移動できる
ようにしてジョグをより消去し易くするためである。
【0094】また、上記のようにジョグの消去処理を2
回に分けて行うのは、分けて行った方が設計規則を守ら
ないジョグを多く消去できるためである。しかし、処理
時間は長くなる。
【0095】1回の処理の中で設計規則を守らないジョ
グを優先的に消去するには以下のようにする。まず、1
つの線分部分を調べる。どちらか一方だけが規則を守ら
ないジョグの場合には、できるだけ規則を守らないジョ
グを消去する。どちらも規則を守らないジョグではな
く、かつ一方だけが規則を守ったジョグである場合に
は、できるだけ規則を守ったジョグを消去する。また、
両端が両方とも規則を守らないジョグであるか、あるい
は規則を守ったジョグである場合は、2回に分けて行う
場合と同様にする。つまり、いま不要ジョグ消去処理で
線分部分を下に動かしてジョグを消去しようとしている
場合であるとすると、両端のどちらのジョグも消去可能
であれば、下の方のジョグを消去する。ジョグを消去で
きる位置が上の方のジョグだけのときには、その方を消
去する。
【0096】以上が1回のコンパクション処理1であ
る。
【0097】なお、設計規則を守らないジョグの個数を
減らす方法としては以下の方法も採用できる。下詰め処
理においてジョグ挿入操作を伴なったDBR法を用いた
場合、アルゴリズム中にジョグ挿入操作は4箇所ある。
この4箇所全てで設計規則を守らないジョグ挿入を行う
のではなく、設計規則を守らないジョグ挿入を行うの
は、一度、永久ラベルの付いた図形パターンに対してジ
ョグ挿入操作を行う場合だけにする。つまり、ジョグ挿
入操作1とジョグ挿入操作2でのみ設計規則を守らない
ジョグ挿入を行い、ジョグ挿入操作3とジョグ挿入操作
4では設計規則を守ったジョグ挿入しか行なわないこと
にする。
【0098】また、再配置処理において以下のようにす
ることで不要なジョグの消去を合わせて行うこともでき
る。今、垂直方向下方に下詰め処理し、垂直方向上方に
再配置処理を行うものとする。まず、同一の配線のジョ
グを挟んで隣合った線分部分と線分部分との位置関係を
調べる。そして、制約グラフに、位置が下の線分部分
(これを線分Pと呼ぶことにする)を表す節点から位置
が上の線分(これを線分Qと呼ぶことにする)を表す節
点へ重み0の枝を付け加える。この制約グラフを基にし
て再配置処理を行う。このように、重み0の枝を付け加
えたことによって、線分Pは上にあった線分Qよりも上
には移動しなくなる。そして、再配置処理前に線分Qよ
りも下にあった線分Pは、再配置処理後には線分Qと同
じ位置にあるか、あるいは線分Qよりも下にある。同じ
位置になった場合には、線分Pと線分Qとの間のジョグ
が消去できることになる。
【0099】一方、図6に示されるコンパクション処理
2の手順は、下詰め処理としてコンパクション処理D、
つまり設計規則を守るジョグだけを挿入する処理を用い
ている点と設計規則を守らないジョグの消去処理がない
点とが図5に示されるコンパクション処理1と異なって
いる。
【0100】図3に示したように、本実施例装置では、
与えられた設計規則違反を含んだレイアウトに対して、
まず垂直方向と水平方向にコンパクション処理1を行う
(ステップ S1 およびステップ S5 )。この例では、最
初に垂直方向の処理を行い、次に水平方向の処理を行う
ようにしているが、逆の順番でもよい。
【0101】最初のコンパクション処理1(ステップ S
1 )によって新たに発生した直交方向の設計規則違反箇
所は2回目のコンパクション処理1(ステップ S5 )で
レイアウトにもともと存在していた設計違反箇所と共に
修正される。この2回のコンパクション処理1でレイア
ウトにもともと存在していた設計違反箇所の全てが修正
される。
【0102】そこで、次に2回目のコンパクション処理
1(ステップ S5 )で新たに発生した直交方向の設計規
則違反箇所を図4に示される直交方向のコンパクション
処理2(ステップ S9 )で消去する。なお、コンパクシ
ョン処理1ではコンパクション方向の制約だけを考慮す
るが、コンパクション処理2では斜め方向の制約も考慮
する。
【0103】図23から図25を用いて斜め制約とは何
かを説明する。
【0104】図23に示されるレイアウト例では、個々
のセルを互いに距離L5 以上離さなければならないとす
る。今,垂直方向に下詰め処理を行うものとする。斜め
制約とは、セル121に対してセル122やセル124
のように斜め方向の位置関係にあるもの同士の制約であ
る。斜め制約を考慮せずに下詰め処理を行うと、水平方
向には距離L5 よりも小さな距離L6 しか離れていない
セル121とセル122との間に、図24に示すよう
に、水平方向の設計規則違反が発生する。
【0105】斜め制約を考慮し、セル121とセル12
2との間に、セル122がセル121よりも距離L
7 (L7 はL5 の2乗とL6 の2乗の差の平方根)以上
上にあるような制約を付けると、下詰め処理結果は図2
5のようになって水平方向の設計規則違反は発生しな
い。このように設計規則を守ったジョグしか挿入しない
コンパクション処理Dでも斜め方向の制約を考慮しない
と設計規則違反箇所を新たに発生させてしまう。そこ
で、図4のコンパクション処理(ステップ S9 )では斜
め制約も考慮しているのである。
【0106】なお、斜め制約を考慮しない下詰め処理で
は、たとえば図24に示すようにセル121とセル12
2との間の設計規則違反箇所を新たに発生させることに
なるが、再配置処理によってセル122がセル121よ
りも距離L7 以上上に移されれば設計規則違反が解消さ
れる。このような再配置処理によって、斜め制約を考慮
しない下詰め処理によって発生した設計規則違反箇所の
数を減らすこともできる。
【0107】図4におけるコンパクション処理2(ステ
ップ S9 )が無事終了すれば設計規則違反箇所を含まな
いレイアウトが得られることになる。ごく希には、2回
のコンパクション処理1を行ったレイアウトに、さらに
コンパクション処理2を行っても消去できない制約ルー
プの含まれている場合がある。この制約ループはもとも
とのレイアウトに含まれていた設計規則違反ではなく、
コンパクション処理1によって新たに発生した制約ルー
プである。そのような場合には、図4に示すようにもう
一度コンパクション処理1(ステップ S11)を行って制
約ループを消去する。そして、再び直交方向にコンパク
ション処理2(ステップ S9 )を行い、3回目のコンパ
クション処理1で発生した設計規則違反箇所を修正す
る。再び制約ループが発生した場合には、制約ループの
発生がなくなるまで、コンパクション処理1(ステップ
S11)とコンパクション処理2(ステップ S9 )のサイ
クルが繰り返される。しかし、そのようなことはほとん
どない。
【0108】なお、図3および図4に示した手順では、
最初の2回はコンパクション処理1を行っているが、図
26に示すように、まずコンパクション処理2を行い、
制約ループが発生してコンパクション処理の行えなかっ
た場合だけ、コンパクション処理1を行うようにしても
よい。この手順では、レイアウトにコンパクション処理
2では処理できない制約ループが含まれていなかった場
合には2回のコンパクション処理で終了することにな
る。
【0109】
【発明の効果】以上説明したように、本発明によれば、
設計規則違反箇所を含んだレイアウトデータを、設計規
則違反箇所を含まず、しかもレイアウトパターン間に無
駄な隙間のないレイアウトデータにほとんど人手を煩わ
せることなく変換して操作者に提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る電子部品のレイアウト
設計支援装置のブロック構成図
【図2】同装置におけるコンパクション処理装置の構成
【図3】同装置におけるコンパクション処理の前半部手
順を示す流れ図
【図4】同装置におけるコンパクション処理の後半部手
順を示す流れ図
【図5】同装置におけるコンパクション処理1の手順を
示す流れ図
【図6】同装置におけるコンパクション処理2の手順を
示す流れ図
【図7】コンパクション処理1において採用しているジ
ョグ挿入コンパクション処理Cを説明するための図
【図8】コンパクション処理1において採用しているジ
ョグ挿入コンパクション処理Cを説明するための図
【図9】コンパクション処理1において採用しているジ
ョグ挿入コンパクション処理Cを説明するための図
【図10】コンパクション処理1において採用している
ジョグ挿入コンパクション処理Cを説明するための図
【図11】コンパクション処理1において採用している
ジョグ挿入コンパクション処理Cを説明するための図
【図12】コンパクション処理1において採用している
ジョグ挿入コンパクション処理Cを説明するための図
【図13】コンパクション処理1において採用している
ジョグ挿入コンパクション処理Cを説明するための図
【図14】コンパクション処理1において採用している
ジョグ挿入コンパクション処理Cを説明するための図
【図15】コンパクション処理1において採用している
ジョグ挿入コンパクション処理Cを説明するための図
【図16】ジョグ挿入コンパクション処理では修正でき
ない設計規則違反箇所を含んだレイアウトの一例を示す
図。
【図17】同レイアウト例に対応する制約グラフ
【図18】コンパクション処理1において行なわれる再
配置処理と不要ジョグ消去処理を説明するための図
【図19】コンパクション処理1において行なわれる再
配置処理と不要ジョグ消去処理を説明するための図
【図20】コンパクション処理1において行なわれる再
配置処理と不要ジョグ消去処理を説明するための図
【図21】コンパクション処理1において行なわれる再
配置処理と不要ジョグ消去処理を説明するための図
【図22】コンパクション処理1において行なわれる再
配置処理と不要ジョグ消去処理を説明するための図
【図23】コンパクション処理2において行なわれる斜
め方向の制約を考慮したコンパクション処理を説明する
ための図
【図24】コンパクション処理2において行なわれる斜
め方向の制約を考慮したコンパクション処理を説明する
ための図
【図25】コンパクション処理2において行なわれる斜
め方向の制約を考慮したコンパクション処理を説明する
ための図
【図26】本発明の別の実施例に係る電子部品のレイア
ウト設計支援装置におけるコンパクション処理の手順を
示す流れ図
【符号の説明】
1…入力装置 2…コンパクシ
ョン処理装置 3…データ記憶装置 4…表示装置 5…出力装置 11…制約グラ
フ作成部 12…下詰め処理部 13…再配置処
理部 14…不要ジョグ消去処理部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】与えられた配線を含む電子部品のレイアウ
    トデータにコンパクション処理を施して無駄な隙間を減
    らしたレイアウトデータを作成する機能を備えた電子部
    品のレイアウト設計支援装置において、与えられたレイ
    アウトデータ中の配線に対してコンパクション方向下流
    の物体に合せてジョグと呼ばれる配線の曲りをレイアウ
    ト設計規則を守らない位置に強制的に挿入することでコ
    ンパクション方向のレイアウト設計規則違反箇所の修正
    を伴なうコンパクション処理を実行する第1のコンパク
    ション処理手段と、配線に対してレイアウト設計規則を
    守る位置だけにジョグを挿入することでコンパクション
    方向のレイアウト設計規則違反箇所の修正を伴なうコン
    パクション処理を実行する第2のコンパクション処理手
    段と、ジョグの挿入を伴なわないコンパクション処理を
    実行する第3のコンパクション処理手段と、これら第
    1,第2および第3のコンパクション処理手段を組合せ
    て実行させる手段とを具備してなることを特徴とする電
    子部品のレイアウト設計支援装置。
  2. 【請求項2】前記第1のコンパクション処理手段は、前
    記配線にコンパクション方向下流の物体に合せてジョグ
    を挿入するに当たり、上記配線を端子に直接接続されて
    いる第1部分と他に接続されている第2部分とに別け、
    ジョグを挿入しようとする部分が上記第1部分であると
    きに、レイアウト設計規則を守る位置にジョグを挿入す
    ることのできる場合はレイアウト設計規則を守る位置に
    ジョグを挿入し、レイアウト設計規則を守る位置にジョ
    グを挿入することのできない場合は上記第1部分に接続
    している上記端子と上記物体との間のコンパクション方
    向とは直交方向の相対位置関係を調べ、上記端子が上記
    物体の外側にあるときのみ上記第1部分の上記端子と上
    記物体とに挟まれた部分の中央にレイアウト設計規則を
    守らないジョグを挿入していることを特徴とする請求項
    1に記載の電子部品のレイアウト設計支援装置。
  3. 【請求項3】前記第1のコンパクション処理手段は、ジ
    ョグ挿入を実行しながら図形パターンをコンパクション
    方向に詰めた後に、レイアウト領域のコンパクション方
    向の長さを増加させない範囲で移動可能な配線および部
    品を反対方向に動かし、このときに上記詰める段階で挿
    入したジョグの一部をレイアウト設計規則を守って挿入
    したジョグよりもレイアウト設計規則を守らずに挿入し
    たジョグを先に消去する機能を備えていることを特徴と
    する請求項1に記載の電子部品のレイアウト設計支援装
    置。
  4. 【請求項4】前記第1のコンパクション処理手段は、レ
    イアウト上の図形パターン間の制約条件を表現した制約
    グラフあるいは制約条件グラフを利用し、グラフの最短
    経路問題あるいは最長経路問題をジョグ挿入処理を伴な
    ったDBR法を使って解くことによってジョグ挿入コン
    パクション処理を実行し、かつ設計規則を守らないジョ
    グ挿入についてはDBR法において永久ラベルの修正を
    受けた配線だけに限定して実行していることを特徴とす
    る請求項1に記載の電子部品のレイアウト設計支援装
    置。
JP4359147A 1992-12-25 1992-12-25 電子部品のレイアウト設計支援装置 Pending JPH06195420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4359147A JPH06195420A (ja) 1992-12-25 1992-12-25 電子部品のレイアウト設計支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4359147A JPH06195420A (ja) 1992-12-25 1992-12-25 電子部品のレイアウト設計支援装置

Publications (1)

Publication Number Publication Date
JPH06195420A true JPH06195420A (ja) 1994-07-15

Family

ID=18462990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4359147A Pending JPH06195420A (ja) 1992-12-25 1992-12-25 電子部品のレイアウト設計支援装置

Country Status (1)

Country Link
JP (1) JPH06195420A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317864B1 (en) 1998-03-24 2001-11-13 Nec Corporation System and method for graphic layout modification
US6385758B1 (en) 1998-03-24 2002-05-07 Nec Corporation System and method for compacting a graphic layout
JP2007329361A (ja) * 2006-06-09 2007-12-20 Fujitsu Ltd 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317864B1 (en) 1998-03-24 2001-11-13 Nec Corporation System and method for graphic layout modification
US6385758B1 (en) 1998-03-24 2002-05-07 Nec Corporation System and method for compacting a graphic layout
JP2007329361A (ja) * 2006-06-09 2007-12-20 Fujitsu Ltd 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置
US8732643B2 (en) 2006-06-09 2014-05-20 Fujitsu Limited Support method, design support apparatus, computer product using combination pattern is prepared in advance

Similar Documents

Publication Publication Date Title
US6385758B1 (en) System and method for compacting a graphic layout
US7634743B1 (en) Method for updating a placed and routed netlist
US8464189B2 (en) Technology migration for integrated circuits with radical design restrictions
US6122443A (en) Wire length minimization apparatus and method
US20110145775A1 (en) Cell library, layout method, and layout apparatus
JP2002108960A (ja) 配置・配線処理システム
US6099581A (en) Layout database for a computer aided design system
US6209121B1 (en) Method and system for improving delay error
US6480993B1 (en) Accurate layout modeling for centerline-based detail routing
US20170177785A1 (en) Computer Implemented System and Method for Modifying a Layout of Standard Cells Defining a Circuit Component
US7555737B2 (en) Auxiliary method for circuit design
JP2002026129A (ja) Lsiチップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4448466B2 (ja) 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置
JPH11306208A (ja) フロアプラン方法およびフロアプラン装置並びにフロアプランプログラムを記録したコンピュータ読取可能な記録媒体
JPH06195420A (ja) 電子部品のレイアウト設計支援装置
US5757657A (en) Adaptive incremental placement of circuits on VLSI chip
TWI242832B (en) Automated layout transformation system and method
Dobes et al. The automatic recognition of silicon gate transistor geometries: An LSI design aid program
JP3079936B2 (ja) レイアウトの検証方法およびその装置
Viswanathan et al. FastPlace: An efficient multilevel force-directed placement algorithm
JPS58209141A (ja) 図形編集装置
JP2766284B2 (ja) 半導体集積回路のレイアウト支援装置
JP2000150659A (ja) 半導体集積回路装置のレイアウト設計方法
JPH09269893A (ja) ヒューマンインターフェイス画面の設計支援装置
JP3693846B2 (ja) 論理合成システムならびに同システムにおける遅延最適化方法