JPH06188355A - 電子相互接続の製作方法 - Google Patents

電子相互接続の製作方法

Info

Publication number
JPH06188355A
JPH06188355A JP5159868A JP15986893A JPH06188355A JP H06188355 A JPH06188355 A JP H06188355A JP 5159868 A JP5159868 A JP 5159868A JP 15986893 A JP15986893 A JP 15986893A JP H06188355 A JPH06188355 A JP H06188355A
Authority
JP
Japan
Prior art keywords
solder
pad
column
solder column
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5159868A
Other languages
English (en)
Other versions
JP2500996B2 (ja
Inventor
Francois J Granier
フランソワ・ジヨゼフ・グラニエ
Jean-Jacques M Rieu
ジヤン−ジヤツク・マリウス・リーウ
Philippe Raout
フイリツプ・ラウト
Andre Sanchez
アンドレ・サンシエス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06188355A publication Critical patent/JPH06188355A/ja
Application granted granted Critical
Publication of JP2500996B2 publication Critical patent/JP2500996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 （ａ） ある量のはんだを１つのはんだカラ
ム及びＩ／Ｏパッドに付着させ；（ｂ） はんだカラム
をＩ／Ｏパッドに対してそれらの間にある量のはんだが
存在するように位置を調整しそして接触させ；（ｃ）
構造物を加熱してはんだを溶融しそしてカラムをＩ／Ｏ
パッドに結合させ；そして（ｄ） はんだカラムをあら
かじめ決められた高さに平面化する段階からなる、基板
のＩ／Ｏパッドに接続する少なくとも１つのはんだカラ
ムからなる電子相互接続方法。 【効果】 本発明の方法により耐熱疲労特性にすぐれ
た、電子相互接続構造物が容易に製造できる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明は一般に電子パッケージング及び
その製造方法、そしてより詳しくはセラミック基板キャ
リア及び支持回路板の間の電気相互接続及びそのような
電気相互接続の製作方法に関する。
【０００２】現技術水準の電子パッケージングは多くの
水準のパッケージ及び相互接続を持つ。第一の水準のパ
ッケージはセラミック基板キャリア上で１つ又はそれよ
り多いシリコンチップを接続することができる。第二の
水準のパッケージは有機板上で１つ又はそれより多いそ
のようなセラミック基板キャリアを相互接続することが
できる。配電のための高い導電率、高速度及び低ノイズ
のための望ましく且つ低い電気インダクタンス、条件に
合う機械的支持体のために適当な機械的特性、そして疲
労特性、並びに製造適性上の配慮を達成するため、今ま
でのセラミック基板キャリアは通常堅い金属ピンを備え
ており、これは適当なろう付け材料例えば金−スズ合金
によりセラミックにろう付けされている。そのような堅
いピンを持つセラミック基板はその後コネクターにはめ
込まれるか、又は有機板上のメッキしたスルーホールの
アレーにウェーブはんだ付けされる。前述の接続装置は
ろう付け材料、堅い金属ピン、ピンコネクター又はメッ
キしたスルーホールに関連する高価格の欠点を持ち、こ
のホールは又板上で利用可能な配線チャンネルの数を制
限する。
【０００３】IBM Technical Disclosure Bulletin, Vo
l. 33, No.2, July 1990, p. 253はセラミックキャリア
及び印刷回路板を超可塑性はんだカラムで接続して耐熱
疲労性接続をつくる電気相互接続構造物を発表してお
り、この発表は参照により本明細書に組み入れる。この
はんだカラムは実際に低融点はんだによりセラミックキ
ャリア及び印刷回路板に結合する。この参照例の図１Ａ
に示されるように、このはんだカラムはあらかじめ低融
点はんだで遮蔽したセラミックキャリア上に固定された
グラファイト固定具の中に詰め込まれている。はんだを
リフローさせた後、グラファイト固定具は除かれる。
【０００４】しかしながら、本発明者等はそのような製
作方法が一様でないはんだカラムの高さを生じることを
見い出した。これにはいくつかの理由がある。一つの理
由ははんだカラムがすべて同じ大きさに切断されないこ
とである。他の理由はリフローの間はんだカラムは部分
的に低融点はんだで支持されており、低融点はんだの量
が場所により変化すると、はんだカラムは種々の高さを
持つことがある。すべてのはんだカラムが同じ高さを持
つことが最大耐熱疲労性及び各接続の電気的保全状態を
維持するために望ましいことである。
【０００５】Behum等、米国特許４,９１４,８１４はグ
ラファイト製型の中で多数のはんだボールを溶融するこ
とによりセラミックキャリアの金属被覆パッド上にはん
だカラムをつくる現場法を開示しており、この開示は参
照により本明細書に組み入れる。その後はんだカラムを
有機板に接続することができる。
【０００６】Lakritz等、米国特許４,５４５,６１０は
半導体デバイス及びセラミック基板の間にはんだカラム
をつくる現場法を開示しており、この開示は参照により
本明細書に組み入れる。はんだ部分はデバイスとキャリ
アの間につくられる。リフローの後、カラムがつくられ
る。リフローの間カラムの破壊を防ぐため、そして接続
された部品の間に適当な間隔を保つため、デバイスとキ
ャリアの間にスタンドオフ（stand-offs）が置かれる。
【０００７】Allen等、米国特許４,７０５,２０５は１
つの電子部品例えばチャプキャリア及び有機板を接続す
る方法を開示しており、この開示は参照により本明細書
に組み入れる。はんだプレフォーム（solder preform
s）（例えばカラム）が保持要素中に置かれ、次いでは
んだプレフォームが少なくとも１つの電子部品に接続さ
れる。この保持要素は接続作業の間に出会う温度でその
形が保たれる。保持要素は接続後その場所にとどまって
もよく、又は接続後その除去を容易にする材料でつくっ
てもよい。
【０００８】従って、セラミックキャリア及び支持用回
路板の間の高密度電気相互接続のアレーの製作方法を提
供することが本発明の目的である。セラミックキャリア
及び支持用回路板の間に電気相互接続の比較的低価格の
製作方法を提供することも本発明の目的である。電子パ
ッケージングのための改良された電気相互接続を提供す
ることが本発明のさらに別の目的である。
【０００９】セラミックキャリア及び支持用回路板の間
の熱膨張不適合に関連するひずみに耐えることができる
改良された電気相互接続を提供することがその上さらに
別の目的である。本発明のこれらの及び他の目的は以下
の記述を付属の特許請求の範囲と併せて参照することに
よりいっそう明らかになるであろう。
【００１０】本発明の簡単な要約 本発明の目的は基板のＩ／Ｏパッドに接続する少なくと
も１つのはんだカラムからなる電子相互接続構造物の製
作方法を開示する本発明の第一の態様により達成され、
この方法は（ａ） ある量のはんだを、１つのはんだカ
ラム及びＩ／Ｏパッドに付着させ；（ｂ） はんだカラ
ムをＩ／Ｏパッドに対してそれらの間にある量のはんだ
が存在するように位置を調整しそして接触させ；（ｃ）
構造物を加熱してはんだを溶融しそしてカラムをＩ／
Ｏパッドに結合させ；そして（ｄ） はんだカラムをあ
らかじめ決めた高さに平面化する段階からなる。本発明
の第二の態様により（ａ） 少なくとも１つのＩ／Ｏパ
ッドをその上に持つセラミック電子基板キャリア；
（ｂ） 少なくとも１つのＩ／Ｏパッドをその上に持つ
有機板；（ｃ） 各々のＩ／Ｏパッドの上のある量の第
一の組成のはんだ；そして（ｄ） セラミックキャリア
のパッド及び有機板のパッドの間に第一のはんだ合金に
より接続させた第二の組成のはんだカラム（この場合セ
ラミックキャリアのＩ／Ｏパッド及び有機板のＩ／Ｏパ
ッドはその直径がはんだカラムの直径より少なくとも１
０ミル大きい）からなる電子相互接続構造物が開示され
る。
【００１１】発明の説明 いっそう詳しくは図面特に図１において、概括的に１０
で示す電子相互接続構造物が本発明により開示されてい
る。この相互接続構造物はキャリアの表面１５に少なく
とも１つの入力／出力（以後Ｉ／Ｏで表す）パッド１４
を持つセラミック基板キャリア１２を持つ。セラミック
基板キャリア１２はしばしばセラミック基板又はセラミ
ックキャリアと称する。すべての３つの用語にここでは
同じ物品を表し、そして互換的に使用される。このセラ
ミック基板キャリア１２は理想的には、一般にキャリア
１２の上面１６にある半導体デバイス又はデバイス（図
示していない）の間の相互接続をつくるために適合して
いる。セラミック基板キャリア１２はそれ自体で電子工
業において特別な有用性を持っている。
【００１２】セラミック基板キャリアは慣用的なセラミ
ック材料のいずれを用いてもつくることができ、１つの
例はアルミナである。セラミック基板キャリア１２の個
々の材料は本発明にとって重要ではない。電子相互接続
構造物１０はさらに有機板１８を含み、この物もその表
面２２に少なくとも１つのＩ／Ｏパッド２０を持つ。こ
の有機板は他のパッケージングとの接続をつくるため又
は電子デバイス例えばパーソナルコンピューターのつが
いのコネクターに直接はめ込むため追加の接続機構又は
コネクター（図示していない）を持つことがある。これ
らの追加の続機構はもしあるとしても当業者によく知ら
れているものである。
【００１３】有機板１８は慣用的な有機材料又は複合有
機材料のいずれを用いてもつくることができ、１つの例
はエポキシ母材中のガラス繊維の複合材である。有機板
１８の個々の材料も本発明にとって重要ではない。Ｉ／
Ｏパッド１４及びＩ／Ｏパッド２０の上には、それぞれ
ある量のはんだ２４と２６がある。電子相互接続構造物
１０を完成するため、セラミック基板キャリア１２のパ
ッド１４及び有機板１８のパッド２０の間にはんだカラ
ム２８を接続する。はんだカラム２８ははんだ２４によ
りパッド１４とそしてはんだ２６によりパッド２０と結
合させる。
【００１４】Ｉ／Ｏパッド１４及び２０はセラミック基
板キャリア１２及び有機板１８の間で信号又は電力の入
力又は出力のために使用される理解するべきである。代
表的な従来技術のデバイスにおいてはセラミック基板キ
ャリア１２は有機板１８にある適当なコネクターに結合
するＩ／Ｏピンを持つ。このピン及び結合するコネクタ
ーは有効にそして有利にはんだカラム２８及びＩ／Ｏパ
ッド１４と２０により置き換えられる。
【００１５】しかしながら、本発明者等はさらに電子相
互接続構造物１０の物理的特性はＩ／Ｏパッドの適当な
設計により著しく高められることを見い出した。このよ
うにして、本発明者等は表１に示すようにセラミック基
板キャリアＩ／Ｏパッド１４の最良の寸法及び有機板Ｉ
／Ｏパッド２０の最良の寸法を見い出した。
【００１６】 表 １ カラム直径、ミル Ｉ／Ｏパッドの最小寸法、ミル １２ ２２ １６ ２６ ２０ ３０ ３４ ３４ など など
【００１７】本発明は、各々のセラミック基板キャリア
１２及び有機板１８につき１つのはんだカラム２８及び
１つのＩ／Ｏパッドのみが存在する場合でも有用性があ
るが、より一般的には電子相互接続構造物は多数のＩ／
Ｏパッドとはんだカラムを持つ。従って、図１に示すよ
うに追加のはんだカラム３０と３２、追加のセラミック
基板キャリアＩ／Ｏパッド３４と３６、及び追加の有機
板Ｉ／Ｏパッド３８と４０がある。もちろん、図１に示
す３つよりもっと多くのはんだカラム及び隣接するＩ／
Ｏパッドがあってもよい。さらに、セラミック基板キャ
リア１２の上のＩ／Ｏパッドは有機板１８の上のＩ／Ｏ
パッドと通常数が相補的であるが、必ずそうとは限らな
い。
【００１８】組立てを容易にするため、はんだ及びはん
だカラムの組成は以下でいっそう詳しく説明するように
異なっている。ここでは、はんだ第一の組成のそれそし
てはんだカラムは第二の組成のそれであり、この場合第
二の組成の融点は第一の組成の融点より高いというに止
める。共融はんだの場合を除いて、はんだは融点範囲
（melting range）を持つというのがより正確であり、
以後融点について述べる場合、融点範囲も同様に含める
ものとする。セラミック基板キャリアＩ／Ｏパッド１
４、３４、３６の上のはんだは有機板Ｉ／Ｏパッド２
０、３８、４０の上のはんだと、これらの両方のはんだ
がはんだカラムより低い融点を持つ限り同じでも又は異
なっていてもよい。
【００１９】図２〜６を参照しながら、本発明の方法を
詳しく説明する。図２において、セラミック基板１２を
一般的には炭素でつくられた炉固定具の上に置く。セラ
ミック基板１２はＩ／Ｏパッド１４、３４、３６を持
つ。例証のためであって制限するためではないが、図２
はＩ／Ｏパッド１４、３４、３６の各々の上に付着させ
たある量のはんだ２４を示す。はんだ２４はＩ／Ｏパッ
ド１４、３４、３６の上に付着させるのが好ましいが、
このはんだははんだカラムの上に付着させることもでき
る。本発明は２つの変形方法を含む。炉固定具５０は締
結装置孔５２も備える。
【００２０】図３において、はんだカラム２８、３０、
３２を炉固定具５６の孔５４に置く。孔５４ははんだカ
ラム２８、３０、３２の挿入を容易にするため上部に傾
斜をつけてもよい。通常、はんだカラム２８、３０、３
２はゆとりが極めてせまい孔５４にはめ込まれ、その結
果はんだカラム２８、３０、３２は孔５４の中でほとん
ど動くことがなく、それによりはんだカラム２８、３
０、３２のセラミック基板１２とのその後の正確な位置
の調整を助ける。はんだカラム２８、３０、３２は孔５
４の長さよりいくらか長く、そのためはんだカラム２
８、３０、３２は孔５４から突出する。はんだカラム２
８、３０、３２は板５８の上に位置する。炉固定具５６
及び板５８は好都合に炭素からつくることができる。炉
固定具６は締結装置孔６０を備える。
【００２１】はんだカラム２８、３０、３２をどのよう
にしてつくるかは本発明にとって重要ではない。例えば
はんだカラムに適当なはんだ組成物を線材形態につく
り、そして次に適当な長さのはんだカラムを簡単に線材
のスプールから切断することができる。又は、追加の熱
及び機械的処理をはんだカラムに加えてそれらに超可塑
性を与えることができる。
【００２２】次に図４において、炉固定具５６を逆さに
し、そして炉固定具５０と並列させて置く。はんだカラ
ム２８、３０、３２をそれぞれＩ／Ｏパッド１４、３
４、３６に対して注意深く位置を調整し、そして接触さ
せる。はんだカラム２８、３０、３２のそれぞれＩ／Ｏ
パッド１４、３４、３６との接触は、各々のはんだカラ
ム及びＩ／Ｏパッドの間にある量のはんだ２４があるか
ら間接的である。炉固定具５０、５６は締結装置孔５２
と６０の中にある締結装置６２により一緒に保持され
る。このようにつくった構造物を適当な炉の中に入れて
構造物を加熱し、それによりはんだ２４を溶融させ、そ
してはんだカラム２８、３０、３２をＩ／Ｏパッド１
４、３４、３６に結合させる。炭素板５８ははんだカラ
ムに下向きの力を加えるようにはたらき、それによりＩ
／Ｏパッドとの良好な接触をつくり出す。
【００２３】その後構造物が炉から除き、そしていくら
か冷却する。炭素板５８を除く。しばしばあることであ
るが、はんだカラム２８、３０、３２が炉固定具５６の
表面６３の上に不揃いな量で突出することが認められて
いる。すべてのこれらのはんだカラムが同じ高さを持つ
ことが望ましい。次に図５に示すさらに次の発明段階に
おいては、はんだカラム２８、３０、３２をあらかじめ
決められた高さに平面化するが、この場合表面６３の上
に突出する各はんだカラムの部分６５を取り除くことに
より炉固定具５６の表面６３と同一平面になるようにす
る。平面化は任意の方法例えば切断又は研磨により達成
することができる。鋭利な道具例えばナイフ又はかみそ
りの刃により切断するのが好ましい。
【００２４】最後にはんだカラム２８、３０、３２が結
合されたセラミック基板１２を第二の基板に接続するの
が望ましい。この場合は締結装置６２及び炉固定具５６
を除く。次にセラミック１２を炉固定具５０から除くこ
とができる。第二の基板はＩ／Ｏパッド６４、６６、６
８を持つ有機板１８であることができる。ある量のはん
だ７０をはんだカラム２８、３０、３２の接続していな
い末端又はＩ／Ｏパッド６４、６６、６８のいずれかに
付着させる。図６に示すようにセラミック基板１２を有
機板１８の上に置き、そしてはんだカラム２８、３０、
３２の接続していない末端をＩ／Ｏパッド６４、６６、
６８に対して位置を調整する。このようにしてつくった
構造物を次に炉の中に置くか又は他のリフロー工程例え
ば蒸気相に当てる。この構造物はリフローの間適当な慣
用的固定具で締め付けても又はしなくてもよい。冷却の
際、構造物の締め付けをはずしそして相互接続構造物が
完成する。次いで次の水準のパッケージングに接続する
ためさらに次の加工を有機板１８において行うことがで
きる。
【００２５】はんだカラムを同じ高さに平面化すること
により、有機板はセラミックキャリア１２と平行にな
る。その結果すべての接続部の良好な電気的接触が維持
され、そして構造物の耐疲労性が高められる。本発明が
最良にはたらくためにははんだカラム及びはんだ２４、
７０の融点がある温度関係を保つことが好ましい。例え
ば、はんだカラムははんだ２４、７０の融点より高いそ
れを持つのが好ましい。これははんだ２４、７０のリフ
ロー作業の間はんだカラムが溶融しそして変形しないた
めに望ましいのである。いっそう詳しくは、はんだカラ
ムは約２５０℃より高い融点を持つべきであり、そして
はんだ２４、７０は約２４０℃より低い融点を持つべき
である。はんだ２４ははんだ７０の融点より高いそれを
持つ、それによりはんだ２４がはんだ７０のリフローの
間に構造物のゆがみの原因となり得る溶融を起こさない
ことも望ましいことである。しかしながら、同一のはん
だ２４、７０もうまく作用する。
【００２６】はんだカラム及びはんだの組成は適当な耐
熱及び耐疲労性を持つために重要である。慣用的な鉛−
スズはんだ組成物がみごとに役立つことを見出した。は
んだが上で議論したばかりの温度関係を保つことが少な
くとも同じように重要である。当業者にとってこの開示
を考慮しながら本発明の思想から逸脱することなく、こ
こに特別に記述した実施態様を超える本発明の他の変更
を行うことは明白なことである。従ってそのような変更
は付属の特許請求の範囲によってのみ制限される本発明
の範囲内にあるとみなすものである。
【００２７】以上、本発明を詳細に説明したが、本発明
はさらに次の実施態様によってこれを要約して示すこと
ができる。 １．（ａ） ある量のはんだを１つのはんだカラム及び
Ｉ／Ｏパッドに付着させ；（ｂ） はんだカラムをＩ／
Ｏパッドに対してそれらの間にある量のはんだが存在す
るように位置を調整しそして接触させ；（ｃ） 構造物
を加熱してはんだを溶融しそしてカラムをＩ／Ｏパッド
に結合させ；そして（ｄ） はんだカラムをあらかじめ
決められた高さに平面化する段階からなる、基板のＩ／
Ｏパッドに接続する少なくとも１つのはんだカラムから
なる電子相互接続構造物の製作方法。
【００２８】２． あらかじめ決められた高さに平面化
した多数のはんだカラムがある前項１記載の方法。 ３．さらに（ｅ） ある量のはんだをはんだカラムの接
続していない末端の１つ及び基板のＩ／Ｏパッドに付着
させ；（ｆ） はんだカラムの接続していない末端を接
続パッドに対してそれらの間にある量のはんだがあるよ
うに位置を調整しそして接触させ；（ｇ） 構造物を加
熱して段階（ｅ）におけるはんだを溶融しそしてはんだ
カラムをＩ／Ｏパッドに結合させることからなる、少な
くとも１つのＩ／Ｏパッドを持つ第二の基板がある前項
１記載の方法。
【００２９】４． はんだカラムがはんだの融点より高
い融点を持つ前項１記載の方法。 ５． はんだカラムが段階（ａ）及び（ｅ）におけるは
んだの融点より高い融点を持つ前項３記載の方法。 ６． はんだカラムが２５０℃より高い融点を持ちそし
て段階（ａ）及び（ｅ）におけるはんだが２４０℃より
低い融点を持つ前項５記載の方法。 ７． 段階（ａ）におけるはんだが段階（ｅ）における
はんだの融点より高い融点を持つ前項５記載の方法。 ８． 第一の基板がセラミック基板キャリアでありそし
て第二の基板が有機板である前項３記載の方法。
【００３０】９．（ａ） はんだカラムを炉固定具の相
補的な空洞の中に置き、この空洞ははんだカラムと同じ
幅で高さが低く、その結果はんだカラムは空洞から突出
しており；（ｂ） ある量のはんだをはんだカラム及び
Ｉ／Ｏパッドの１つに付着させ;（ｃ） はんだカラム
の１つの末端をＩ／Ｏパッドに対してある量のはんだが
それらの間にあるように位置を調整しそして接触させ、
そしてはんだカラムの他の末端は固定具から突出してお
り；（ｄ） 構造物を加熱してはんだを溶融しそしては
んだカラムをＩ／Ｏパッドに結合させ；そして（ｅ）
はんだカラムを、固定具から突出するはんだカラムの部
分を取り除くことにより炉固定具の表面と同一平面に平
面化することからな、基板のＩ／Ｏパッドに接続する少
なくとも１つのはんだカラムからなる電子相互接続構造
物の製作方法。
【００３１】１０． 同じあらかじめ決められた高さに
平面化した多数のはんだカラムがある前項９記載の方
法。 １１． さらに（ｆ） ある量のはんだをはんだカラム
の接続していない末端の１つ及び基板のＩ／Ｏパッドに
付着させ；（ｇ） はんだカラムの接続していない末端
を接続パッドに対してそれらの間にある量のはんだがあ
るように位置を調整しそして接触させ；そして（ｈ）
構造物を加熱して段階（ｆ）におけるはんだを溶融しそ
してはんだカラムをＩ／Ｏパッドに結合させることから
なる、少なくとも１つのＩ／Ｏパッドを持つ第二の基板
がある前項９記載の方法。
【００３２】１２． はんだカラムが、はんだの融点よ
り高い融点を持つ前項９記載の方法。 １３． はんだカラムが段階（ｂ）及び（ｆ）における
はんだの融点より高い融点を持つ前項１１記載の方法。 １４． はんだカラムが２５０℃より高い融点を持ちそ
して段階（ｂ）及び（ｆ）におけるはんだ２４０℃より
低い融点を持つ前項１３記載の方法。 １５． 段階（ｂ）におけるはんだが段階（ｆ）におけ
るはんだの融点より高い融点を持つ前項１３記載の方
法。 １６． 第一の基板がセラミック基板キャリアでありそ
して第二の基板が有機板である前項１１基板の方法。
【００３３】１７．（ａ） 少なくとも１つのＩ／Ｏパ
ッドをその上に持つセラミック電子基板キャリア；
（ｂ） 少なくとも１つのＩ／Ｏパッドをその上に持つ
有機板；（ｃ） 各々のＩ／Ｏパッドの上にある量の第
一の組成のはんだ；そして（ｄ） セラミックキャリア
のパッド及び有機板のパッドの間に第一のはんだ合金に
より接続させた第二の組成のはんだカラム（この場合セ
ラミックキャリアのＩ／Ｏパッド及び有機板のＩ／Ｏパ
ッドはその直径がはんだカラムの直径より少なくとも１
０ミル大きい）からなる電子相互接続構造物。 １８． 第二のはんだの融点が第一のはんだの融点より
高い前項１７記載の相互接続構造物。 １９． 第一のはんだ２４０℃より低い融点を持ちそし
て第二のはんだは２５０℃より高い融点を持つ前項１７
記載の構造物。 ２０． セラミックキャリア上及び有機板上の多数のＩ
／Ｏパッド並びにセラミックキャリア及び有機板のＩ／
Ｏパッドの間に接続する多数のはんだカラムがある前項
１７記載の構造物。
【図面の簡単な説明】
【図１】本発明の電子相互接続構造物の側面図である。
【図２】本発明の電子相互接続構造物の製作方法を示す
図。
【図３】本発明の電子相互接続構造物の製作方法を示す
図。
【図４】本発明の電子相互接続構造物の製作方法を示す
図。
【図５】本発明の電子相互接続構造物の製作方法を示す
図。
【図６】本発明の電子相互接続構造物の製作方法を示す
図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/36 Ｚ 7047−4Ｅ (72)発明者 ジヤン−ジヤツク・マリウス・リーウ フランス国34670バヤルゲ．プラスレンネ リ23 (72)発明者 フイリツプ・ラウト フランス国33650サンセルヴ．ラグアルジ エ（番地なし) (72)発明者 アンドレ・サンシエス フランス国34130サントーヌ．リユアルベ ールデユブ13

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 （ａ） ある量のはんだを１つのはんだ
    カラム及びＩ／Ｏパッドに付着させ； （ｂ） はんだカラムをＩ／Ｏパッドに対してそれらの
    間にある量のはんだが存在するように位置を調整しそし
    て接触させ； （ｃ） 構造物を加熱してはんだを溶融しそしてカラム
    をＩ／Ｏパッドに結合させ；そして （ｄ） はんだカラムをあらかじめ決められた高さに平
    面化する段階からなる、基板のＩ／Ｏパッドに接続する
    少なくとも１つのはんだカラムからなる電子相互接続構
    造物の製作方法。
  2. 【請求項２】 さらに （ｅ） ある量のはんだをはんだカラムの接続していな
    い末端の１つ及び基板のＩ／Ｏパッドに付着させ； （ｆ） はんだカラムの接続していない末端を接続パッ
    ドに対してそれらの間にある量のはんだがあるように位
    置を調整しそして接触させ； （ｇ） 構造物を加熱して段階（ｅ）におけるはんだを
    溶融しそしてはんだカラムをＩ／Ｏパッドに結合させる
    ことからなる、少なくとも１つのＩ／Ｏパッドを持つ第
    二の基板がある請求項１記載の方法。
  3. 【請求項３】 （ａ） はんだカラムを炉固定具の相補
    的な空洞の中に置き、この空洞ははんだカラムと同じ幅
    で高さが低く、その結果はんだカラムは空洞から突出し
    ており； （ｂ） ある量のはんだをはんだカラム及びＩ／Ｏパッ
    ドの１つに付着させ; （ｃ） はんだカラムの１つの末端をＩ／Ｏパッドに対
    してある量のはんだがそれらの間にあるように位置を調
    整しそして接触させ、そしてはんだカラムの他の末端は
    固定具から突出しており； （ｄ） 構造物を加熱してはんだを溶融しそしてはんだ
    カラムをＩ／Ｏパッドに結合させ；そして （ｅ） はんだカラムを、固定具から突出するはんだカ
    ラムの部分を取り除くことにより炉固定具の表面と同一
    平面に平面化することからなる、基板のＩ／Ｏパッドに
    接続する少なくとも１つのはんだカラムからなる電子相
    互接続構造物の製作方法。
  4. 【請求項４】 さらに （ｆ） ある量のはんだをはんだカラムの接続していな
    い末端の１つ及び基板のＩ／Ｏパッドに付着させ； （ｇ） はんだカラムの接続していない末端を接続パッ
    ドに対してそれらの間にある量のはんだがあるように位
    置を調整しそして接触させ；そして ｈ） 構造物を加熱して段階（ｆ）におけるはんだを溶
    融しそしてはんだカラムをＩ／Ｏパッドに結合させるこ
    とからなる、少なくとも１つのＩ／Ｏパッドを持つ第二
    の基板がある請求項３記載の方法。
  5. 【請求項５】 （ａ） 少なくとも１つのＩ／Ｏパッド
    をその上に持つセラミック電子基板キャリア； （ｂ） 少なくとも１つのＩ／Ｏパッドをその上に持つ
    有機板； （ｃ） 各々のＩ／Ｏパッドの上にある量の第一の組成
    のはんだ；そして （ｄ） セラミックキャリアのパッド及び有機板のパッ
    ドの間に第一のはんだ合金により接続させた第二の組成
    のはんだカラム（この場合セラミックキャリアのＩ／Ｏ
    パッド及び有機板のＩ／Ｏパッドはその直径がはんだカ
    ラムの直径より少なくとも１０ミル大きい）からなる電
    子相互接続構造物。
JP5159868A 1992-08-07 1993-06-30 電子相互接続の製作方法 Expired - Fee Related JP2500996B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US926494 1986-11-04
US07/926,494 US5324892A (en) 1992-08-07 1992-08-07 Method of fabricating an electronic interconnection

Publications (2)

Publication Number Publication Date
JPH06188355A true JPH06188355A (ja) 1994-07-08
JP2500996B2 JP2500996B2 (ja) 1996-05-29

Family

ID=25453286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5159868A Expired - Fee Related JP2500996B2 (ja) 1992-08-07 1993-06-30 電子相互接続の製作方法

Country Status (2)

Country Link
US (1) US5324892A (ja)
JP (1) JP2500996B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470773B1 (ko) * 2000-08-28 2005-03-08 인터내셔널 비지네스 머신즈 코포레이션 사출 성형된 땜납에 의한 저온 땜납 컬럼 접합 방법
JP4626098B2 (ja) * 2001-06-15 2011-02-02 イビデン株式会社 プリント配線板の製造方法
JP2014187179A (ja) * 2013-03-22 2014-10-02 Fuji Electric Co Ltd 半導体装置の製造方法及び取り付け治具
US9283686B2 (en) 2010-01-22 2016-03-15 Senju Metal Industry Co., Ltd. Method for manufacturing solder column, apparatus for manufacturing solder column, and solder column
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5484964A (en) * 1995-02-06 1996-01-16 Dawson, Deceased; Peter F. Surface mounting pin grid arrays
US6395991B1 (en) * 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
US5918516A (en) * 1997-02-07 1999-07-06 Unisys Corporation Method of forming I/O columns with open ends that are free of crater-like voids
US6299055B1 (en) * 1997-05-09 2001-10-09 Lear Automotive Dearborn, Inc. Manufacturing processes of service boxes and their parts
US6070321A (en) 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6016947A (en) * 1997-10-21 2000-01-25 International Business Machines Corporation Non-destructive low melt test for off-composition solder
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6220499B1 (en) 1998-09-29 2001-04-24 International Business Machines Corporation Method for assembling a chip carrier to a semiconductor device
US6259155B1 (en) * 1999-04-12 2001-07-10 International Business Machines Corporation Polymer enhanced column grid array
US6353191B1 (en) * 1999-12-13 2002-03-05 Fci Americas Technology, Inc. Column grid array connector
US6429388B1 (en) 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
US6750396B2 (en) 2000-12-15 2004-06-15 Di/Dt, Inc. I-channel surface-mount connector
US6503088B2 (en) * 2000-12-15 2003-01-07 Di/Dt, Inc. I-channel surface-mount connector with extended flanges
FR2845520B1 (fr) * 2002-10-04 2005-02-11 Wavecom Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par ajout de matiere
TW200414858A (en) * 2003-01-15 2004-08-01 Senju Metal Industry Co Apparatus and method for aligning and attaching solder columns to a substrate
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
CA2451951A1 (en) * 2003-12-03 2005-06-03 Ibm Canada Limited-Ibm Canada Limitee Apparatus for mounting columns for grid array electronic packages
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US20050277313A1 (en) * 2004-06-09 2005-12-15 Aldrin Pangilinan Surface mountable pin assembly for a printed circuit board
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
US20070059548A1 (en) * 2005-08-17 2007-03-15 Sun Microsystems, Inc. Grid array package using tin/silver columns
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9138821B2 (en) * 2014-01-17 2015-09-22 Medtronic, Inc. Methods for simultaneously brazing a ferrule and lead pins
US20160343646A1 (en) * 2015-05-21 2016-11-24 Qualcomm Incorporated High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306655A (ja) * 1989-05-04 1990-12-20 Internatl Business Mach Corp <Ibm> 回路パツケージの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306655A (ja) * 1989-05-04 1990-12-20 Internatl Business Mach Corp <Ibm> 回路パツケージの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470773B1 (ko) * 2000-08-28 2005-03-08 인터내셔널 비지네스 머신즈 코포레이션 사출 성형된 땜납에 의한 저온 땜납 컬럼 접합 방법
JP4626098B2 (ja) * 2001-06-15 2011-02-02 イビデン株式会社 プリント配線板の製造方法
US9283686B2 (en) 2010-01-22 2016-03-15 Senju Metal Industry Co., Ltd. Method for manufacturing solder column, apparatus for manufacturing solder column, and solder column
JP2014187179A (ja) * 2013-03-22 2014-10-02 Fuji Electric Co Ltd 半導体装置の製造方法及び取り付け治具
US9877397B2 (en) 2013-03-22 2018-01-23 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法

Also Published As

Publication number Publication date
US5324892A (en) 1994-06-28
JP2500996B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JP2500996B2 (ja) 電子相互接続の製作方法
US5294039A (en) Plated compliant lead
EP0396484B1 (en) Solder column connection
US7435622B2 (en) High performance reworkable heatsink and packaging structure with solder release layer and method of making
US6333563B1 (en) Electrical interconnection package and method thereof
US4827611A (en) Compliant S-leads for chip carriers
CA1083261A (en) Method for making conduction-cooled circuit package
JP3368177B2 (ja) 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法
US5066614A (en) Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US5907187A (en) Electronic component and electronic component connecting structure
US7234218B2 (en) Method for separating electronic component from organic board
JPH04328840A (ja) はんだ接合を作成する方法
EP0613332A1 (en) Interconnect for microchip carrier
US5337219A (en) Electronic package
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US4554575A (en) Low stress leadless chip carrier and method of assembly
CA1311857C (en) Environmentally protected semiconductor chip package
US20080029888A1 (en) Solder Interconnect Joints For A Semiconductor Package
US7015066B2 (en) Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
US6493238B1 (en) Method and apparatus to compliantly interconnect area grid arrays and printed wiring boards
JP3715438B2 (ja) 電子装置およびその製造方法
US6492254B2 (en) Ball grid array (BGA) to column grid array (CGA) conversion process
JPH02122556A (ja) 半導体装置の実装方法
JP2000307238A (ja) ピン振込み治具およびプリント基板へのピンの取付方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees