JPH061844B2 - 共用装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、自動車無線電話の基地局等において用いられ
る空中線等の共用装置に関するものである。

（従来の技術） 第10図は、従来広く用いられている空中線等の共用装置
の一例を示す図で、CAV₁ないしCAV_nは入出力結合素子を
容量性結合素子を以て形成した空胴共振器、T₁ないしT_n
は送信機の接続端子、MLは主線路、T₀は共通出力端子
で、例えば共通空中線が接続される。D₁ないしD_nは分岐
点で、分岐線路DL₁ないしDL_nを介して空胴共振器CAV₁な
いしCAV_nの容量性結合素子が各別に接続される。

そして分岐点D₁ないしD_nの各相互間隔を電気長でｎλ_０
／２（ｎは任意の正の整数、λ_０は空中線等の共用装置
の使用周波数帯域の中心周波数に対応する線路内の波
長）に選び、分岐線路DL₁ないしDL_nの各長さを空胴共振
器CAV₁ないしCAV_nにおける容量性結合素子の等価長を含
んで、電気長でｎλ_０／２に選んである。

尚、以下、線路及び結合素子等の長さは、すべて電気長
である。

第11図もまた従来の共用装置の一例を示す図で、CAV₁な
いしCAV₁₆は第10図における空胴共振器と同様構成の空
胴共振器、T₁ないしT₁₆は送信機接続端子、T₀は共通出
力端子、D₁₁ないしD₁₄、D₂₁、D₂₂及びD₃は分岐点で、D₃
とD₂₁間、D₃とD₂₂間、D₂₁とD₁₁間、D₂₁とD₁₂間、D₂₂とD
₁₃間及びD₂₂とD₁₄間の各分岐線路の長さを、ｎλ_０／２
に選ぶと共に、分岐点D₁₁ないしD₁₄と各空胴共振器CAV₁
ないしCAV₁₆間の分岐線路の各長さを、各空胴共振器に
おける容量性結合素子の等価長を含んで、ｎλ_０／２に
選んである。

（本発明が解決しようとする問題点） 第10図に示した従来装置においては、分岐線路DL₁ない
しDL_nの各長さ及び分岐点D₁ないしD_nの各相互間隔が送
信機の出力波長に比して所要の長さｎλ_０／２よりも長
い場合、又は短い場合、或は共用数（送信機の数）が多
い場合等の何れの場合にも電気的特性が劣化する欠点が
あり、第11図に示した従来装置においても全く同様の欠
点がある。

即ち、第10図に示した従来装置においては、分岐点D₁な
いしD_nと空胴共振器CAV₁ないしCAV_nとの各間を、特性イ
ンピーダンスZ₀を有し、共用装置として要求される周波
数帯域の中心周波数、即ち、設計中心周波数f₀に対応す
る設計中心波長λ_０において、空胴共振器の容量性結合
素子を含む長さが、ｎλ_０／２となる分岐線路DL₁ない
しDL_Nで接続するように設計製作されているが、分岐点D
₁ないしD_nに各接続されている空胴共振器CAV₁ないしCAV
_nの非共振周波数においては、各分岐線路DL₁ないしDL_n
は第12図に示すように線路長ｌ_０＝ｎλ_０／２の先端に
おいて短絡された回路と等価となる。

この状態で各分岐点D₁ないしD_nから空胴共振器CAV₁ない
しCAV_n側を見た任意の周波数ｆにおける正規化インピー
ダンスの値は（１）式で求めることができる。

但し、ｋ＝１、２、３、−−−−− 共用装置に要求される周波数帯域の中心周波数f₀におい
てｌ_０＝ｎλ_０／２となるようにｌ_０の長さを選べば、
中心周波数f₀においては、 Z_ink(f0)＝∞ となるが、自動車無線電話のように各チヤンネルが、あ
る周波数帯域に亙って分布している場合には、ｆ≠f₀な
るチャンネル周波数ｆにおいて、 Z_ink(f)≠∞ となるため電気的特性が劣化することとなる。

（１）式に示した正規化インピーダンスのアドミッタン
スY_ink(f)は、 Y_ink(f)＝jtanml_０ ・・・・（２） であるから、この関係を用いて第10図における例えば空
胴共振器CAV_nが共振し、他の空胴共振器CAV₁ないしCAV
_n-1がすべて非共振状態となる周波数における分岐点D₁
とD_n間の回路の基本マトリックス［Ｆ］は、 但し、 ｌ_Ｈ＝ｎλ_０／２ Y_CAVn：D_nから見たCAV_nを見たアドミッタンス第10図に
おいてｎ＝18に選び、空胴共振器CAV₁₈が例えば、 f_L＝f₀−△ｆ＝1000MH_Z−15MH_Z＝985MH_Z なる周波数に共振し、他の空胴共振器CAV₁ないしCAV₁₇
が非共振状態に在る場合に、分岐点D₁ないしD₁₈から空
胴共振器側を見たアドミッタンスの軌跡Y_Lを求めると、
第13図における原点からY_Lに到る曲線となる。

空胴共振器CAV₁₈が例えば、 f_H＝f₀＋△ｆ＝1000MH_Z＋15MH_Z＝1015MH_Z に共振し、他の空胴共振器CAV₁ないしCAV₁₇が非共振状
態に在る場合に、分岐点D₁ないしD₁₈から空胴共振器側
を見たアドミッタンスの軌跡Y_Hは第13図における原点か
らY_Hに到る曲線となる。

第14図は、アドミッタンスのコンダクタンスＧが無限大
までの値をとる一般的なスミスチャートで、第13図はＧ
＝２までの値をとった拡大図である。

第14図から明らかなように、前記アドミッタンスの軌跡
Y_L及びY_Hは、△ｆの大きさ、ｌ_０、ｌ_Ｈの長さ及び分岐
数等によって多少異なるが、スミスチャートにおいて、
Ｇ＝１／３、±jB＝0を中心とする円周の一部に接近し
ている。

尚、第13図及び第14図に示したアドミッタンスの軌跡Y_L
及びY_Hは、ｌ_０＝λ_０／２、ｌ_Ｈ＝λ_０／２に選んだ場
合の軌跡である。

（問題点を解決するための手段） 第14図に示したＰ点を中心とする円は並列共振回路にお
けるアドミッタンスの軌跡で、前記アドミッタンスの軌
跡Y_L及びY_Hは、ほぼこの円周上に在るものとみなし得る
から、第10図に示した従来装置における分岐点D_n以外の
分岐点D₁ないしD_n-1から非共振状態に在る空胴共振器CA
V₁ないしCAV_n-1側を見た分岐線路は、近似的に並列共振
回路とみなすことが出来る。

本発明は、第10図における分岐点D_nから共通出力端子T₀
側又は分岐点D_n-1側へ、λ_０／４又はその奇数倍の長さ
を隔てた主線路MLの個所から負荷Ｑの低い並列共振回路
を並列に分岐せしめ、この並列共振回路を広帯域に亙つ
て良好な整合特性を有する回路として作動せしめること
により、従来装置の欠点を除いてインピーダンス特性及
び伝送特性の良好な空中線等の共用装置を実現しようと
するものである。

（実施例） 第１図は、本発明の一実施例を示す図で、CAV₁ないしCA
V_nは入出力結合素子をプローブ又はコンデンサ等の容量
性結合素子を以て形成した空胴共振器、T₁ないしT_nは送
信機等の接続端子、MLは主線路、T₀は共通出力端子で、
共通空中線等が接続される。D₁ないしD_nは分岐点で、分
岐線路DL₁ないしDL_nを介して空胴共振器CAV₁ないしCAV_n
の入出力結合素子が接続される。

そして分岐点D₁ないしD_nの各相互間隔をｎλ_０／２に選
び、分岐線路DL₁ないしDL_nの各長さを、空胴共振器CAV₁
ないしCAV_nにおける入出力結合素子の長さを含んでｎλ
_０／２に選んである。

MCは本発明の要旨である整合回路で、負荷Ｑ（Q_L）の低
い並列共振回路より成り、分岐点D_nから電気長でλ_０／
４又はその奇数倍の長さを隔てた主線路MCの整合点D_mc
に、空胴共振器CAV₁ないしCAV_nと並列に接続してある。

図には分岐点D_nから共通出力端子T₀側へλ_０／４又はそ
の奇数倍の長さを隔てた個所へ整合回路MCを接続した場
合を例示したが、分岐点D_nから分岐点D_n-1側へλ_０／４
又はその奇数倍の長さを隔てた主線路MLの個所へ整合回
路を並列に接続しても本発明を実施することが出来る。

（作用） 第２図は、本発明共用装置の作用を説明するための等価
回路図で、 Y_MC＝ｇ_mc＋jb_MC ・・・・（４） は、整合点D_mcから整合回路MC側を見たアドミッタン
ス、 Y_TL＝ｇ_TL＋jb_TL ・・・・（５） は、第１図に示した空胴共振器CAV₁ないしCAV_nのうち、
何れか１個の空胴共振器が伝送周波数に共振し、他の空
胴共振器が非共振の場合、分岐点D_nから分岐点D_n-1側を
見た合成正規化アドミッタンスである。

整合回路MCを除いて、整合点D_mcから分岐点D_n側を見た
合成正規化アドミッタンスY_mcは、 但し、 b_TLO：空胴共振器CAV₁ないしCAV_nの各共振周波数におけ
るサセプタンス したがつて、整合回路MCを除いて、整合点D_mcから分岐
点D_n側を見た合成正規化インピーダンスZ_mcは、 ｇ_TL≒１とおくと、 Z_mc≒１＋jb_TL ・・・・（７） 整合回路MCの基本マトリックス［Ｆ_ＭＣ］は、 但し、 b_mo：整合回路MCの共振周波数におけるサセプタンス 整合回路MCを含んで、整合点D_mcから分岐点D_n側を見た
合成正規化インピーダンスZ_MINは、（７）式及び（８）
式から、次式で求められる。

上式において、ｇ_TL≒とおくと共に、 B＝b_m＝b_TLとおくと、 上式において、B＝b_M＝b_TL＝0.3とおくと、 Z_MIN≒1.089＋ｊ0.029 上式において、B＝b_M＝b_TL＝0.5とおくと、 Z_MIN≒1.23＋ｊ0.1538 上記の検討結果から明らかなように、主線路MLにおける
分岐点D_nから共通端子T₀側へλ_０／４の長さを隔てた整
合点D_mcに、負荷Ｑの低い並列回路より成る整合回路MC
を並列に接続することによって、電気的特性を良好なら
しめることができる。

整合回路MCを並列に接続する整合点D_mcを、主線路MLに
おける分岐点D_nから共通端子T₀側へλ_０／４の奇数倍の
長さを隔てた点に選んだ場合にも、前記と同様に電気的
特性を良好ならしめ得ること勿論である。

第３図は、整合回路MCを並列に接続する整合点D_mcを、
主線路MLにおける分岐点D_nから共通端子T₀と反対側（分
岐点D_n-1側）へ、λ_０／４又はその奇数倍の長さを隔て
た点に選んだ場合における要部の等価回路図で、符号
は、第１図と同様である。

以下、この場合の整合作用について説明する。

第１図に示した空胴共振器CAV₁ないしCAV_nのうち、何れ
か１個の空胴共振器が伝送周波数に共振し、他の空胴共
振器が非共振で、整合点D_mcに整合回路MCを接続してい
ない場合に、分岐点D_nから分岐点D_n-1側を見た合成正規
化アドミッタンスY_TLは、前記（５）式で示される。

Y_TL＝ｇ_TL＋jb_TL ・・・・（５） ｇ_TL≒１とおくと、 Y_TL≒１＋jb_TL ・・・・（９） この合成正規化アドミッタンスY_TLを合成正規化インピ
ーダンスZ_TLに変換すると、 分岐点D_nと整合点D_mc間の基本マトリックス は、 整合点D_mcから分岐点D_n側を見た正規化インピーダンスZ
_Lqは、（10）式及び（11）式から次式で求められる。

Z_Lq＝ｇ_ＴＬ＋jb_TL ｇ_TL≒１とおくと、 Z_Lq≒１＋jb_TL ・・・・（12） 分岐点D_nと整合点D_mc間の長さが、電気長でλ_０／４の
３倍の場合における分岐点D_nと整合点D_mc間の基本マト
リックス は、 整合点D_mcから分岐点D_n側を見た正規化インピーダンスZ
_L3qは、次式で求められる。

Z_L3q＝ｇ_TL＋jb_TL ｇ_TL≒１とおくと、 Z_L3q≒１＋jb_TL ・・・・（13） （12）式及び（13）式から明らかなように、整合点D_mc
から分岐点D_n側を見た正規化インピーダンスZ_L3qは、分
岐点D_nと整合点D_mc間の長さが、λ_０／４の３倍の場
合、λ_０／４の場合と近似的に同じで、一般に、（２ｎ
−１）λ_０／４の場合、λ_０／４の場合と近似的に同じ
である。

分岐点D_n-1から分岐点D_n-2側を見た合成正規化インピー
ダンスZ_n-1は、次式で与えられる。

（ｎ−１）／ｎは、ｎ個の空胴共振器のうち、１個が伝
送周波数に共振し、（ｎ−１）個が非共振であるために
付した係数である。

分岐点D_n-1から分岐点D_n-2側を見た回路の基本マトリッ
クス は、 （15）式及び（16）式から分岐点D_nにおける入力インピ
ーダンスZ_INnを求めると、 上式において、g_n-1≒１とおくと共に、 B＝b_M＝b_TLとおくと、 上式についても、主線路MLにおける分岐点D_nから共通端
子T₀側へλ_０／４の長さを隔てた整合点D_mcに、負荷Ｑ
の低い並列回路より成る整合回路MCを並列に接続した場
合における前記検討式に具体数値を代入したのと同様の
手法を施すことによって、主線路MLにおける分岐点D_nか
ら共通端子T₀と反対側へ電気長でλ_０／４の長さを隔て
た整合点D_mcに、負荷Ｑの低い並列回路より成る整合回
路MCを並列に接続した場合にも電気的特性を良好ならし
め得るることが分かる。

第４図は、本発明の他の実施例を示す図で、CAV₁ないし
CAV1₁₆は入出力結合素子をプローブ又はコンデンサ等の
容量性結合素子を以て形成した空胴共振器で、CAV₁ない
しCAV₄によって第１の空胴共振器群が、CAV₅ないしCAV₈
によって第２の空胴共振器群が、CAV₉ないしCAV₁₂によ
って第３の空胴共振器群が、CAV₁₃ないしCAV₁₆によって
第４の空胴共振器群が、それぞれ形成される。T₁ないし
T₁₆は送信機接続端子、D₁₁ないしD₁₄、D₂₁、D₂₂及びD₃
は分岐点、T₀は共通出力端子で、共通空中線等が接続さ
れる。

そして分岐端D₁₁と第１の空胴共振器群に属する各空胴
共振器とを接続する第１の分岐線路群における各分岐線
路の長さ、分岐点D₁₂と第２の空胴共振器群に属する各
空胴共振器とを接続する第２の分岐線路群における各分
岐線路の長さ、分岐点D₁₃と第３の空胴共振器群に属す
る各空胴共振器とを接続する第３の分岐線路群における
各分岐線路の長さ、分岐点D₁₄と第４の空胴共振器群に
属する各空胴共振器とを接続する第４の分岐線路群にお
ける各分岐線路の長さを、それぞれ各空胴共振器におけ
る入出力結合素子の長さを含んでｎλ_０／２に選び、分
岐点D₁₁と分岐点D₂₁とを接続する第５の分岐線路の長
さ、分岐点D₁₂と分岐点D₂₁とを接続する第６の分岐線路
の長さ、分岐点D₁₃と分岐点D₂₂とを接続する第７の分岐
線路の長さ、分岐点D₁₄と分岐点D₂₂とを接続する第８の
分岐線路の長さ、分岐点D₂₁と分岐点D₃とを接続する第
９の分岐線路の長さ、分岐点D₂₂と分岐点D₃とを接続す
る第10の分岐線路の長さを、それぞれｎλ_０／２に選ん
である。

MCは前実施例と同様の整合回路で、分岐点D₃と共通出力
端子T₀とを接続する共通伝送線路のうち、分岐点D₃から
共通出力端子T₀側へλ_０／４又はその奇数倍の長さを隔
てた個所に接続してある。

尚、図には空胴共振器を16個設けた場合を例示してある
が、適宜増減しても本発明を実施することができる。

本実施例においても前実施例と全く同様にして、共通出
力端子T₀から下側を見た入力インピーダンスを整合せし
めてインピーダンス特性及び伝送特性を改善することが
できる。

第５図ないし第８図もまたそれぞれ本発明の他の実施例
の要部を示す図で、第５図は、分岐点D₃から分岐点D₂₁
側へλ_０／４又はその奇数倍の長さを隔てた第９の分岐
線路の個所へ前実施例（第１図に示した実施例の意で、
以下同様である。）と同様の整合回路MCを接続したも
の、第６図は、分岐点D₃から分岐点D₂₂に到る第10の分
岐線路に第５図の場合と同様の条件で、前実施例と同様
の整合回路MCを接続したもの、第７図は、分岐点D₃から
分岐点D₂₁及びD₂₂側へ各λ_０／４又はその奇数倍の長さ
を隔てた第９及び第10の分岐線路の各個所に、前実施例
と同様構成で負荷Ｑが1/2の整合回路MC₁及びMC₂を各接
続したもの、第８図は、分岐点D₂₁及びD₂₂から分岐点D1
₁₁ないしD₁₄側へ各λ_０／４又はその奇数倍の長さを隔
てた第５ないし第８の各分岐線路の各個所に、前実施例
と同様で負荷Ｑが1/4の整合回路NC₃ないしMC₆を各接続
してものである。

尚、第５図ないし第８図において他の符号は第４図と同
様である。

第５図及び第６図に示した実施例においては、第４図に
示した実施例と全く同様にして共通出力端子T₀から下側
を見た入力インピーダンスを整合せしめて、インピーダ
ンス特性及び伝送特性を良好ならしめることが出来、第
７図に示した実施例においては、整合回路MC₁及びMC₂の
各負荷Ｑを前実施例における整合回路MCの1/2とし、第
８図に示した実施例においては整合回路MC₃ないしMC₆の
各負荷Ｑを前実施例における整合回路MCの1/4とするこ
とにより、それぞれ第４図に示した実施例と全く同様に
して共通出力端子T₀から下を見た入力インピーダンスを
整合せしめて、インピーダンス特性及び伝送特性を改善
することが出来る。

（本発明の効果） 以上の説明から明らかなように、本発明は、第１図ない
し第３図に示したように、入出力結合素子を容量性結合
素子を以て形成した複数個の空胴共振器を、入出力結合
素子の長さを含んでｎλ_０／２の長さをを有する分岐線
路を介して、主線路にｎλ_０／２間隔毎に設けた分岐点
に接続し、分岐点のうち、共通出力端子に最も近い分岐
点から共通出力端子側又は反対側へ（２ｎ−１）λ_０／
４の長さを隔てた主線路の個所に、極めて簡単な回路構
成の整合回路、即ち、負荷Ｑの低い並列共振回路より成
る整合回路を並列接続するか、第４図ないし第８図に示
したように、第１ないし第４群に属する空胴共振器群の
各入出力結合素子を容量性結合素子を以て形成し、各群
の空胴共振器を入出力結合素子の長さを含んでｎλ_０／
２の長さの分岐線路を介して分岐点D₁₁ないしD₁₄に接続
すると共に、分岐点D₁₁ないしD₃間を、ｎλ_０／２の長
さを有する第５ないし第10の分岐線路で接続し、分岐点
D₃から共通出力端子側、分岐点D₃から分岐点D₂₁、D
₂₂側、分岐点D₂₁、D₂₂から分岐点D₁₁ないしD₁₄側へ（２
ｎ−１）λ_０／４の長さを隔てた線路の個所の何れか１
個所又は複数個所に、前記と同様の整合回路を並列接続
することにより、共通出力端子から共用装置回路側を見
た入力インピーダンスを整合せしめて、インピーダンス
特性及び伝送特性を改善し得るもので、第９図は、本発
明共用装置のインピーダンス（Z_in）特性を示すスミス
チャートで、第13図に示した従来装置の特性に比し著し
く改善されたことを示している。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す図、第２図は、その
要部の等価回路図、第３図は、本発明の他の実施例の要
部を示す図、第４図ないし第８図は、本発明の他の実施
例を示す図、第９図は、本発明装置の特性を示すスミス
チャート、第10図及び第11図は、従来装置を示す図、第
12図は、その作動説明のための等価回路図、第13図及び
第14図は、その特性を説明するためのスミスチャート
で、CAV₁ないしCAV_n：空胴共振器、T₁ないしT_n：送信機
接続端子、ML：主線路、T₀：共通出力端子、D₁ないし
D_N，D₁₁ないしD₁₄，D₂₁，D₂₂，D₃：分岐点、D_mc：整合
点、DL₁ないしDL_n：分岐線路、MC及びMC₁ないしMC₆：整
合回路である。

Claims (7)

【特許請求の範囲】
1. 【請求項１】入出力結合素子を容量性結合素子を以て形
   成した複数個の空胴共振器と、 一端に共通出力端子を設け、この一端から他端に到る間
   に複数個の分岐点を設けた主線路と、 前記複数個の空胴共振器の入出力結合素子を、前記主線
   路に設けた分岐点に各別に接続する複数個の分岐線路と
   より成る共用装置において、 前記主線路に設けた複数個の分岐点の各相互間隔を、電
   気長でｎλ_０／２（ｎは任意の正の整数、λ_０は共用装
   置の使用周波数帯域における中心周波数に対応する線路
   内の波長）に選び、 前記複数個の分岐線路の各長さを、前記複数個の空胴共
   振器の各入出力結合素子の等価長を含んで電気長でｎλ
   _０／２に選ぶと共に、 前記主線路に設けた複数個の分岐点のうち、前記共通出
   力端子に最も近い分岐点から前記共通出力端子側へ、電
   気長で（２ｎ−１）λ_０／４を隔てた主線路の個所に、
   負荷Ｑの低い並列共振回路より成る整合回路を前記複数
   個の空胴共振器と並列に接続して成ることを特徴とする
   共用装置。
2. 【請求項２】入出力結合素子を容量性結合素子を以て形
   成した複数個の空胴共振器と、 一端に共通出力端子を設け、この一端から他端に到る間
   に複数個の分岐点を設けた主線路と、 前記複数個の空胴共振器の入出力結合素子を、前記主線
   路に設けた分岐点に各別に接続する複数個の分岐線路と
   より成る共用装置において、 前記主線路に設けた複数個の分岐点の各相互間隔を、電
   気長でｎλ_０／２（ｎは任意の正の整数、λ_０は共用装
   置の使用周波数帯域における中心周波数に対応する線路
   内の波長）に選び、 前記複数個の分岐線路の各長さを、前記複数個の空胴共
   振器の各入出力結合素子の等価長を含んで電気長でｎλ
   _０／２に選ぶと共に、 前記主線路に設けた複数個の分岐点のうち、前記共通出
   力端子に最も近い分岐点から前記共通出力端子と反対側
   へ、電気長で（２ｎ−１）λ_０／４を隔てた主線路の個
   所に、負荷Ｑの低い並列共振回路より成る整合回路を前
   記複数個の空胴共振器と並列に接続して成ることを特徴
   とする共用装置。
3. 【請求項３】入出力結合素子を容量性結合素子を以て形
   成した複数個の空胴共振器より成る第１ないし第４の空
   胴共振器群と、 前記第１群における各空胴共振器の入出力結合素子を、
   第５の分岐線路の一端に設けた分岐点（D₁₁）に各別に
   接続する第１の分岐線路群と、 前記第２群における各空胴共振器の入出力結合素子を、
   第６の分岐線路の一端に設けた分岐点（D₁₂）に各別に
   接続する第２の分岐線路群と、 前記第３群における各空胴共振器の入出力結合素子を、
   第７の分岐線路の一端に設けた分岐点（D₁₃）に各別に
   接続する第３の分岐線路群と、 前記第４群における各空胴共振器の入出力結合素子を、
   第８の分岐線路の一端に設けた分岐点（D₁₄）に各別に
   接続する第４の分岐線路群と、 前記第５及び第６の分岐線路の各他端が接続される分岐
   点（D₂₁）を一端に設けた第９の分岐線路と、 前記第７及び第８の分岐線路の各他端が接続される分岐
   点（D₂₂）を一端に設けた第10の分岐線路と、 前記第９及び第10の分岐線路の各他端が接続される分岐
   点（D₃）を一端に設け、他端に共通出力端子を設けた共
   通伝送線路とを備え、 前記第１ないし第４の分岐線路群における各分岐線路の
   長さを、前記複数個の空胴共振器の各入出力結合素子の
   等価長を含んで電気長でｎλ_０／２（ｎは任意の正の整
   数、λ_０は共用装置の使用周波数帯域における中心周波
   数に対応する線路内の波長）に選び、 前記第５ないし第10の分岐線路の各長さを、電気長でｎ
   λ_０／２に選ぶと共に、 前記共通伝送線路の一端に設けた分岐点（D₃）から前記
   共通出力端子側へ、電気長で（２ｎ−１）λ_０／４を隔
   てた共通伝送線路の個所に、負荷Ｑの低い並列共振回路
   より成る整合回路を前記第９及び第10の分岐線路と並列
   に接続して成ることを特徴とする共用装置。
4. 【請求項４】入出力結合素子を容量性結合素子を以て形
   成した複数個の空胴共振器より成る第１ないし第４の空
   胴共振器群と、 前記第１群における各空胴共振器の入出力結合素子を、
   第５の分岐線路の一端に設けた分岐点（D₁₁）に各別に
   接続する第１の分岐線路群と、 前記第２群における各空胴共振器の入出力結合素子を、
   第６の分岐線路の一端に設けた分岐点（D₁₂）に各別に
   接続する第２の分岐線路群と、 前記第３群における各空胴共振器の入出力結合素子を、
   第７の分岐線路の一端に設けた分岐点（D₁₃）に各別に
   接続する第３の分岐線路群と、 前記第４群における各空胴共振器の入出力結合素子を、
   第８の分岐線路の一端に設けた分岐点（D₁₄）に各別に
   接続する第４の分岐線路群と、 前記第５及び第６の分岐線路の各他端が接続される分岐
   点（D₂₁）を一端に設けた第９の分岐線路と、 前記第７及び第８の分岐線路の各他端が接続される分岐
   点（D₂₂）を一端に設けた第10の分岐線路と、 前記第９及び第10の分岐線路の各他端が接続される分岐
   点（D₃）を一端に設け、他端に共通出力端子を設けた共
   通伝送線路とを備え、 前記第１ないし第４の分岐線路群における各分岐線路の
   長さを、前記複数個の空胴共振器の各入出力結合素子の
   等価長を含んで電気長でｎλ_０／２（ｎは任意の正の整
   数、λ_０は共用装置の使用周波数帯域における中心周波
   数に対応する線路内の波長）に選び、 前記第５ないし第10の分岐線路の各長さを、電気長でｎ
   λ_０／２に選ぶと共に、 前記共通伝送線路の一端に設けた分岐点（D₃）から前記
   第９の分岐線路の一端に設けた分岐点（D₂₁）側へ、電
   気長で（２ｎ−１）λ_０／４を隔てた前記第９の分岐線
   路の個所に、負荷Ｑの低い並列共振回路より成る整合回
   路を前記第10の分岐線路と並列に接続して成ることを特
   徴とする共用装置。
5. 【請求項５】入出力結合素子を容量性結合素子を以て形
   成した複数個の空胴共振器より成る第１ないし第４の空
   胴共振器群と、 前記第１群における各空胴共振器の入出力結合素子を、
   第５の分岐線路の一端に設けた分岐点（D₁₁）に各別に
   接続する第１の分岐線路群と、 前記第２群における各空胴共振器の入出力結合素子を、
   第６の分岐線路の一端に設けた分岐点（D₁₂）に各別に
   接続する第２の分岐線路群と、 前記第３群における各空胴共振器の入出力結合素子を、
   第７の分岐線路の一端に設けた分岐点（D₁₃）に各別に
   接続する第３の分岐線路群と、 前記第４群における各空胴共振器の入出力結合素子を、
   第８の分岐線路の一端に設けた分岐点（D₁₄）に各別に
   接続する第４の分岐線路群と、 前記第５及び第６の分岐線路の各他端が接続される分岐
   点（D₂₁）を一端に設けた第９の分岐線路と、 前記第７及び第８の分岐線路の各他端が接続される分岐
   点（D₂₂）を一端に設けた第10の分岐線路と、 前記第９及び第10の分岐線路の各他端が接続される分岐
   点（D₃）を一端に設け、他端に共通出力端子を設けた共
   通伝送線路とを備え、 前記第１ないし第４の分岐線路群における各分岐線路の
   長さを、前記複数個の空胴共振器の各入出力結合素子の
   等価長を含んで電気長でｎλ_０／２（ｎは任意の正の整
   数、λ_０は共用装置の使用周波数帯域における中心周波
   数に対応する線路内の波長）に選び、 前記第５ないし第10の分岐線路の各長さを、電気長でｎ
   λ_０／２に選ぶと共に、 前記共通伝送線路一端に設けた分岐点（D₃）から前記第
   10の分岐線路の一端に設けた分岐点（D₂₂）側へ、電気
   長で（２ｎ−１）λ_０／４を隔てた前記第10の分岐線路
   の個所に、負荷Ｑの低い並列共振回路より成る整合回路
   を前記第９の分岐線路と並列に接続して成ることを特徴
   とする共用装置。
6. 【請求項６】入出力結合素子と容量性結合素子を以て形
   成した複数個の空胴共振器より成る第１ないし第４の空
   胴共振器群と、 前記第１群における各空胴共振器の入出力結合素子を、
   第５の分岐線路の一端に設けた分岐点（D₁₁）に各別に
   接続する第１の分岐線路群と、 前記第２群における各空胴共振器の入出力結合素子を、
   第６の分岐線路の一端に設けた分岐点（D₁₂）に各別に
   接続する第２の分岐線路群と、 前記第３群における各空胴共振器の入出力結合素子を、
   第７の分岐線路の一端に設けた分岐点（D₁₃）に各別に
   接続する第３の分岐線路群と、 前記第４群における各空胴共振器の入出力結合素子を、
   第８の分岐線路の一端に設けた分岐点（D₁₄）に各別に
   接続する第４の分岐線路群と、 前記第５及び第６の分岐線路の各他端が接続される分岐
   点（D₂₁）を一端に設けた第９の分岐線路と、 前記第７及び第８の分岐線路の各他端が接続される分岐
   点（D₂₂）を一端に設けた第10の分岐線路と、 前記第９及び第10の分岐線路の各他端が接続される分岐
   点（D₃）を一端に設け、他端に共通出力端子を設けた共
   通伝送線路とを備え、 前記第１ないし第４の分岐線路群における各分岐線路の
   長さを、前記複数個の空胴共振器の各入出力結合素子の
   等価長を含んで電気長でｎλ_０／２（ｎは任意の正の整
   数、λ_０は共用装置の使用周波数帯域における中心周波
   数に対応する線路内の波長）に選び、 前記第５ないし第10の分岐線路の各長さを、電気長でｎ
   λ_０／２に選び、 前記共通伝送線路一端に設けた分岐点（D₃）から前記第
   ９の分岐線路の一端に設けた分岐点（D₂₁）側へ、電気
   長で（２ｎ−１）λ_０／４を隔てた前記第９の分岐線路
   の個所に、負荷Ｑの低い並列共振回路より成る整合回路
   を前記第10の分岐線路と並列に接続すると共に、 前記共通伝送線路一端に設けた分岐点（D₃）から前記第
   10の分岐線路の一端に設けた分岐点（D₂₂）側へ、電気
   長で（２ｎ−１）λ_０／４を隔てた前記第10の分岐線路
   の個所に、負荷Ｑの低い並列共振回路より成る整合回路
   を前記第９の分岐線路と並列に接続して成ることを特徴
   とする共用装置。
7. 【請求項７】入出力結合素子を容量性結合素子を以て形
   成した複数個の空胴共振器より成る第１ないし第４の空
   胴共振器群と、 前記第１群における各空胴共振器の入出力結合素子を、
   第５の分岐線路の一端に設けた分岐点（D₁₁）に各別に
   接続する第１の分岐線路群と、 前記第２群における各空胴共振器の入出力結合素子を、
   第６の分岐線路の一端に設けた分岐点（D₁₂）に各別に
   接続する第２の分岐線路群と、 前記第３群における各空胴共振器の入出力結合素子を、
   第７の分岐線路の一端に設けた分岐点（D₁₃）に各別に
   接続する第３の分岐線路群と、 前記第４群における各空胴共振器の入出力結合素子を、
   第８の分岐線路の一端に設けた分岐点（D₁₄）に各別に
   接続する第４の分岐線路群と、 前記第５及び第６の分岐線路の各他端が接続される分岐
   点（D₂₁）を一端に設けた第９の分岐線路と、 前記第７及び第８の分岐線路の各他端が接続される分岐
   点（D₂₂）を一端に設けた第10の分岐線路と、 前記第９及び第10の分岐線路の各他端が接続される分岐
   点（D₃）を一端に設け、他端に共通出力端子を設けた共
   通伝送線路とを備え、 前記第１ないし第４の分岐線路群における各分岐線路の
   長さを、前記複数個の空胴共振器の各入出力結合素子の
   等価長を含んで電気長でｎλ_０／２（ｎは任意の正の整
   数、λ_０は共用装置の使用周波数帯域における中心周波
   数に対応する線路内の波長）に選び、 前記第５ないし第10の分岐線路の各長さを、電気長でｎ
   λ_０／２に選び、 前記第９の分岐線路一端に設けた分岐点（D₂₁）から前
   記第５の分岐線路の一端に設けた分岐点（D₁₁）側へ、
   電気長で（２ｎ−１）λ_０／４を隔てた前記第５の分岐
   線路の個所に、負荷Ｑの低い並列共振回路より成る整合
   回路を前記第６の分岐線路と並列に接続すると共に、 前記第９の分岐線路一端に設けた分岐点（D₂₁）から前
   記第６の分岐線路の一端に設けた分岐点（D₁₂）側へ、
   電気長で（２ｎ−１）λ_０／４を隔てた前記第６の分岐
   線路の個所に、負荷Ｑの低い並列共振回路より成る整合
   回路を前記第５の分岐線路と並列に接続し、 前記第10の分岐線路一端に設けた分岐点（D₂₂）から前
   記第７の分岐線路の一端に設けた分岐点（D₁₃）側へ、
   電気長で（２ｎ−１）λ_０／４を隔てた前記第７の分岐
   線路の個所に、負荷Ｑの低い並列共振回路より成る整合
   回路を前記第８の分岐線路と並列に接続すると共に、 前記第10の分岐線路一端に設けた分岐点（D₂₂）から前
   記第８の分岐線路の一端に設けた分岐点（D₁₄）側へ、
   電気長で（２ｎ−１）λ_０／４を隔てた前記第８の分岐
   線路の個所に、負荷Ｑの低い並列共振回路より成る整合
   回路を前記第７の分岐線路と並列に接続して成ることを
   特徴とする共用装置。