JPH0618253B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH0618253B2
JPH0618253B2 JP28069888A JP28069888A JPH0618253B2 JP H0618253 B2 JPH0618253 B2 JP H0618253B2 JP 28069888 A JP28069888 A JP 28069888A JP 28069888 A JP28069888 A JP 28069888A JP H0618253 B2 JPH0618253 B2 JP H0618253B2
Authority
JP
Japan
Prior art keywords
diffusion region
contact
power supply
supply line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28069888A
Other languages
Japanese (ja)
Other versions
JPH02126668A (en
Inventor
佳一 佐藤
仁 中谷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP28069888A priority Critical patent/JPH0618253B2/en
Publication of JPH02126668A publication Critical patent/JPH02126668A/en
Publication of JPH0618253B2 publication Critical patent/JPH0618253B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体集積回路に関し、特に分圧抵抗回路を有
した半導体集積回路に関するものである。
The present invention relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit having a voltage dividing resistor circuit.

(ロ)従来の技術 一般にある所定の電圧ライン、例えば5Vの電源ライン
と0VのGNDラインとの間に、分圧抵抗を複数個設け
て、所定電圧を得る分圧抵抗回路を有した半導体集積回
路として、特開昭59−29857号公報等が掲げられ
る。
(B) Prior Art Generally, a semiconductor integrated circuit having a voltage dividing resistor circuit for obtaining a predetermined voltage by providing a plurality of voltage dividing resistors between a certain predetermined voltage line, for example, a 5V power source line and a 0V GND line. As a circuit, Japanese Patent Laid-Open No. 59-29857 and the like are listed.

第5図は、電源ライン(Vccライン)(51)とグランド
ライン(GNDライン)(52)との間に2つの抵抗体(5
3),(54)が形成され、この抵抗体(53),(54)の間より、
所定電圧を取り出すための分圧回路を有した半導体集積
回路(55)の平面図を示すものである。
Fig. 5 shows two resistors (5) between the power line ( Vcc line) (51) and the ground line (GND line) (52).
3) and (54) are formed, and between the resistors (53) and (54),
FIG. 6 is a plan view of a semiconductor integrated circuit (55) having a voltage dividing circuit for extracting a predetermined voltage.

この半導体集積回路(55)は、P型の半導体基板上に積層
されたN型のエピタキシャル層(56)内に、例えば一点鎖
線で示すようなP型の拡散領域(57)を有し、この拡散領
域(57)を左側に示した等価回路の如き構成とするもので
ある。
This semiconductor integrated circuit (55) has a P-type diffusion region (57) as shown by a chain line in an N-type epitaxial layer (56) laminated on a P-type semiconductor substrate. The diffusion region (57) has a structure like the equivalent circuit shown on the left side.

前記拡散領域(57)上には、例えばシリコン酸化膜の如き
絶縁膜を積層し、この絶縁膜を通常の蝕刻法で蝕刻し、
×印で示したコンタクト孔が形成されている。そして前
記拡散領域(57)の上端と下端に夫々第1のコンタクト孔
(58)と第2のコンタクト孔(59)を形成し、前記拡散領域
(57)の間に第3のコンタクト孔(60)が形成されている。
An insulating film such as a silicon oxide film is stacked on the diffusion region (57), and the insulating film is etched by a normal etching method,
The contact hole shown by X is formed. The first contact holes are formed at the upper and lower ends of the diffusion region (57), respectively.
(58) and a second contact hole (59) are formed, and the diffusion region is formed.
A third contact hole (60) is formed between (57).

前記第1のコンタクト孔(58)上には、このコンタクト孔
(58)を介して前記拡散領域(57)と電気的に接続されるV
CCライン(51)が設けられ、前記第2のコンタクト孔(59)
上には、このコンタクト孔(59)を介して前記拡散領域(5
7)と電気的に接続されるGNDライン(52)が設けられ
る。また前記第3のコンタクト孔(60)上には、このコン
タクト孔(60)を介して前記拡散領域(57)と電気的に接続
される取出し電極(61)が設けられる。
The contact hole is formed on the first contact hole (58).
V electrically connected to the diffusion region (57) through (58)
A CC line (51) is provided, and the second contact hole (59) is provided.
Above the diffusion region (5) through this contact hole (59).
A GND line (52) electrically connected to 7) is provided. Further, an extraction electrode (61) electrically connected to the diffusion region (57) through the contact hole (60) is provided on the third contact hole (60).

従って第1のコンタクト孔(58)と第3のコンタクト孔(6
0)の間には、抵抗R1が形成され、第3のコンタクト孔
(60)と第2のコンタクト孔(59)の間には、抵抗R2が形
成される。
Therefore, the first contact hole (58) and the third contact hole (6
A resistor R 1 is formed between 0), and a third contact hole is formed.
A resistance R 2 is formed between the (60) and the second contact hole (59).

(ハ)発明が解決しようとする課題 前述の如き構成に於いて、例えば抵抗体R1とR2が、2
対3の比を必要とする時、製造フローの都合でこの比が
変動したり、回路の都合上、この比を例えば4対5とし
たい時がある。
(C) Problems to be Solved by the Invention In the above-mentioned configuration, for example, if the resistors R 1 and R 2 are 2
When the ratio of 3 is required, there are times when this ratio fluctuates due to the manufacturing flow, and there are times when it is desired to set this ratio to, for example, 4 to 5 because of the circuit.

この時は、前記第3のコンタクト孔(60)の位置を変える
必要があり、このためには前記第3のコンタクト孔(60)
を形成するマスクとこのコンタクト孔(60)上に形成され
る取出し電極(61)を形成するマスクを少なくとも設計し
直す必要があった。
At this time, it is necessary to change the position of the third contact hole (60), and for this purpose, the third contact hole (60) is changed.
It was necessary to redesign at least the mask for forming the mask and the mask for forming the extraction electrode (61) formed on the contact hole (60).

(ニ)課題を解決するための手段 本発明は前述の課題に鑑みてなされ、前記取出し電極(1
1)は、隣接する電極、例えばVccライン(1)、GNDラ
イン(2)および他の取出し電極(11)、とのショートを防
ぐだけの幅を除いて、前記拡散領域(6)の長さ方向に沿
って全て設けることで解決するものである。
(D) Means for Solving the Problems The present invention has been made in view of the above problems, and the extraction electrode (1
1) is the length of the diffusion region 6 except for a width that prevents short circuits with adjacent electrodes, such as the V cc line (1), the GND line (2) and other extraction electrodes (11). The solution is to provide all along the vertical direction.

(ホ)作 用 第1図を用いて説明すると、取出した電極(11)をVcc
イン(1)からGNDライン(2)に渡るように設け、隣接す
る電極(第1図ではVccライン(1)とGNDライン(2)に
該当する。)とのショートを防ぐ幅(矢印ア,イで示し
た領域)を除いて、前記拡散領域(6)の長さ方向に沿っ
て全て設ければ、第3のコンタクト孔(10)を矢印a,b
の方向に変えるだけで設計は終了する。
(E) Operation Explaining with reference to FIG. 1, the taken out electrode (11) is provided so as to extend from the V cc line (1) to the GND line (2), and the adjacent electrode (in FIG. 1, the V cc line) is provided. All are provided along the length direction of the diffusion region (6) except for the width (the region indicated by the arrows a and a) for preventing a short circuit between (1) and the GND line (2). The third contact hole (10) with the arrows a, b.
The design is completed simply by changing the direction.

つまりコンタクト孔(10)の位置を変えても、取出し電極
(11)は実質的に殆んどの位置でオーミックコンタクトで
きるためである。
That is, even if the position of the contact hole (10) is changed, the extraction electrode
The reason for (11) is that ohmic contact can be made at almost any position.

具体的には矢印aの方向へコンタクト孔(10)を移すと、
1の抵抗値は減少し、R2の抵抗値は増大する。矢印b
の方向へ移すと前述とは逆となる。この両方の時、取出
し電極(11)は殆んどの領域で拡散領域(6)とコンタクト
できる。
Specifically, when the contact hole (10) is moved in the direction of arrow a,
The resistance of R 1 decreases and the resistance of R 2 increases. Arrow b
Moving in the direction of becomes the opposite of the above. In both cases, the extraction electrode (11) can contact the diffusion region (6) in almost all regions.

(ヘ)実施例 以下に本発明の実施例を図面を参照しながら説明する。(F) Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図は第1の実施例であり、第2図は第1図のA−
A′線における断面図である。
FIG. 1 shows the first embodiment, and FIG. 2 shows A- in FIG.
It is sectional drawing in the A'line.

本実施例は、第1図の左側に示した等価回路の如く、2
つの抵抗体R1,R2が基準電圧(例えばVCCライン
(1)、GNDライン(2))間に接続され、R1とR2の間よ
り所定電圧が取り出されている。
In this embodiment, as in the equivalent circuit shown on the left side of FIG.
The two resistors R 1 and R 2 are connected to a reference voltage (for example, V CC line).
(1) is connected between the GND line (2) and a predetermined voltage is taken out between R 1 and R 2 .

第2図からも解る通り、先ずP型の半導体基板(3)があ
り、この半導体基板(3)上に積層されたN型のエピタキ
シャル層(4)がある。このエピタキシャル層(4)と前記半
導体基板(3)の間にはN+型の埋込み層(5)層がある。ま
た前記エピタキシャル層(4)表面より前記半導体基板(3)
に到達するP+型の分離領域が形成され、この分離領域
によってアイランドが形成されている。
As can be seen from FIG. 2, first, there is a P-type semiconductor substrate (3), and there is an N-type epitaxial layer (4) laminated on this semiconductor substrate (3). There is an N + type buried layer (5) layer between the epitaxial layer (4) and the semiconductor substrate (3). Further, the semiconductor substrate (3) from the surface of the epitaxial layer (4)
A P + -type isolation region reaching the area is formed, and an island is formed by this isolation region.

次に前記N型のエピタキシャル層(4)表面に形成された
一点鎖線で示す拡散領域(6)があり、図面上では示して
いないのが他の領域にはトランジスタ、ダイオード、抵
抗およびコンデンサ等があり、所定の機能を有した回路
が構成されている。
Next, there is a diffusion region (6) formed on the surface of the N-type epitaxial layer (4), which is indicated by a chain line, and other regions, such as transistors, diodes, resistors and capacitors, are not shown in the drawing. Yes, a circuit having a predetermined function is configured.

続いて前記エピタキシャル層(4)上に形成されたシリコ
ン酸化膜(7)等の絶縁膜と、この絶縁膜(7)を通常の蝕刻
法で開孔した第1のコンタクト(8)、第2のコンタクト
(9)および第3のコンタクト(10)がある。ここでコンタ
クト(8),(9),(10)は夫々×印で示してある。前記第1の
コンタクト(8)は、基準電圧となる第1の電源ライン(1)
と拡散領域(6)を電気的に接続するものであり、前記第
1の電源ライン(1)は、例えば5VのVCCラインであ
る。前記第2のコンタクト(9)は、基準電圧となる第2
の電源ライン(2)と拡散領域(6)を電気的に接続するもの
であり、前記第2の電源ライン(2)は、例えば0VのG
NDラインである。更に前記第3のコンタクト(10)は、
所定電圧を得るための取出し電極(11)と前記拡散領域
(6)を電気的に接続するものである。
Subsequently, an insulating film such as a silicon oxide film (7) formed on the epitaxial layer (4), a first contact (8) and a second contact (8) formed by opening the insulating film (7) by an ordinary etching method. Contact
There are (9) and a third contact (10). Here, the contacts (8), (9), (10) are shown by cross marks, respectively. The first contact (8) is the first power supply line (1) that serves as a reference voltage.
And the diffusion region (6) are electrically connected to each other, and the first power supply line (1) is, for example, a V CC line of 5V. The second contact (9) has a second
For electrically connecting the power source line (2) and the diffusion region (6), and the second power source line (2) is, for example, 0 V G
It is the ND line. Further, the third contact (10) is
Extraction electrode (11) for obtaining a predetermined voltage and the diffusion region
(6) is electrically connected.

従って第1のコンタクト(8)と第3のコンタクト(10)の
間には抵抗R1が形成され、前記第3のコンタクト(10)
と第2のコンタクト(9)の間には抵抗R2が形成される。
Therefore, a resistance R 1 is formed between the first contact (8) and the third contact (10), and the third contact (10) is formed.
A resistance R 2 is formed between the second contact 9 and the second contact 9.

最後に本発明の特徴となる前記取出し電極(11)について
更に詳しく述べる。この取出し電極(11)は、前記第1の
電源ライン(1)と前記第2の電源ライン(2)との間に設け
られた前記拡散領域(6)の上に設けられ、隣接する電極
(1),(2)とのショートを防ぐだけの幅を除いて、前記拡
散領域(6)の長さ方向に沿って全て設けられている。
Finally, the extraction electrode (11) which is a feature of the present invention will be described in more detail. The extraction electrode (11) is provided on the diffusion region (6) provided between the first power supply line (1) and the second power supply line (2) and is adjacent to the electrode.
All are provided along the length direction of the diffusion region (6) except for the width that prevents short-circuiting with (1) and (2).

前記ショートを防ぐだけの幅は、矢印ア,イで示した所
であり、ショートや電極間のリーク等を防止できる幅で
ある。従って前記取出し電極(11)は、第1の電源ライン
(1)と第2の電源ライン(2)との間に渡り、殆んどの拡散
領域(6)上に形成される。
The width sufficient to prevent the short circuit is indicated by arrows A and B, and is a width capable of preventing the short circuit and the leak between the electrodes. Therefore, the extraction electrode (11) is connected to the first power line.
It is formed on most of the diffusion region (6) extending between (1) and the second power supply line (2).

従って抵抗値の調整等の時は、この取出し電極(11)はそ
のままで、第3のコンタクト(10)の位置だけを変えれば
良く、コンタクト形成用のマスクのみを設計し直せば良
い。矢印aの方向へ動かすことで、R1は減少、R
増大し、矢印bの方向へ動かすと逆となる。
Therefore, when adjusting the resistance value or the like, it is sufficient to change the position of the third contact (10) while leaving the extraction electrode (11) as it is, and to redesign only the mask for contact formation. By moving in the direction of arrow a, R 1 decreases and R 2 increases, and when moving in the direction of arrow b, the opposite occurs.

次に第2の実施例を説明する。第3図は平面図であり、
第4図は第3図のA−A′線における断面図である。
Next, a second embodiment will be described. FIG. 3 is a plan view,
FIG. 4 is a sectional view taken along the line AA ′ of FIG.

本実施例は、第3図に書き込まれた等価回路図からも解
るように、低抗体が3つある分圧回路である。従って第
3のコンタクト(10)は、抵抗体の数より1差し引いた数
だけ必要である。
In this embodiment, as can be seen from the equivalent circuit diagram written in FIG. 3, the voltage dividing circuit has three low antibodies. Therefore, the number of the third contacts 10 is required to be one less than the number of resistors.

ccライン(1)側に形成された第3のコンタクト(10)と
GNDライン(2)側に形成された第3のコンタクト(10)
は、夫々取出して電極(11),(11)を有し、この取出し電
極は、隣接する電極とのショートや電極間リーク等を防
止する矢印ア,イ,ウの領域を除いてVCCライン(1)か
らGNDライン(2)に渡り形成される。
Third contact (10) formed on the V cc line (1) side and third contact (10) formed on the GND line (2) side
Have electrodes (11) and (11) respectively taken out, and these taken-out electrodes are provided on the V CC line except for the areas of arrows a, a and u which prevent short circuit with adjacent electrodes and leakage between electrodes. It is formed from (1) to the GND line (2).

従って矢印aの方向に動かすと、R1は減少、R2は増大
する。矢印bの方向へ動かすとこの逆となる。矢印cの
方向へ動かすとR2は減少し、R3は増大し、矢印dの方
向はこの逆となる。
Therefore, when moving in the direction of arrow a, R 1 decreases and R 2 increases. The opposite is true when moved in the direction of arrow b. When moving in the direction of arrow c, R 2 decreases, R 3 increases, and the direction of arrow d becomes the opposite.

以上第1の実施例と第2の実施例は、電極が一層構造で
説明して来たが、二層構造でも実施可能である。つまり
敗戦密度が向上してゆくにつれて、他の配線とのクロス
が生じるので、前記第1の電源ライン(1)、第2の電源
ライン(2)および取出し電極(11)の少なくとも1つが第
2層目に形成されても良い。またトランジスタ動作を防
止するために第1の電源ライン(1)は、エピタキシャル
層(4)と電気的に接続されている。
Although the first and second embodiments have been described with the electrodes having a single layer structure, they can be implemented with a double layer structure. In other words, as the defeat density increases, crossing with other wiring occurs, so that at least one of the first power supply line (1), the second power supply line (2) and the extraction electrode (11) becomes the second power supply line (1). It may be formed in a layer. The first power supply line (1) is electrically connected to the epitaxial layer (4) to prevent transistor operation.

(ト)発明の効果 以上の説明からも明らかなように、分圧回路に必要な抵
抗体の数より1少ない数のコンタクトを、第1の電源ラ
イン(1)と第2の電源ライン(2)間にある拡散領域(6)上
に設け、前記コンタクトの数と同じ数の取出し電極(11)
を実質的に拡散領域(6)の全領域に設けることで、抵抗
体の調整は、前記コンタクトの位置のみを変えれば良い
ことになる。
(G) Effect of the Invention As is clear from the above description, the number of contacts, which is one less than the number of resistors required for the voltage dividing circuit, is set to the first power line (1) and the second power line (2). ) Provided on the diffusion region (6) between the same number of extraction electrodes (11) as the number of the contacts.
By arranging in substantially the entire region of the diffusion region (6), the resistor can be adjusted by changing only the position of the contact.

従ってコンタクト用のマスクのみを設計し直すだけで酔
いために、設計時間が大幅に短縮できる。
Therefore, the design time can be greatly shortened because the user is sick only by redesigning the contact mask.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の半導体集積回路の平面図、第2図は第
1図のA−A′線における断面図、第3図は本発明の半
導体集積回路の平面図、第4図は第3図のA−A′線に
おける断面図、第5図は従来の半導体集積回路の平面図
である。
1 is a plan view of the semiconductor integrated circuit of the present invention, FIG. 2 is a cross-sectional view taken along the line AA 'of FIG. 1, FIG. 3 is a plan view of the semiconductor integrated circuit of the present invention, and FIG. 3 is a sectional view taken along the line AA 'in FIG. 3, and FIG. 5 is a plan view of a conventional semiconductor integrated circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板内に形成された拡散領域と、 この拡散領域上に形成された絶縁膜と、 この絶縁膜を開口し前記拡散領域の両端に形成された第
1のコンタクトおよび第2のコンタクトと、 この第1のコンタクトを介して前記拡散領域と電気的に
接続された第1の電源ラインと、 この第2のコンタクトを介して前記拡散領域と電気的に
接続された第2の電源ラインと、 前記拡散領域に形成される分割抵抗の数より1少ない数
だけ形成した第3のコンタクトと、 このコンタクトを介して前記拡散領域と電気的に接続さ
れた取出し電極とを少なくとも備えた半導体集積回路に
於いて、 前記取出し電極は、前記第1の電源ラインと前記第2の
電源ラインとの間に設けられた前記拡散領域の上に設け
られ、隣接する電極とのショートを防ぐだけの幅を除い
て、前記拡散領域の長さ方向に沿って全て設けられるこ
とを特徴とした半導体集積回路。
1. A diffusion region formed in a semiconductor substrate, an insulating film formed on the diffusion region, a first contact and a second contact formed at both ends of the diffusion region by opening the insulating film. Contact, a first power supply line electrically connected to the diffusion region via the first contact, and a second power supply line electrically connected to the diffusion region via the second contact. At least a power supply line, a third contact formed by one less than the number of dividing resistors formed in the diffusion region, and an extraction electrode electrically connected to the diffusion region via the contact are provided. In the semiconductor integrated circuit, the extraction electrode is provided on the diffusion region provided between the first power supply line and the second power supply line to prevent a short circuit with an adjacent electrode. A semiconductor integrated circuit characterized in that it is provided all along the length direction of the diffusion region except the width of the groove.
【請求項2】少なくとも前記第1の電源ライン、第2の
電源ラインおよび取出し電極は、第1層目の絶縁膜上に
形成される請求項第1項記載の半導体集積回路。
2. The semiconductor integrated circuit according to claim 1, wherein at least the first power supply line, the second power supply line, and the extraction electrode are formed on a first-layer insulating film.
【請求項3】少なくとも前記第1の電源ライン、第2の
電源ラインおよび取出し電極は、第2層目の絶縁膜上に
形成される請求項第2項記載の半導体集積回路。
3. The semiconductor integrated circuit according to claim 2, wherein at least the first power supply line, the second power supply line, and the extraction electrode are formed on a second-layer insulating film.
JP28069888A 1988-11-07 1988-11-07 Semiconductor integrated circuit Expired - Lifetime JPH0618253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28069888A JPH0618253B2 (en) 1988-11-07 1988-11-07 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28069888A JPH0618253B2 (en) 1988-11-07 1988-11-07 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH02126668A JPH02126668A (en) 1990-05-15
JPH0618253B2 true JPH0618253B2 (en) 1994-03-09

Family

ID=17628703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28069888A Expired - Lifetime JPH0618253B2 (en) 1988-11-07 1988-11-07 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0618253B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7207333B2 (en) 2002-05-22 2007-04-24 Bio International Co., Ltd. Nose mask
US7918225B2 (en) 2004-03-19 2011-04-05 Airwave, Inc. Breathing air filtration devices
US7156098B2 (en) 2004-03-19 2007-01-02 Dolezal Creative Innovations, Llc Breathing air filtration system
AU2005226662A1 (en) * 2004-03-19 2005-10-06 Dolezal, David M. Breathing air filtration devices
US8833369B2 (en) 2004-03-19 2014-09-16 Airware, Inc. Breathing air filtration devices
JP4916329B2 (en) * 2007-02-08 2012-04-11 花王株式会社 Nostril mask
WO2010078500A1 (en) 2009-01-02 2010-07-08 Airware, Inc. Holder for a nasal breathing air filtration device or dilation device
JP6803725B2 (en) * 2016-11-04 2020-12-23 ラピスセミコンダクタ株式会社 Semiconductor devices and methods for manufacturing semiconductor devices

Also Published As

Publication number Publication date
JPH02126668A (en) 1990-05-15

Similar Documents

Publication Publication Date Title
US7183612B2 (en) Semiconductor device having an electrostatic discharge protecting element
KR100761564B1 (en) Semiconductor memory device
KR20040081055A (en) Semiconductor device
JPS60247940A (en) Semiconductor device and manufacture thereof
JP2991489B2 (en) Semiconductor device
JPH0618253B2 (en) Semiconductor integrated circuit
US4969020A (en) Semiconductor device
KR100684676B1 (en) Semiconductor integrated circuit device
US6730985B2 (en) Semiconductor integrated circuit device
JP2001028423A (en) Semiconductor integrated circuit device
US5763926A (en) Semiconductor device having a Bi-CMOS transistor including an n-channel MOS transistor
US4547743A (en) Variable resistance gain control integrated circuit
JP2533855B2 (en) Semiconductor integrated circuit device
JPH1074958A (en) Semiconductor integrated circuit and its manufacture
KR20040054486A (en) Semiconductor device with surge protection circuit
JPH07161984A (en) Semiconductor integrated circuit device
JPH06163817A (en) Epitaxial tab bias structure and integrated circuit
JP2730450B2 (en) Semiconductor device
JP2710253B2 (en) Multilayer wiring structure of semiconductor integrated circuit
JPH0620112B2 (en) Semiconductor integrated circuit device
JPH02283070A (en) Semiconductor integrated circuit device using input protecting circuit
JPH06216322A (en) Semiconductor integrated circuit device
JP2993041B2 (en) Complementary MOS semiconductor device
JPH09181335A (en) Semiconductor device
JPH0334661B2 (en)