JPH06181281A - Multilayer lead frame - Google Patents

Multilayer lead frame

Info

Publication number
JPH06181281A
JPH06181281A JP4353401A JP35340192A JPH06181281A JP H06181281 A JPH06181281 A JP H06181281A JP 4353401 A JP4353401 A JP 4353401A JP 35340192 A JP35340192 A JP 35340192A JP H06181281 A JPH06181281 A JP H06181281A
Authority
JP
Japan
Prior art keywords
layer
power supply
lead frame
chip capacitor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4353401A
Other languages
Japanese (ja)
Inventor
Toshiichi Takenouchi
敏一 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4353401A priority Critical patent/JPH06181281A/en
Publication of JPH06181281A publication Critical patent/JPH06181281A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To provide a multilayer lead frame in which a decoupling capacitor having stable and sufficient capacity can be formed. CONSTITUTION:A multilayer lead frame has a signal layer 10, a power source layer 12 and a ground layer 14 laminated through insulating layers 16, 18 to be superposed on an inner lead of the layer 10, and comprises a chip capacitor 22 for forming a decoupling capacitor to be arranged between the layers 12 and 14 in a through hole 20 provided at positions of superposed layers 12 and 18 of the layer 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は多層リードフレームに関
する。
FIELD OF THE INVENTION This invention relates to multilayer lead frames.

【0002】[0002]

【従来の技術】図8に示すように、信号層10、電源層
12、接地層14を絶縁シート16、18を介して3層
構造に積層した多層リードフレームが知られている。な
お図示しないが電源層12、接地層14は信号層10中
の所定のリードに接続されている。この多層リードフレ
ームによれば、電源、接地の各層を別途設けることによ
り多ピン化が図れるのみならず、パッケージ内に信号層
10と別に面積の大きな電源層12と接地層14をもっ
ているため、信号層10に対してはストリップ・ライン
としてクロストークを抑えられるうえ、電源系に対して
はインダクタンスが低いため電源ノイズを小さくできる
利点がある。
2. Description of the Related Art As shown in FIG. 8, there is known a multilayer lead frame in which a signal layer 10, a power source layer 12, and a ground layer 14 are laminated in a three-layer structure with insulating sheets 16 and 18 interposed therebetween. Although not shown, the power supply layer 12 and the ground layer 14 are connected to predetermined leads in the signal layer 10. According to this multilayer lead frame, not only the number of pins can be increased by separately providing the power supply layer and the ground layer, but also the power layer 12 and the ground layer 14 having a large area apart from the signal layer 10 are provided in the package. Crosstalk can be suppressed for the layer 10 as a strip line, and there is an advantage that power supply noise can be reduced because the inductance is low for the power supply system.

【0003】[0003]

【発明が解決しようとする課題】ところで電源ノイズを
小さくするには、電源層12と接地層14との間にデカ
ップリングコンデンサを形成するのがよい。そのために
従来においては電源層12と接地層14の間を誘電率の
大きな絶縁シート18を介して積層するようにしてお
り、電源層12と接地層14との重なっている部位にデ
カップリングコンデンサが形成されるようにしている。
しかしながら絶縁シート18を層表面にPVD法やCV
D法等の気相成長方法、またはスパッタリング等により
薄膜状に被着してデカップリングコンデンサを形成した
場合、コンデンサのもつ容量を正確に調整して設けるこ
とが困難であった。また高誘電体セラミックスをスパッ
タリングなどにより層表面に薄膜状に形成することも検
討したが、コストが高くなるという問題点がある。
By the way, in order to reduce the power supply noise, it is preferable to form a decoupling capacitor between the power supply layer 12 and the ground layer 14. Therefore, conventionally, the power supply layer 12 and the ground layer 14 are laminated via an insulating sheet 18 having a large dielectric constant, and a decoupling capacitor is provided at a portion where the power supply layer 12 and the ground layer 14 overlap each other. To be formed.
However, the insulating sheet 18 is applied to the surface of the layer by PVD or CV.
When a decoupling capacitor is formed by depositing a thin film by vapor phase growth method such as D method or sputtering, it is difficult to accurately adjust the capacitance of the capacitor. Further, the formation of high dielectric ceramics into a thin film on the surface of the layer by sputtering or the like has been examined, but there is a problem that the cost becomes high.

【0004】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、安定し
たかつ十分な容量のデカップリングコンデンサを形成で
きる多層リードフレームを提供するにある。
Therefore, the present invention has been made to solve the above problems, and an object thereof is to provide a multilayer lead frame capable of forming a stable and sufficient decoupling capacitor.

【0005】[0005]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、信号層、電源
層、接地層を信号層のインナーリードに重ねて絶縁層を
介して積層してなる多層リードフレームにおいて、前記
電源層と接地層の絶縁層を介して重なっている部位に設
けられた透孔内に電源層と接地層間のデカップリングコ
ンデンサをなすチップコンデンサが配設されていること
を特徴としている。前記チップコンデンサを電源層、絶
縁層、接地層に亙って設けられた前記透孔内に配置し、
電源層、接地層に導電性接着材により電極を電気的に導
通して固定するようにするとよい。前記チップコンデン
サを電源層と接地層のうち外側の層と絶縁層に亙って設
けられた前記透孔内に配置し、内側の層に対しては、多
数の小孔を有し該小孔内にテープ表裏に若干突出する金
属導体が埋め込まれた熱可塑性の接着テープを介して該
接着テープにより熱圧着し、かつ前記金属導体により電
極を電気的に導通すると共に、外側の層に対しては導電
性接着材により電極を電気的に導通して固定するように
できる。前記チップコンデンサを電源層と接地層との間
の絶縁シートに設けられた前記透孔内に配置し、電源
層、接地層に対して、多数の小孔を有し該小孔内にテー
プ表裏に若干突出する金属導体が埋め込まれた熱可塑性
の絶縁テープを介して該絶縁テープにより熱圧着し、か
つ前記金属導体により電極を電気的に導通させるように
することができる。
The present invention has the following constitution in order to achieve the above object. That is, in a multi-layer lead frame in which a signal layer, a power supply layer, and a ground layer are stacked on an inner lead of a signal layer and laminated with an insulating layer in between, a portion overlapping with the insulating layer of the power supply layer and the ground layer It is characterized in that a chip capacitor serving as a decoupling capacitor between the power supply layer and the ground layer is disposed in the provided through hole. The chip capacitor is arranged in the through hole provided over the power supply layer, the insulating layer, and the ground layer,
Electrodes may be electrically connected and fixed to the power supply layer and the ground layer with a conductive adhesive. The chip capacitor is arranged in the through hole provided over the outer layer and the insulating layer of the power supply layer and the ground layer, and has a large number of small holes for the inner layer. Thermocompression bonding is performed by the adhesive tape via a thermoplastic adhesive tape in which metal conductors slightly projecting on the front and back sides of the tape are embedded, and the electrodes are electrically conducted by the metal conductor, and with respect to the outer layer. The electrode can be electrically conducted and fixed by a conductive adhesive. The chip capacitor is arranged in the through hole provided in the insulating sheet between the power supply layer and the ground layer, and has a plurality of small holes for the power supply layer and the ground layer, and the tape front and back surfaces are provided in the small holes. It is possible to perform thermocompression bonding with the insulating tape via a thermoplastic insulating tape in which a metal conductor protruding slightly to the inside is embedded, and to electrically connect the electrodes with the metal conductor.

【0006】[0006]

【作用】本発明に係る多層リードフレームによれば、あ
らかじめ容量が調整されているチップコンデンサを用い
るため、デカップリングコンデンサとしての容量を正確
に調整して必要な大きさに設けることができる。また電
源層、接地層間に設けた透孔内にチップコンデンサを配
設しているので、特別なスペースも要さず、デカップリ
ングコンデンサを内蔵する多層リードフレームを提供で
きる。さらに熱可塑性接着テープを用いてチップコンデ
ンサを固定するときは、容易に固定が行え、またはんだ
等の流れやすい導電性接着材を用いる場合のような電極
間のショートを防止し得る。
According to the multi-layer lead frame of the present invention, since the chip capacitor whose capacitance is adjusted in advance is used, the capacitance as the decoupling capacitor can be accurately adjusted and provided in a required size. Further, since the chip capacitor is arranged in the through hole provided between the power supply layer and the ground layer, no special space is required and a multi-layer lead frame having a built-in decoupling capacitor can be provided. Furthermore, when the chip capacitor is fixed by using the thermoplastic adhesive tape, it is possible to easily fix the chip capacitor, and it is possible to prevent a short circuit between the electrodes as in the case of using a conductive adhesive material that easily flows such as lumps.

【0007】[0007]

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は第1の実施例を示す。多
層リードフレームの基本的構成は従来と同じであり、信
号層10、電源層、12、接地層14が絶縁シート1
6、18を介して3層に積層して形成されている。接地
層14、絶縁シート18、電源層12の重なっている部
位には、図2にも示すように、封止樹脂との密着性を向
上させるために封止樹脂が入り込める多数の透孔20が
形成されている。この透孔20のうち任意の透孔20に
図3に示すようなチップコンデンサ22が配設されてい
る。24、26はチップコンデンサの電極である。チッ
プコンデンサ22は誘電体にチタン酸バリウム等の高誘
電体のものが用いられ、小型でかつ容量の大きなものが
使用できる。チップコンデンサ22は前記透孔20内に
挿入されると共に、電極24、26が導電性接着材28
により各々電源層12、接地層14に電気的に導通さ
れ、かつ固定される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 shows a first embodiment. The basic structure of the multilayer lead frame is the same as the conventional one, and the signal layer 10, the power source layer 12, the ground layer 14 are the insulating sheet 1.
It is formed by laminating three layers with Nos. 6 and 18 interposed therebetween. As shown in FIG. 2, a large number of through holes 20 through which the sealing resin can enter in order to improve the adhesion with the sealing resin are provided in the overlapping portion of the ground layer 14, the insulating sheet 18, and the power supply layer 12. Has been formed. A chip capacitor 22 as shown in FIG. 3 is provided in any of the through holes 20. Reference numerals 24 and 26 are electrodes of the chip capacitor. As the chip capacitor 22, a high dielectric constant material such as barium titanate is used as a dielectric, and a small size and a large capacity can be used. The chip capacitor 22 is inserted into the through hole 20, and the electrodes 24 and 26 are made of a conductive adhesive material 28.
Are electrically connected to and fixed to the power supply layer 12 and the ground layer 14, respectively.

【0008】本実施例は上記のように構成されている。
本実施例では、あらかじめ容量が調整されているチップ
コンデンサ22を用いるため、デカップリングコンデン
サとしての容量を正確に調整して必要な大きさに設ける
ことができる。例えば直径が1mmのチップコンデンサ
の容量は約200pF、2mmでは900pF、3mm
では2000pF、4mmでは3000pF、5mmで
は5000pF程度であるので、デカップリングコンデ
ンサとして要求される10000pFの容量を達成する
にはチップコンデンサのそれぞれの径に応じて所要の個
数のチップコンデンサ22を使用すればよい。また本実
施例では封止樹脂が入り込む透孔20を利用してチップ
コンデンサ22を配設しているので、特別なスペースも
要さず、デカップリングコンデンサを内蔵する多層リー
ドフレームを提供できる。
The present embodiment is constructed as described above.
In this embodiment, since the chip capacitor 22 whose capacity is adjusted in advance is used, the capacity as the decoupling capacitor can be accurately adjusted and provided in a required size. For example, the capacity of a chip capacitor with a diameter of 1 mm is about 200 pF, 2 mm is 900 pF, and 3 mm.
2000pF, 4mm 3000pF, and 5mm 5000pF, so to achieve the capacity of 10,000pF required as a decoupling capacitor, use the required number of chip capacitors 22 according to the diameter of each chip capacitor. Good. Further, in this embodiment, since the chip capacitor 22 is arranged by utilizing the through hole 20 into which the sealing resin enters, it is possible to provide a multilayer lead frame having a built-in decoupling capacitor without requiring a special space.

【0009】図4は第2の実施例を示す。本実施例では
図5、あるいは図6に示すようなビア付き熱可塑性接着
テープ30を用いている。この熱可塑性接着テープ30
は、ポリイミド等の熱可塑性接着フィルムからなる基材
31に多数の小孔32が形成され、この小孔32に基材
31の表裏面に若干突出するように金等の金属導体33
(ビア)が埋め込まれてなる。なお図6に示すものでは
金属導体のニッケル表面に金めっきを施したものが用い
られている。本実施例では電源層12には透孔を設け
ず、絶縁シート18、接地層14に前記透孔20を設け
ている。そしてこの透孔20内にチップコンデンサ22
を配置すると共に、電極24と電源層12との間は前記
の熱可塑性接着テープ30を用いて固定し、電極26と
接地層14との間は前記実施例と同様に導電性接着材2
8を用いて電気的に導通をとり、かつ固定している。熱
可塑性接着テープ30は加熱、加圧されることにより図
4から明確なように、基材31が軟化して電源層12、
電極24に接触するようになり、冷却されると接着力が
増して両者を接着する。同時に金属導体33が電源層1
2、電極24に当接し両者間の電気的導通がとられる。
本実施例では、透孔22の内底面側の電源層12と電極
24との間の固定を熱可塑性接着テープ30を用いてい
るので、容易に両者間の固定が行え、またはんだ等の流
れやすい導電性接着材を用いる場合のような電極間のシ
ョートを防止し得る。
FIG. 4 shows a second embodiment. In this embodiment, a thermoplastic adhesive tape 30 with a via as shown in FIG. 5 or 6 is used. This thermoplastic adhesive tape 30
Is formed with a large number of small holes 32 in a base material 31 made of a thermoplastic adhesive film such as polyimide. In the small holes 32, a metal conductor 33 such as gold is formed so as to slightly project to the front and back surfaces of the base material 31.
(Via) is embedded. In addition, in the one shown in FIG. 6, a metal conductor having a nickel surface plated with gold is used. In this embodiment, the power supply layer 12 is not provided with the through holes, but the insulating sheet 18 and the ground layer 14 are provided with the through holes 20. The chip capacitor 22 is placed in the through hole 20.
And the electrode 24 and the power supply layer 12 are fixed by using the above-mentioned thermoplastic adhesive tape 30, and the electrode 26 and the ground layer 14 are fixed by the conductive adhesive 2 as in the above embodiment.
8 is used to establish electrical continuity and is fixed. As the thermoplastic adhesive tape 30 is heated and pressed, the base material 31 is softened and the power supply layer 12,
The electrodes 24 come into contact with each other, and when cooled, the adhesive force increases to bond them. At the same time, the metal conductor 33 is the power supply layer 1
2. Contacting the electrode 24, electrical connection is established between them.
In this embodiment, since the thermoplastic adhesive tape 30 is used to fix the power supply layer 12 on the inner bottom surface side of the through hole 22 and the electrode 24, the two can be easily fixed, or the flow of fuzz or the like occurs. It is possible to prevent a short circuit between electrodes as in the case of using an easily conductive adhesive.

【0010】図7は第3の実施例を示す。本実施例では
電極26と接地層14との間の固定も上記の熱可塑性接
着シート30を用いて行っている。すなわち、透孔20
は絶縁シート18のみに設け、多層リードフレームの組
立工程においてこの透孔20内にチップコンデンサ22
を配置して、信号層10、電源層12、接地層14を絶
縁シート16、18を挟んで重ね合わせ、加熱、加圧し
て各層間を絶縁シート16、18により熱圧着すると共
に、チップコンデンサ22も熱可塑性接着テープ30に
より電源層12、接地層14とに熱圧着し、さらに両電
極を電源層12、接地層14に電気的に導通させるよう
にしている。本実施例では、導電性接着材の流れだしは
全くないと同時に、各層10、12、14の加熱加圧工
程と同時にチップコンデンサ22の固定も行える。上記
各実施例では信号層10、電源層12、接地層14の順
に積層したが、信号層10、接地層14、電源層12の
順に積層し、この接地層14と電源層12との間に前記
と同様にしてデカップリングコンデンサを形成するよう
にしてもよい。
FIG. 7 shows a third embodiment. In this embodiment, the fixing between the electrode 26 and the ground layer 14 is also performed by using the thermoplastic adhesive sheet 30. That is, the through hole 20
Is provided only on the insulating sheet 18, and the chip capacitor 22 is provided in the through hole 20 in the assembly process of the multilayer lead frame.
And the signal layer 10, the power supply layer 12, and the ground layer 14 are overlapped with the insulating sheets 16 and 18 interposed therebetween, and the layers are heated and pressed to thermocompress each layer by the insulating sheets 16 and 18, and the chip capacitor 22 is also provided. Is also thermocompression-bonded to the power supply layer 12 and the ground layer 14 with the thermoplastic adhesive tape 30, and both electrodes are electrically connected to the power supply layer 12 and the ground layer 14. In this embodiment, the conductive adhesive does not flow out at all, and at the same time, the chip capacitor 22 can be fixed at the same time as the heating / pressurizing step of each layer 10, 12, 14. In each of the above embodiments, the signal layer 10, the power supply layer 12, and the ground layer 14 are laminated in this order, but the signal layer 10, the ground layer 14, and the power supply layer 12 are laminated in this order, and between the ground layer 14 and the power supply layer 12. A decoupling capacitor may be formed in the same manner as described above.

【0011】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
Although the present invention has been variously described with reference to the preferred embodiments, the present invention is not limited to these embodiments, and many modifications can be made without departing from the spirit of the invention. Of course.

【0012】[0012]

【発明の効果】本発明に係る多層リードフレームによれ
ば、あらかじめ容量が調整されているチップコンデンサ
を用いるため、デカップリングコンデンサとしての容量
を正確に調整して設けることができる。また電源層、接
地層間に設けた透孔内にチップコンデンサを配設してい
るので、特別なスペースも要さず、デカップリングコン
デンサを内蔵する多層リードフレームを提供できる。さ
らに熱可塑性接着テープを用いてチップコンデンサを固
定するときは、容易に固定が行え、またはんだ等の流れ
やすい導電性接着材を用いる場合のような電極間のショ
ートを防止し得る。
According to the multi-layer lead frame of the present invention, since the chip capacitor whose capacity is adjusted in advance is used, the capacity as the decoupling capacitor can be accurately adjusted and provided. Further, since the chip capacitor is arranged in the through hole provided between the power supply layer and the ground layer, no special space is required and a multi-layer lead frame having a built-in decoupling capacitor can be provided. Furthermore, when the chip capacitor is fixed by using the thermoplastic adhesive tape, it is possible to easily fix the chip capacitor, and it is possible to prevent a short circuit between the electrodes as in the case of using a conductive adhesive material that easily flows such as lumps.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例を示した部分断面図である。FIG. 1 is a partial cross-sectional view showing a first embodiment.

【図2】第1の実施例の多層リードフレームの底面図で
ある。
FIG. 2 is a bottom view of the multilayer lead frame according to the first embodiment.

【図3】チップコンデンサの斜視図である。FIG. 3 is a perspective view of a chip capacitor.

【図4】第2の実施例を示す部分断面図である。FIG. 4 is a partial sectional view showing a second embodiment.

【図5】熱可塑性接着テープの断面図である。FIG. 5 is a sectional view of a thermoplastic adhesive tape.

【図6】熱可塑性接着テープの断面図である。FIG. 6 is a cross-sectional view of a thermoplastic adhesive tape.

【図7】第3の実施例を示す断面図である。FIG. 7 is a sectional view showing a third embodiment.

【図8】従来の多層リードフレームを示す斜視図であ
る。
FIG. 8 is a perspective view showing a conventional multilayer lead frame.

【符号の説明】[Explanation of symbols]

10 信号層 12 電源層 14 接地層 16 絶縁シート 18 絶縁シート 20 透孔 22 チップコンデンサ 24 電極 26 電極 28 導電性接着材 30 熱可塑性接着テープ 33 金属導体 10 Signal Layer 12 Power Supply Layer 14 Ground Layer 16 Insulating Sheet 18 Insulating Sheet 20 Through Hole 22 Chip Capacitor 24 Electrode 26 Electrode 28 Conductive Adhesive 30 Thermoplastic Adhesive Tape 33 Metal Conductor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 信号層、電源層、接地層を信号層のイン
ナーリードに重ねて絶縁層を介して積層してなる多層リ
ードフレームにおいて、 前記電源層と接地層の絶縁層を介して重なっている部位
に設けられた透孔内に電源層と接地層間のデカップリン
グコンデンサをなすチップコンデンサが配設されている
ことを特徴とする多層リードフレーム。
1. A multi-layer lead frame comprising a signal layer, a power supply layer, and a ground layer, which are stacked on an inner lead of the signal layer and laminated via an insulating layer, wherein the power layer and the ground layer are overlapped with each other via the insulating layer. A multilayer lead frame, characterized in that a chip capacitor, which is a decoupling capacitor between a power supply layer and a ground layer, is provided in a through hole provided in a portion where the lead frame is provided.
【請求項2】 前記チップコンデンサは電源層、絶縁
層、接地層に亙って設けられた前記透孔内に配置され、
電源層、接地層に導電性接着材により電極が電気的に導
通されて固定されていることを特徴とする請求項1記載
の多層リードフレーム。
2. The chip capacitor is arranged in the through hole provided over a power supply layer, an insulating layer, and a ground layer,
The multilayer lead frame according to claim 1, wherein electrodes are electrically connected to and fixed to the power supply layer and the ground layer with a conductive adhesive.
【請求項3】 前記チップコンデンサは電源層と接地層
のうち外側の層と絶縁層に亙って設けられた前記透孔内
に配置され、内側の層に対しては、多数の小孔を有し該
小孔内にテープ表裏に若干突出する金属導体が埋め込ま
れた熱可塑性の接着テープを介して該接着テープにより
熱圧着され、かつ前記金属導体により電極が電気的に導
通されていると共に、外側の層に対しては導電性接着材
により電極が電気的に導通されて固定されていることを
特徴とする請求項1記載の多層リードフレーム。
3. The chip capacitor is arranged in the through hole provided over the outer layer and the insulating layer of the power supply layer and the ground layer, and has a large number of small holes for the inner layer. The thermocompression bonding is performed by the adhesive tape via a thermoplastic adhesive tape in which a metal conductor slightly protruding on the front and back of the tape is embedded in the small hole, and the electrode is electrically conducted by the metal conductor. 2. The multilayer lead frame according to claim 1, wherein electrodes are electrically connected to and fixed to the outer layer by a conductive adhesive.
【請求項4】 前記チップコンデンサは電源層と接地層
との間の絶縁シートに設けられた前記透孔内に配置さ
れ、電源層、接地層に対して、多数の小孔を有し該小孔
内にテープ表裏に若干突出する金属導体が埋め込まれた
熱可塑性の絶縁テープを介して該絶縁テープにより熱圧
着され、かつ前記金属導体により電極が電気的に導通さ
れていることを特徴とする請求項1記載の多層リードフ
レーム。
4. The chip capacitor is disposed in the through hole provided in the insulating sheet between the power supply layer and the ground layer, and has a large number of small holes for the power supply layer and the ground layer. It is characterized in that the metal tape is thermocompression bonded by the insulating tape via a thermoplastic insulating tape in which a metal conductor projecting slightly on the front and back of the tape is embedded in the hole, and the electrode is electrically conducted by the metal conductor. The multilayer lead frame according to claim 1.
JP4353401A 1992-12-11 1992-12-11 Multilayer lead frame Pending JPH06181281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4353401A JPH06181281A (en) 1992-12-11 1992-12-11 Multilayer lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4353401A JPH06181281A (en) 1992-12-11 1992-12-11 Multilayer lead frame

Publications (1)

Publication Number Publication Date
JPH06181281A true JPH06181281A (en) 1994-06-28

Family

ID=18430593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4353401A Pending JPH06181281A (en) 1992-12-11 1992-12-11 Multilayer lead frame

Country Status (1)

Country Link
JP (1) JPH06181281A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771146B1 (en) * 2006-11-30 2007-10-29 한국과학기술원 System in package using single layer capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771146B1 (en) * 2006-11-30 2007-10-29 한국과학기술원 System in package using single layer capacitor

Similar Documents

Publication Publication Date Title
US4748537A (en) Decoupling capacitor and method of formation thereof
JPS6037610A (en) Capacitive multilayer conductor bar and method of producing same
JPH06243729A (en) Plane-form flex circuit
JPS61108160A (en) Semiconductor device with built-in capacitor and manufacture thereof
US5221858A (en) Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
JP2966067B2 (en) Multilayer lead frame
US6357106B1 (en) Method for mounting parts and making an IC card
JPS59203305A (en) High capacitance laminated bus
JPH06334105A (en) Multilayer lead frame
JPH06181281A (en) Multilayer lead frame
JP3051569B2 (en) Multilayer lead frame
JP3252635B2 (en) Multilayer electronic components
KR20070048735A (en) Piezoelectric sound producing unit
JP2587851Y2 (en) Multilayer capacitors
JP3156655B2 (en) Electric double layer capacitor and method of manufacturing the same
JPH065771A (en) Multilayer lead frame and semiconductor device
JP3209304B2 (en) Laminated electronic component and method of manufacturing the same
JP4413305B2 (en) IC card
KR100366114B1 (en) Semiconductor device and manufacturing method thereof
JPH05160334A (en) Multilayer lead frame and capacitor parts used in between and semiconductor device
JPH077125A (en) Multilayer lead frame
JP2570968B2 (en) Lead frame for semiconductor device
JPH0224264Y2 (en)
JP3039256B2 (en) Multilayer lead frame
JPS58153432U (en) CR composite parts with discharge gap