JPH06181118A - Electric parts, their manufacture, and substrate therefor - Google Patents
Electric parts, their manufacture, and substrate thereforInfo
- Publication number
- JPH06181118A JPH06181118A JP4331987A JP33198792A JPH06181118A JP H06181118 A JPH06181118 A JP H06181118A JP 4331987 A JP4331987 A JP 4331987A JP 33198792 A JP33198792 A JP 33198792A JP H06181118 A JPH06181118 A JP H06181118A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- insulating substrate
- forming
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は電気部品と電気部品用基
板に関し、特に、チツプ部品の構造およびその製造方
法、およびチツプ部品を構成する基板に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electric component and a substrate for an electric component, and more particularly to a structure of a chip component and a method for manufacturing the same, and a substrate constituting the chip component.
【0002】[0002]
【従来の技術】従来の表面実装用のチツプインダクタ
は、図20に示すような構造であつた。なお、図20
(a)は従来のチツプインダクタの正面図、同図(b)
は従来のチツプインダクタの側面図、同図(c)は同図
(b)のA−A断面図である。同図において、1はイン
ダクタンス素子で、コイル1aと、リード1bと、磁心
1cとで構成されている。コイル1aは、磁心1cにマ
グネツトワイヤを巻回して形成したもので、マグネツト
ワイヤの両端は、それぞれリード1bへ電気的に接続さ
れている。2. Description of the Related Art A conventional surface mounting chip inductor has a structure as shown in FIG. Note that FIG.
(A) is a front view of a conventional chip inductor, (b) of the same figure.
Is a side view of a conventional chip inductor, and FIG. 7C is a sectional view taken along line AA of FIG. In the figure, reference numeral 1 is an inductance element, which is composed of a coil 1a, a lead 1b, and a magnetic core 1c. The coil 1a is formed by winding a magnet wire around the magnetic core 1c, and both ends of the magnet wire are electrically connected to the leads 1b.
【0003】2は電極で、リード1bと電気的に接続
し、外部回路との電気的接続に使用される。3はパツケ
ージで、樹脂によつてインダクタンス素子1を覆つてい
る。次に、上述した従来のチツプインダクタの製造方法
を説明する。図21は従来のチツプインダクタの製造方
法を示す図である。Reference numeral 2 denotes an electrode, which is electrically connected to the lead 1b and used for electrical connection with an external circuit. A package 3 covers the inductance element 1 with a resin. Next, a method for manufacturing the above-described conventional chip inductor will be described. FIG. 21 is a diagram showing a conventional method for manufacturing a chip inductor.
【0004】同図(a)において、4はリードフレーム
で、矢印Cで示すリードフレーム4の搬送方向に直角
へ、リードフレーム4の内側へ張出した電極部位4aを
備えている。なお、電極部位4aの先端は、インダクタ
ンス素子1のリード1bを遊嵌するU字状の切込みが形
成されている。インダクタンス素子1を形成した後、折
曲位置4cで、対向する電極部位4aを同方向へ直角に
折曲げ、リード1bをU字状の切込みへ遊嵌させて、対
向する電極部位4a間にインダクタンス素子1を載架す
る。In FIG. 1A, a lead frame 4 is provided with an electrode portion 4a which extends inwardly of the lead frame 4 at a right angle to the carrying direction of the lead frame 4 shown by an arrow C. In addition, a U-shaped cut into which the lead 1b of the inductance element 1 is loosely fitted is formed at the tip of the electrode portion 4a. After forming the inductance element 1, at the bending position 4c, the opposing electrode portions 4a are bent at right angles in the same direction, and the leads 1b are loosely fitted in the U-shaped notches to form an inductance between the opposing electrode portions 4a. Mount the element 1.
【0005】続いて、電極部位4aとリード1bとをは
んだ付けした後、リード1bを所定の長さに切断し、さ
らに、切断位置4bで、電極部位4aとタイバー4dと
を切放す。続いて、同図(b)に示すように、インダク
タンス素子1と電極部位4aの一部とを樹脂でモールド
した後、電極部位4bを折曲げて、電極2を形成する。Then, after the electrode portion 4a and the lead 1b are soldered, the lead 1b is cut into a predetermined length, and the electrode portion 4a and the tie bar 4d are cut off at the cutting position 4b. Subsequently, as shown in FIG. 2B, after the inductance element 1 and a part of the electrode portion 4a are molded with resin, the electrode portion 4b is bent to form the electrode 2.
【0006】[0006]
【発明が解決しようとする課題】しかし、上記従来例に
は、次のような問題点があつた。すなわち、従来のチツ
プインダクタの製造方法においては、インダクタンス素
子1をリードフレーム4に搭載して、タイバー4dを切
放すまで、チツプインダクタの性能検査を行うことがで
きない欠点があつた。However, the above conventional example has the following problems. That is, the conventional method for manufacturing a chip inductor has a drawback that the performance inspection of the chip inductor cannot be performed until the inductance element 1 is mounted on the lead frame 4 and the tie bar 4d is cut off.
【0007】また、インダクタンス素子1のリード1b
を、電極部位4bのU字状切込みへ嵌入する作業が厄介
であり、同作業を容易にするためにU字状切込みの幅を
拡げると、インダクタンス素子1の搭載姿勢が不安定に
なる欠点があつた。また、インダクタンス素子1のリー
ド1bと、電極部位4bとのはんだ付けが難しく、供給
するはんだ量が少ないと充分なはんだ接合の信頼性が得
られず、また、供給するはんだ量が多いと余剰なはんだ
が電極部位4aに沿つて流出する欠点があつた。In addition, the lead 1b of the inductance element 1
Is difficult to fit into the U-shaped cut of the electrode portion 4b, and if the width of the U-shaped cut is increased to facilitate the same work, the mounting posture of the inductance element 1 becomes unstable. Atsuta Further, it is difficult to solder the lead 1b of the inductance element 1 to the electrode portion 4b, and if the amount of solder supplied is small, sufficient solder joint reliability cannot be obtained. There is a drawback that the solder flows out along the electrode portion 4a.
【0008】さらに、従来のチツプインダクタの製造方
法は、自動化生産設備との組合せで、多量小品種の生産
を行うのには適しているが、他方、少量多品種の生産を
行う場合は、製造できるチツプインダクタのサイズが、
リードフレーム4の形状およびサイズによつて制限され
るため、生産品種が変わると、自動化生産設備の再設定
が必要になる場合があり、生産性の低下を来す欠点があ
つた。Further, the conventional chip inductor manufacturing method is suitable for producing a large number of small products in combination with an automated production facility. The size of the available chip inductor is
Since there is a limitation due to the shape and size of the lead frame 4, it may be necessary to reset the automated production equipment when the production type changes, which has a drawback of lowering productivity.
【0009】[0009]
【課題を解決するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、所定
サイズの絶縁基板の一方の面の略中央部に設けられ電気
素子を載置する凹部と、前記凹部の端部近傍から前記絶
縁基板の端部近傍へ形成した少なくとも2つの第1の電
極部と、前記絶縁基板の他方の面の端部近傍に形成した
少なくとも2つの第2の電極部と、前記凹部が設けられ
た面と略直交する前記絶縁基板の端面に形成され前記第
1の電極と前記第2の電極とを電気的に接続する第3の
電極部とを備え、前記第1の電極部は前記電気素子の電
極と電気的に接続される電気部品にする。SUMMARY OF THE INVENTION The present invention is intended to solve the above problems, and has the following structure as one means for solving the above problems. That is, a concave portion is provided in a substantially central portion of one surface of an insulating substrate of a predetermined size and on which an electric element is mounted, and at least two first concave portions formed near the end portion of the concave portion and near the end portion of the insulating substrate. The electrode portion, at least two second electrode portions formed in the vicinity of the end portion of the other surface of the insulating substrate, and the first electrode formed on the end surface of the insulating substrate substantially orthogonal to the surface in which the recess is provided. And the third electrode portion electrically connecting the second electrode to the second electrode, and the first electrode portion is an electric component electrically connected to the electrode of the electric element.
【0010】また、厚さ方向に貫通する複数の孔とその
一方の面において少なくとも2つの前記孔によつて挟ま
れる位置に配設された複数の凹部とを有する所定サイズ
の絶縁基板に該孔の開口端近傍から該凹部の開口端近傍
へ該凹部1つに付少なくとも2つの第1の電極を形成す
る第1の電極形成工程と、前記絶縁基板の他方の面にお
いて前記孔の開口端近傍へ少なくとも1つの第2の電極
を形成する第2の電極形成工程と、前記孔の内面部位へ
第3の電極を形成する第3の電極形成工程と、前記凹部
へ電気素子を載置し該電気素子の電極と前記第1の電極
とを電気的に接続する素子搭載工程と、前記絶縁基板を
前記孔に沿つて分割する基板分割工程とを備えた電気部
品の製造方法にする。Further, the holes are formed in an insulating substrate having a predetermined size, which has a plurality of holes penetrating in the thickness direction and a plurality of concave portions arranged at a position sandwiched by at least two holes on one surface thereof. A first electrode forming step of forming at least two first electrodes for each of the recesses from the vicinity of the open end of the recess to the vicinity of the open end of the hole on the other surface of the insulating substrate. A second electrode forming step of forming at least one second electrode, a third electrode forming step of forming a third electrode in the inner surface portion of the hole, and an electric element placed in the recess. A method of manufacturing an electric component includes an element mounting step of electrically connecting an electrode of an electric element and the first electrode, and a substrate dividing step of dividing the insulating substrate along the hole.
【0011】また、所定サイズの絶縁基板の一方の面に
配設された複数の凹部の開口端近傍に該凹部1つに付少
なくとも2つの第1の電極を形成する第1の電極形成工
程と、前記絶縁基板の他方の面の前記第1の電極と略対
向する位置へそれぞれ少なくとも1つの第2の電極を形
成する第2の電極形成工程と、前記凹部へ電気素子を載
置し該電気素子の電極と前記第1の電極とを電気的に接
続する素子搭載工程と、隣接する前記凹部の略中間位置
で前記第1の電極の端面と前記第2の電極の端面と前記
絶縁基板の端面とが略一致するように該絶縁基板を分割
する基板分割工程と、分割された前記絶縁基板の端面で
前記第1の電極と前記第2の電極とを電気的に接続する
第3の電極を形成する第3の電極形成工程とを備えた電
気部品の製造方法にする。In addition, a first electrode forming step of forming at least two first electrodes for each of the recesses in the vicinity of the open ends of the recesses provided on one surface of the insulating substrate of a predetermined size. A second electrode forming step of forming at least one second electrode at a position substantially opposite to the first electrode on the other surface of the insulating substrate; and An element mounting step of electrically connecting the electrode of the element and the first electrode, and an end surface of the first electrode, an end surface of the second electrode, and the insulating substrate at a substantially intermediate position between the adjacent recesses. A substrate dividing step of dividing the insulating substrate so that the end face thereof substantially coincides with the third electrode, and a third electrode electrically connecting the first electrode and the second electrode at the divided end face of the insulating substrate. And a third electrode forming step for forming an electric component To.
【0012】また、電気素子を少なくとも1つ以上搭載
する電気部品用基板であつて、所定サイズの絶縁基板に
配設され該絶縁基板を厚さ方向に貫通する複数の孔と、
前記絶縁基板の一方の面において少なくとも2つの前記
孔によつて挟まれる位置に配設された複数の凹部とを備
え、前記電気素子は前記凹部へ載置される電気部品用基
板にする。Further, an electric component substrate on which at least one electric element is mounted, wherein a plurality of holes are provided in an insulating substrate of a predetermined size and penetrate the insulating substrate in the thickness direction.
A plurality of recesses arranged at positions sandwiched by at least two holes on one surface of the insulating substrate, and the electric element is a substrate for electric parts mounted in the recesses.
【0013】[0013]
【作用】以上の構成によつて、絶縁基板の一方の面の略
中央部に設けられ凹部へ電気素子を搭載して、電気素子
の電極と絶縁基板上に形成した電極とを電気的に接続し
た電気部品とその製造方法を提供できる。また、以上の
構成によつて、厚さ方向に貫通する複数の孔と、前記絶
縁基板の一方の面において、少なくとも2つの前記孔に
よつて挟まれる位置に配設され電気素子を載置する複数
の凹部とを備えた電気部品用基板を提供できる。With the above-described structure, the electric element is mounted in the recess provided in substantially the center of one surface of the insulating substrate, and the electrode of the electric element and the electrode formed on the insulating substrate are electrically connected. It is possible to provide the electric component and the manufacturing method thereof. Further, according to the above configuration, the plurality of holes penetrating in the thickness direction and one surface of the insulating substrate are arranged at a position sandwiched by at least two holes to mount the electric element. It is possible to provide a substrate for electric component that includes a plurality of recesses.
【0014】例えば、以上の構成によつて、製造途中で
性能検査を行える電気部品とその製造方法を提供でき
る。また、例えば、以上の構成によつて、製造途中にお
いて電気素子の搭載姿勢が安定する電気部品とその製造
方法および電気部品用基板を提供できる。また、例え
ば、以上の構成によつて、電気素子の電極と絶縁基板の
電極とを、少量のはんだで接合できる電気部品とその製
造方法および電気部品用基板を提供できる。For example, with the above configuration, it is possible to provide an electric component and a method of manufacturing the same that can perform performance inspection during manufacturing. Further, for example, with the above configuration, it is possible to provide an electric component in which the mounting posture of the electric element is stable during the manufacturing process, a manufacturing method thereof, and an electric component substrate. Further, for example, with the above configuration, it is possible to provide an electric component capable of joining the electrode of the electric element and the electrode of the insulating substrate with a small amount of solder, a method for manufacturing the electric component, and a substrate for the electric component.
【0015】さらに、例えば、以上の構成によつて、生
産量や生産品種に影響されずに、高い生産性を維持でき
る電気部品とその製造方法を提供できる。Further, for example, with the above configuration, it is possible to provide an electric component and its manufacturing method which can maintain high productivity without being affected by the production amount or the product type.
【0016】[0016]
【実施例】以下、本発明に係る一実施例のチツプインダ
クタを図面を参照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A chip inductor according to an embodiment of the present invention will be described in detail below with reference to the drawings.
【0017】[0017]
【第1実施例】図1〜図9は本実施例のチツプインダク
タを説明するための図で、図1はインダクタンス素子を
搭載する基板の一例を示す斜視図、図2は該基板の部分
断面図の一例、図3は該基板に電極を形成した状態の一
例を示す部分断面図、図4は該基板にスルーホールを形
成した状態の一例を示す図、図5,図6は該基板にイン
ダクタンス素子を搭載した状態の一例を示す図、図7は
外装モールド後の状態の一例を示す図、図8はキヤツピ
ング後の状態の一例を示す図、図9はチツプインダクタ
の完成状態の一例を示す図である。[First Embodiment] FIGS. 1 to 9 are views for explaining a chip inductor of the present embodiment. FIG. 1 is a perspective view showing an example of a board on which an inductance element is mounted, and FIG. 2 is a partial sectional view of the board. An example of the drawing, FIG. 3 is a partial sectional view showing an example of a state where electrodes are formed on the substrate, FIG. 4 is a view showing an example of a state where through holes are formed on the substrate, and FIGS. FIG. 7 is a diagram showing an example of a state in which an inductance element is mounted, FIG. 7 is a diagram showing an example of a state after exterior molding, FIG. 8 is a diagram showing an example of a state after capping, and FIG. 9 is an example of a completed state of a chip inductor. FIG.
【0018】図において、11は基板で、略長方形の所
定の厚さを有する電気絶縁性基板で、セラミツクス,樹
脂,フエライトなどの材料で形成されたものである。図
1,図2に一例を示すように、基板11には、所定の間
隔で略長楕円錘状の複数の孔11aが配設されていて、
孔11aは基板11を厚み方向に貫通している。In the drawing, reference numeral 11 denotes a substrate, which is an electrically insulating substrate having a substantially rectangular shape and having a predetermined thickness, which is formed of a material such as ceramics, resin, or ferrite. As shown in FIGS. 1 and 2, the substrate 11 has a plurality of substantially elliptic cone-shaped holes 11a arranged at predetermined intervals.
The hole 11a penetrates the substrate 11 in the thickness direction.
【0019】孔11aの間には、略直方体状の凹部11
bが設けられている。なお、凹部11bはインダクタン
ス素子21などを搭載するためのもので、その大きさや
形状は搭載する素子の大きさや形状に応じたものにな
る。さらに、孔11aに対向する凹部11bの辺には、
略U字状の溝11cが設けられていて、溝11cは、該
辺から孔11aに向かつて、所定の長さに形成されてい
る。Between the holes 11a, a recess 11 having a substantially rectangular parallelepiped shape is formed.
b is provided. The recess 11b is for mounting the inductance element 21 and the like, and its size and shape depend on the size and shape of the mounted element. Furthermore, on the side of the recess 11b facing the hole 11a,
A substantially U-shaped groove 11c is provided, and the groove 11c is formed to have a predetermined length from the side toward the hole 11a.
【0020】なお、以下の説明において、基板11の凹
部11bが形成された面を「表面」、基板11のもう一
方の面を「裏面」という。図3において、12a,12
bは電極で、それぞれ基板11の表面と裏面へ、所定の
大きさかつ形状に形成されている。なお、該電極は、例
えば、周知の厚膜工程によつて形成された厚膜導体、あ
るいは周知の薄膜工程によつて形成された薄膜導体であ
る。In the following description, the surface of the substrate 11 on which the recess 11b is formed is referred to as "front surface", and the other surface of the substrate 11 is referred to as "rear surface". In FIG. 3, 12a, 12
Reference numeral b denotes electrodes, which are formed in a predetermined size and shape on the front surface and the back surface of the substrate 11, respectively. The electrode is, for example, a thick film conductor formed by a known thick film process or a thin film conductor formed by a known thin film process.
【0021】図4において、13はスルーホールで、ス
ルーホール導体13aによつて、電極12aと電極12
bとを電気的に接続している。スルーホール13の形成
方法は、一般的なプリント配線板のスルーホール形成方
法と略同一なので、詳細な説明は省略するが、例えば、
孔11aの内面をメツキしたり、孔11aへ厚膜ペース
トを注入し焼成したり、あるいは真空蒸着などによつて
形成する。In FIG. 4, reference numeral 13 is a through hole, and the electrode 12a and the electrode 12 are formed by the through hole conductor 13a.
b is electrically connected. The method of forming the through hole 13 is substantially the same as the method of forming the through hole of a general printed wiring board, so a detailed description thereof will be omitted.
It is formed by plating the inner surface of the hole 11a, injecting a thick film paste into the hole 11a and baking it, or by vacuum evaporation.
【0022】なお、スルーホール13形成後、メツキな
どによつて、電極12a,12b上にはんだ膜などの酸
化防止膜を形成する。図5において、21はインダクタ
ンス素子である。なお、インダクタンス素子21の構造
は、「従来の技術」で説明したインダクタンス素子1と
略同様なので、詳細な説明は省略する。After the through hole 13 is formed, an antioxidant film such as a solder film is formed on the electrodes 12a and 12b by plating or the like. In FIG. 5, reference numeral 21 is an inductance element. Note that the structure of the inductance element 21 is substantially the same as that of the inductance element 1 described in "Prior Art", and thus detailed description thereof is omitted.
【0023】基板11の凹部11bには、インダクタン
ス素子21がそれぞれ搭載される。なお、インダクタン
ス素子21は、そのリード21bが溝11cに載置する
ように、凹部11b内へ遊嵌されている。なお、インダ
クタンス素子21の搭載後、リード21bと電極12b
はそれぞれはんだ付けされて、インダクタンス素子21
と裏面の電極12bとが電気的に接続される。Inductance elements 21 are mounted in the recesses 11b of the substrate 11, respectively. The inductance element 21 is loosely fitted in the recess 11b so that its lead 21b is placed in the groove 11c. After mounting the inductance element 21, the lead 21b and the electrode 12b are mounted.
Are respectively soldered, and the inductance element 21
And the electrode 12b on the back surface are electrically connected.
【0024】また、本実施例においては、インダクタン
ス素子の形状は図5に示すものに限定されず、例えば、
図6に示すような形状であつてもよい。なお、インダク
タンス素子22は、略円盤状の平型電極22bを有する
ものである。図7において、スルーホール13へ充填物
13bが注入されて、スルーホール13が塞がれた後、
インダクタンス素子21は樹脂などの外装材31によつ
てモールドされる。Further, in the present embodiment, the shape of the inductance element is not limited to that shown in FIG.
It may have a shape as shown in FIG. The inductance element 22 has a substantially disk-shaped flat electrode 22b. In FIG. 7, after the filler 13b is injected into the through hole 13 to close the through hole 13,
The inductance element 21 is molded by an exterior material 31 such as resin.
【0025】なお、モールド前に、スルーホール13を
塞ぐのは、スルーホール13や基板11の下面へ、外装
材31が付着するのを防ぐためで、モールドが終了した
後、充填物13bを取り除く。なお、充填物13bとし
て、除去が容易な樹脂や、はんだなどを利用する。ま
た、本実施例の外装方法は図7に限定されるものではな
く、例えば図8のような方法であつてもよい。Before molding, the through hole 13 is closed to prevent the exterior material 31 from adhering to the through hole 13 and the lower surface of the substrate 11, and the filling material 13b is removed after the molding is completed. . As the filling material 13b, a resin, solder, or the like, which can be easily removed, is used. Further, the exterior method of this embodiment is not limited to that shown in FIG. 7, and may be the method shown in FIG. 8, for example.
【0026】図8において、32はキヤツプで、基板1
1の表面から突出したインダクタンス素子21を覆うよ
うに載置して、キヤツプ32の周囲に設けられた接合部
位32bと基板11の表面とを接着する。なお、キヤツ
プ32の材料には、例えば、セラミツクス,樹脂,フエ
ライトなどを利用するが、フエライトなどの磁性材料を
使用すると、磁気シールド効果を得ることができる。ま
た、基板11を分割して、キヤツプ32として使用する
こともできる。In FIG. 8, numeral 32 is a cap for the substrate 1.
The inductance element 21 projecting from the surface of the substrate 1 is placed so as to cover the inductance element 21, and the bonding portion 32b provided around the cap 32 is bonded to the surface of the substrate 11. As the material of the cap 32, for example, ceramics, resin, ferrite or the like is used, but if a magnetic material such as ferrite is used, a magnetic shield effect can be obtained. Further, the substrate 11 may be divided and used as the cap 32.
【0027】この後、チツプインダクタは、後述するマ
ーキングや分割などの工程を経て、図9に一例を示す完
成状態になる。なお、図9(a)はチツプインダクタの
側面図の一例、同図(b)はチツプインダクタを電極側
から視た側面図の一例、同図(c)はチツプインダクタ
を下面図の一例である。図10はチツプインダクタの製
造工程の一例を示す工程図である。After this, the chip inductor goes through a process such as marking and division, which will be described later, to be in a completed state, an example of which is shown in FIG. 9A is an example of a side view of the chip inductor, FIG. 9B is an example of a side view of the chip inductor as seen from the electrode side, and FIG. 9C is an example of a bottom view of the chip inductor. . FIG. 10 is a process drawing showing an example of the manufacturing process of the chip inductor.
【0028】まず、図10に示す工程P11で、基板1
1を所定の大きさ形状に形成する基板製造工程を実行し
て、所定製造単位の大きさの略長方形の基板11を製作
する。なお、該製造単位は任意であり、1枚の基板11
で任意個のチツプインダクタを製造できる。続いて、工
程P12で、周知の厚膜形成方法または薄膜形成方法に
よつて、電極12a,12bを形成する。First, in step P11 shown in FIG.
A substrate manufacturing process for forming 1 into a predetermined size is performed to manufacture a substantially rectangular substrate 11 having a predetermined manufacturing unit size. The manufacturing unit is arbitrary, and one substrate 11
Can produce any number of chip inductors. Subsequently, in step P12, the electrodes 12a and 12b are formed by a known thick film forming method or thin film forming method.
【0029】続いて、工程P13で、周知のスルーホー
ル形成方法によつて、スルーホール13を形成する。な
お、スルーホール13形成後、メツキなどによつて、電
極12a,12b上にはんだ膜などの酸化防止膜を形成
する。続いて、工程P14で基板工程とは別に、工程P
31で製造したインダクタンス素子21を、基板11の
凹部11aへ搭載する。Subsequently, in step P13, the through hole 13 is formed by a known through hole forming method. After the through hole 13 is formed, an antioxidant film such as a solder film is formed on the electrodes 12a and 12b by plating or the like. Subsequently, in step P14, separately from the substrate step, step P
The inductance element 21 manufactured in 31 is mounted in the recess 11 a of the substrate 11.
【0030】続いて、工程P15で、インダクタンス素
子21のリード部21bと、基板11の溝部11bとを
はんだ付けする。なお、同工程では、インダクタンス素
子21へ、熱が直接加わらないようにするため、該素子
のリード21b以外にマスクを施した上、例えばリフロ
ー炉や光ビームなどによつてはんだ付けを行う。次に、
外装方法としてモールドを行う場合は、工程P16でス
ルーホール13を充填物13bで塞ぎ、工程P17でイ
ンダクタンス素子21を外装材31でモールドし、工程
P18でスルーホール13内の充填物13bを除去す
る。Then, in step P15, the lead portion 21b of the inductance element 21 and the groove portion 11b of the substrate 11 are soldered. In addition, in the same process, in order to prevent heat from being directly applied to the inductance element 21, a mask is applied to the elements other than the leads 21b of the element, and soldering is performed using, for example, a reflow furnace or a light beam. next,
When molding is performed as an exterior method, the through hole 13 is closed with the filler 13b in step P16, the inductance element 21 is molded with the exterior material 31 in step P17, and the filler 13b in the through hole 13 is removed in step P18. .
【0031】また、外装方法としてキヤツプ32を用い
る場合は、工程P35で、基板11の凹部11bへ樹脂
を充填して、インダクタンス素子21と基板11とを接
着した後、工程P36で、インダクタンス素子21をキ
ヤツプ32で覆つて、キヤツプ32の周囲に設けられた
接合部位32bと基板11の表面とを接着する。続い
て、工程P19で、例えば外装材31やキヤツプ32の
上に捺印するなどによつて、定格抵抗値や製品番号など
をマーキングする。When the cap 32 is used as the packaging method, resin is filled in the recess 11b of the substrate 11 in step P35 to bond the inductance element 21 and the substrate 11 together, and then the inductance element 21 is processed in step P36. Is covered with a cap 32, and the bonding portion 32b provided around the cap 32 and the surface of the substrate 11 are bonded to each other. Subsequently, in step P19, the rated resistance value, the product number, etc. are marked by, for example, imprinting on the exterior material 31 or the cap 32.
【0032】続いて、工程P20で、図11に一例を示
す→印の位置で、スルーホール13と略直交するように
基板11をダイシングして、個々のチツプインダクタ5
1に分割し整形する。そして最後に、工程P21で、検
査を実施して、チツプインダクタが完成する。Then, in step P20, the substrate 11 is diced so as to be substantially orthogonal to the through holes 13 at the positions indicated by → as shown in FIG.
Divide into 1 and shape. Finally, in step P21, an inspection is performed to complete the chip inductor.
【0033】なお、上述の説明および図10においては
説明しなかつたが、本実施例においては、工程P14で
基板11へインダクタンス素子21を搭載し、工程P1
5ではんだ付けを行つた後でも、各インダクタンス素子
21を個別に検査できるので、図10に一例を示した工
程の任意に位置で中間検査を実行できる。これは、従来
のリードフレームを使用する製造方法においては、各イ
ンダクタンス素子21の両リード21b間が短絡された
り、複数の同素子21が並列接続されたりするので、同
素子21を個別に検査することは困難であつた。しか
し、本実施例の製造方法においては、インダクタンス素
子21が直列接続されるだけなので、製造途中において
も同素子を個別に検査することができる。Although not described above and in FIG. 10, in this embodiment, the inductance element 21 is mounted on the substrate 11 in the process P14, and the process P1 is performed.
Even after soldering in step 5, each inductance element 21 can be individually inspected, so that an intermediate inspection can be performed at an arbitrary position in the step shown in FIG. This is because, in the conventional manufacturing method using a lead frame, both leads 21b of each inductance element 21 are short-circuited or a plurality of the same elements 21 are connected in parallel, so that the same elements 21 are individually inspected. It was difficult. However, in the manufacturing method of the present embodiment, since the inductance element 21 is simply connected in series, it is possible to individually inspect the element even during manufacturing.
【0034】以上説明したように、本実施例によれば、
インダクタンス素子21の搭載は、そのリード21bが
溝11cに載置するように、基板11の凹部11b内
へ、インダクタンス素子21を遊嵌するだけなので、非
常に容易であり、かつ、凹部11と溝部11cによつ
て、搭載位置が決定されるので、搭載後の姿勢が安定す
る効果もある。As described above, according to this embodiment,
The mounting of the inductance element 21 is very easy because the inductance element 21 is loosely fitted into the recess 11b of the substrate 11 so that the lead 21b is placed in the groove 11c. Since the mounting position is determined by 11c, the posture after mounting is also stable.
【0035】また、本実施例によれば、インダクタンス
素子21のリード21bと、基板11の溝部11bとの
はんだ付けは容易であり、少量のはんだで信頼性の高い
はんだ接合を得ることができる。また、本実施例によれ
ば、自動化生産設備との組合せで、多量小品種の生産が
可能であり、また、少量多品種の生産を行う場合にも、
凹部11aと溝部11bを、搭載するインダクタンス素
子の形状およびサイズに合わせてやればよく、基板11
の外形寸法を変更する必要はないので、生産品種が変わ
つても、自動化生産設備の再設定は必要最小限に止める
ことができ、従来のチツプインダクタの製造方法に比べ
て生産性の低下は少ない。Further, according to this embodiment, the lead 21b of the inductance element 21 and the groove portion 11b of the substrate 11 can be easily soldered, and a reliable solder joint can be obtained with a small amount of solder. Further, according to the present embodiment, in combination with the automated production equipment, it is possible to produce a large number of small varieties, and also in the case of producing a small amount of many varieties,
The recess 11a and the groove 11b may be formed according to the shape and size of the mounted inductance element.
Since it is not necessary to change the external dimensions of the product, even if the product type changes, the reconfiguration of the automated production equipment can be kept to the minimum necessary, and the productivity is less reduced compared to the conventional chip inductor manufacturing method. .
【0036】また、本実施例によれば、搭載するインダ
クタンス素子の電極形状は任意でよく、例えば、略丸棒
状や略角状の電極、略円状や略正方形の平型電極などと
基板11の溝部11bをはんだ接続してもよいし、さら
には、巻回したマグネツトワイヤを、直接、溝部11b
へはんだ接続してもよい。Further, according to the present embodiment, the electrode shape of the inductance element to be mounted may be arbitrary, for example, a substantially rod-shaped or substantially square electrode, a substantially circular or substantially square flat electrode, and the substrate 11 are used. The groove portion 11b may be soldered, or the wound magnet wire may be directly connected to the groove portion 11b.
May be soldered to.
【0037】[0037]
【第2実施例】以下、本発明に係る第2実施例を説明す
る。なお、第2実施例において、第1実施例と略同様の
構成,工程については、同一符号を付して、その詳細説
明を省略する。図12〜図16は本実施例のチツプイン
ダクタを説明するための図で、図12はインダクタンス
素子を搭載する基板の一例を示す斜視図、図13は該基
板の部分断面図の一例、図14は該基板に電極を形成し
た状態の一例を示す図、図15は外装モールド後の短冊
状に基板を分割した状態の一例を示す図、図16はチツ
プインダクタの完成状態の一例を示す図である。[Second Embodiment] A second embodiment of the present invention will be described below. In the second embodiment, the same components and steps as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. 12 to 16 are views for explaining the chip inductor of the present embodiment, FIG. 12 is a perspective view showing an example of a substrate on which an inductance element is mounted, FIG. 13 is an example of a partial sectional view of the substrate, and FIG. Is a diagram showing an example of a state in which electrodes are formed on the substrate, FIG. 15 is a diagram showing an example of dividing the substrate into strips after exterior molding, and FIG. 16 is a diagram showing an example of a completed state of the chip inductor. is there.
【0038】本実施例の基板11には、図12および図
13に示すように、凹部11bと溝部11cが形成され
ている。基板11の表面と裏面には、図14に示すよう
に、所定の大きさかつ形状の電極12aと電極12bが
形成されている。なお、電極12a,12b上には、メ
ツキなどによつて、はんだ膜などの酸化防止膜が形成さ
れている。As shown in FIGS. 12 and 13, the substrate 11 of this embodiment is provided with a recess 11b and a groove 11c. As shown in FIG. 14, electrodes 12 a and 12 b having a predetermined size and shape are formed on the front and back surfaces of the substrate 11. An antioxidant film such as a solder film is formed on the electrodes 12a and 12b by, for example, plating.
【0039】第1実施例と略同様に、基板11の凹部1
1bへ、インダクタンス素子21をそれぞれ搭載し、リ
ード21bと電極12aをはんだ付けによつて接続し、
インダクタンス素子21を樹脂などの外装材31によつ
てモールドした後、図15に示すように、電極12a,
12bの略中央部が基板端になるように、基板11は短
冊状に分割される。なお、本実施例においては、電極1
2aと電極12bの電気的接続用に、外装材31と基板
端の間に、電極12aの一部を露出させる。The recess 1 of the substrate 11 is substantially the same as in the first embodiment.
1b, the inductance element 21 is mounted respectively, the lead 21b and the electrode 12a are connected by soldering,
After the inductance element 21 is molded with the exterior material 31 such as resin, as shown in FIG.
The substrate 11 is divided into strips so that the substantially central portion of 12b is the substrate end. In this example, the electrode 1
A part of the electrode 12a is exposed between the exterior material 31 and the substrate edge for electrical connection between the electrode 2a and the electrode 12b.
【0040】また、本実施例の外装方法は、第1実施例
と略同様に、キヤツプ32を用いてもよい。この後、チ
ツプインダクタは、後述する側面電極形成,マーキン
グ,分割などの工程を経て、図16に一例を示す完成状
態になる。なお、図16(a)はチツプインダクタの側
面図の一例、同図(b)はチツプインダクタを電極側か
ら視た側面図の一例、同図(c)はチツプインダクタを
下面図の一例である。In addition, the cap 32 may be used in the exterior packaging method of this embodiment, as in the first embodiment. After that, the chip inductor is in a completed state, an example of which is shown in FIG. 16, through steps such as side surface electrode formation, marking, and division described later. 16A is an example of a side view of the chip inductor, FIG. 16B is an example of a side view of the chip inductor as seen from the electrode side, and FIG. 16C is an example of a bottom view of the chip inductor. .
【0041】図17はチツプインダクタの製造工程の一
例を示す工程図である。まず、図17に示す工程P41
で、基板11を所定の大きさ形状に形成する基板製造工
程を実行して、所定製造単位の大きさの略長方形の基板
11を製作する。なお、該製造単位は任意であり、1枚
の基板11で任意個のチツプインダクタを製造できる。FIG. 17 is a process drawing showing an example of the manufacturing process of the chip inductor. First, step P41 shown in FIG.
Then, a substrate manufacturing process for forming the substrate 11 into a predetermined size is performed to manufacture a substantially rectangular substrate 11 having a predetermined manufacturing unit size. The manufacturing unit is arbitrary, and one chip 11 can be used to manufacture any number of chip inductors.
【0042】続いて、工程P42で、周知の厚膜形成方
法または薄膜形成方法によつて、電極12a,12bを
形成して、メツキなどによつて、電極12a,12b上
にはんだ膜などの酸化防止膜を形成する。続いて、工程
P43で基板工程とは別に、工程P61で製造したイン
ダクタンス素子21を、基板11の凹部11aへ搭載す
る。Then, in step P42, the electrodes 12a and 12b are formed by a well-known thick film forming method or thin film forming method, and a solder film or the like is oxidized on the electrodes 12a and 12b by plating or the like. Forming a barrier film. Subsequently, in process P43, separately from the substrate process, the inductance element 21 manufactured in process P61 is mounted in the recess 11a of the substrate 11.
【0043】続いて、工程P44で、インダクタンス素
子21のリード部21bと、基板11の溝部11bとを
はんだ付けする。なお、同工程では、インダクタンス素
子21へ、熱が直接加わらないようにするため、該素子
のリード21b以外にマスクを施した上、例えばリフロ
ー炉や光ビームなどによつてはんだ付けを行う。次に、
外装方法としてモールドを行う場合は、工程P45でイ
ンダクタンス素子21を外装材31でモールドし、ま
た、外装方法としてキヤツプ32を用いる場合は、工程
P65で、基板11の凹部11bへ樹脂を充填して、イ
ンダクタンス素子21と基板11とを接着した後、工程
P66で、インダクタンス素子21をキヤツプ32で覆
つて、キヤツプ32の周囲に設けられた接合部位32b
と基板11の表面とを接着する。Then, in step P44, the lead portion 21b of the inductance element 21 and the groove portion 11b of the substrate 11 are soldered. In addition, in the same process, in order to prevent heat from being directly applied to the inductance element 21, a mask is applied to the elements other than the leads 21b of the element, and soldering is performed using, for example, a reflow furnace or a light beam. next,
When molding is performed as the packaging method, the inductance element 21 is molded with the packaging material 31 in step P45, and when the cap 32 is used as the packaging method, the recess 11b of the substrate 11 is filled with resin in step P65. After adhering the inductance element 21 and the substrate 11 to each other, in step P66, the inductance element 21 is covered with the cap 32, and a bonding portion 32b provided around the cap 32 is provided.
And the surface of the substrate 11 are bonded.
【0044】続いて、工程P46で基板11を短冊状に
分割し、工程P47で、基板11の端面に側面電極を形
成して、電極12aと電極12bを電気的に接続する。
続いて、工程P48で、例えば外装材31やキヤツプ3
2の上に捺印するなどによつて、定格抵抗値や製品番号
などをマーキングする。続いて、工程P49で、工程P
46で短冊状に分割した基板11をさらに分割して、個
々のチツプインダクタに分割し整形する。Subsequently, in step P46, the substrate 11 is divided into strips, and in step P47, side surface electrodes are formed on the end faces of the substrate 11 to electrically connect the electrodes 12a and 12b.
Then, in step P48, for example, the exterior material 31 and the cap 3
Mark the rated resistance value, product number, etc. by stamping on 2. Then, in process P49, process P
Substrate 11 divided into strips at 46 is further divided into individual chip inductors and shaped.
【0045】そして最後に、工程P50で、検査を実施
して、チツプインダクタが完成する。以上説明したよう
に、本実施例によれば、第1実施例と略同様の効果があ
るほか、基板11にスルーホール13を形成しないの
で、第1実施例に比べて工程を簡易化できる。Finally, in step P50, an inspection is performed to complete the chip inductor. As described above, according to this embodiment, the same effect as that of the first embodiment is obtained, and since the through hole 13 is not formed in the substrate 11, the process can be simplified as compared with the first embodiment.
【0046】[0046]
【第3実施例】以下、本発明に係る第3実施例を説明す
る。なお、第2実施例において、第1実施例,第2実施
例と略同様の構成,工程については、同一符号を付し
て、その詳細説明を省略する。図18は本実施例のチツ
プインダクタを説明するための図で、外装モールド後の
短冊状に基板を分割した状態の一例を示す図ある。[Third Embodiment] A third embodiment of the present invention will be described below. Note that, in the second embodiment, substantially the same configurations and steps as those in the first and second embodiments are designated by the same reference numerals, and detailed description thereof will be omitted. FIG. 18 is a diagram for explaining the chip inductor of the present embodiment, and is a diagram showing an example of a state in which the substrate is divided into strips after exterior molding.
【0047】すなわち、本実施例においては、外装前
に、短冊状に基板を分割し、側面電極を形成する。その
他の構成や工程は、第1実施例や第2実施例と略同様で
あり、その完成状態は、図9に示した第1実施例の完成
状態を示す図と略同一である。図19はチツプインダク
タの製造工程の一例を示す工程図である。まず、図19
に示す工程P71〜P74およびP91は、図17に示
した第2実施例の対応する工程と略同様なので、詳細説
明を省略する。That is, in this embodiment, the substrate is divided into strips and the side electrodes are formed before the packaging. Other configurations and steps are substantially the same as those of the first and second embodiments, and the completed state thereof is substantially the same as the drawing showing the completed state of the first embodiment shown in FIG. FIG. 19 is a process drawing showing an example of the manufacturing process of the chip inductor. First, FIG.
Since steps P71 to P74 and P91 shown in FIG. 16 are substantially the same as the corresponding steps of the second embodiment shown in FIG. 17, detailed description thereof will be omitted.
【0048】続いて、工程P75で基板11を短冊状に
分割し、工程P76で、基板11の端面に側面電極を形
成して、電極12aと電極12bを電気的に接続する。
なお、本実施例において、側面電極の形成をリードフレ
ームなどによつて行つてもよい。この場合、電極12a
に電気的に接続するようにリードフレームを取り付け、
はんだ付けなどによつて、電極12aとリードフレーム
を電気的に接続した後、リードフレームの余剰部分の除
去と、リードフレームのフオーミングを実行する。この
場合、工程P72において、裏面の電極12bの形成も
不要になる。Subsequently, in step P75, the substrate 11 is divided into strips, and in step P76, side electrodes are formed on the end faces of the substrate 11 to electrically connect the electrodes 12a and 12b.
In this embodiment, the side surface electrode may be formed by using a lead frame or the like. In this case, the electrode 12a
Attach the lead frame so that it is electrically connected to
After the electrode 12a and the lead frame are electrically connected by soldering or the like, the excess portion of the lead frame is removed and the lead frame is formed. In this case, it is not necessary to form the electrode 12b on the back surface in the process P72.
【0049】次に、外装方法としてモールドを行う場合
は、工程P77でインダクタンス素子21を外装材31
でモールドし、また、外装方法としてキヤツプ32を用
いる場合は、工程P95で、基板11の凹部11bへ樹
脂を充填して、インダクタンス素子21と基板11とを
接着した後、工程P96で、インダクタンス素子21を
キヤツプ32で覆つて、キヤツプ32の周囲に設けられ
た接合部位32bと基板11の表面とを接着する。Next, when molding is performed as an exterior method, the inductance element 21 is attached to the exterior material 31 in step P77.
When the cap 32 is used for molding and the cap 32 is used as the exterior method, in step P95, the recess 11b of the substrate 11 is filled with resin to bond the inductance element 21 and the substrate 11, and then in step P96, the inductance element 21 is covered with a cap 32, and a bonding portion 32b provided around the cap 32 and the surface of the substrate 11 are bonded.
【0050】続く工程P78〜P80は、図17に示し
た第2実施例の対応する工程と略同様なので、詳細説明
を省略する。以上説明したように、本実施例によれば、
第1実施例,第2実施例と略同様の効果があるほか、第
2実施例で必要であつた電極12aの露出が不要になる
ので、電極部分の信頼性を向上できる。Since the following steps P78 to P80 are substantially the same as the corresponding steps of the second embodiment shown in FIG. 17, detailed description thereof will be omitted. As described above, according to this embodiment,
In addition to the effects substantially similar to those of the first and second embodiments, the exposure of the electrode 12a, which is required in the second embodiment, becomes unnecessary, so that the reliability of the electrode portion can be improved.
【0051】[0051]
【発明の効果】以上、本発明によれば、絶縁基板の一方
の面の略中央部に設けられ凹部へ電気素子を搭載して、
電気素子の電極と絶縁基板上に形成した電極とを電気的
に接続した電気部品およびその製造方法を提供できる。
また、本発明によれば、厚さ方向に貫通する複数の孔
と、前記絶縁基板の一方の面において、少なくとも2つ
の前記孔によつて挟まれる位置に配設され電気素子を載
置する複数の凹部とを備えた電気部品用基板を提供でき
る。As described above, according to the present invention, an electric element is mounted in a concave portion provided at a substantially central portion of one surface of an insulating substrate,
It is possible to provide an electric component in which an electrode of an electric element and an electrode formed on an insulating substrate are electrically connected, and a manufacturing method thereof.
Further, according to the present invention, a plurality of holes penetrating in the thickness direction and a plurality of holes arranged on one surface of the insulating substrate and sandwiched by at least two holes to mount an electric element thereon. It is possible to provide a substrate for electric parts, which is provided with
【0052】例えば、本発明によつて、製造途中で性能
検査を行え、生産量や生産品種に影響されずに、高い生
産性を維持できる電気部品とその製造方法を提供でき
る。さらに、本発明によれば、製造途中において電気素
子の搭載姿勢が安定し、かつ、電気素子の電極と絶縁基
板の電極とを少量のはんだで接合できる電気部品とその
製造方法および電気部品用基板を提供できる。For example, according to the present invention, it is possible to provide an electric component and a manufacturing method thereof which can perform performance inspection during the manufacturing process and can maintain high productivity without being affected by the production amount or the product type. Further, according to the present invention, an electric component in which the mounting posture of the electric element is stable during manufacturing, and the electrode of the electric element and the electrode of the insulating substrate can be joined with a small amount of solder, a manufacturing method thereof, and an electric component substrate. Can be provided.
【図1】本発明に係る一実施例のインダクタンス素子を
搭載する基板の一例を示す斜視図である。FIG. 1 is a perspective view showing an example of a substrate on which an inductance element according to an embodiment of the present invention is mounted.
【図2】図1の基板の部分断面図の一例である。FIG. 2 is an example of a partial cross-sectional view of the substrate of FIG.
【図3】図1の基板に電極を形成した状態の一例を示す
部分断面図である。FIG. 3 is a partial cross-sectional view showing an example of a state where electrodes are formed on the substrate of FIG.
【図4】図3の基板にスルーホールを形成した状態の一
例を示す図である。FIG. 4 is a diagram showing an example of a state in which through holes are formed in the substrate of FIG.
【図5】図4の基板にインダクタンス素子を搭載した状
態の一例を示す図である。5 is a diagram showing an example of a state in which an inductance element is mounted on the substrate of FIG.
【図6】図4の基板に形状の異なるインダクタンス素子
を搭載した状態の一例を示す図である。6 is a diagram showing an example of a state in which inductance elements having different shapes are mounted on the substrate of FIG.
【図7】本実施例の外装モールド後の状態の一例を示す
図である。FIG. 7 is a diagram showing an example of a state after the outer mold of the present embodiment.
【図8】本実施例のキヤツピング後の状態の一例を示す
図である。FIG. 8 is a diagram showing an example of a state after capping of the present embodiment.
【図9】本実施例のチツプインダクタの完成状態の一例
を示す図である。FIG. 9 is a diagram showing an example of a completed state of the chip inductor of the present embodiment.
【図10】本実施例のチツプインダクタの製造工程の一
例を示す工程図である。FIG. 10 is a process drawing showing an example of a manufacturing process of the chip inductor of the present embodiment.
【図11】実施例の基板ダイシング位置の一例を示す図
である。FIG. 11 is a diagram showing an example of a substrate dicing position of an example.
【図12】本発明に係る第2実施例のインダクタンス素
子を搭載する基板の一例を示す斜視図である。FIG. 12 is a perspective view showing an example of a substrate on which the inductance element of the second embodiment according to the present invention is mounted.
【図13】図12の基板の部分断面図の一例である。13 is an example of a partial cross-sectional view of the substrate of FIG.
【図14】図12の基板に電極を形成した状態の一例を
示す図である。14 is a diagram showing an example of a state in which electrodes are formed on the substrate of FIG.
【図15】第2実施例の外装モールド後の短冊状に基板
を分割した状態の一例を示す図である。FIG. 15 is a diagram showing an example of a state in which the substrate is divided into strips after the outer mold of the second embodiment.
【図16】第2実施例のチツプインダクタの完成状態の
一例を示す図である。FIG. 16 is a diagram showing an example of a completed state of the chip inductor of the second embodiment.
【図17】第2実施例のチツプインダクタの製造工程の
一例を示す工程図である。FIG. 17 is a process drawing showing an example of the manufacturing process of the chip inductor of the second embodiment.
【図18】本発明に係る第3実施例のチツプインダクタ
を説明するための図である。FIG. 18 is a diagram for explaining a chip inductor according to a third embodiment of the present invention.
【図19】第3実施例のチツプインダクタの製造工程の
一例を示す工程図である。FIG. 19 is a process drawing showing an example of a manufacturing process of the chip inductor of the third embodiment.
【図20】従来のチツプインダクタの構造を示す図であ
る。FIG. 20 is a diagram showing a structure of a conventional chip inductor.
【図21】従来のチツプインダクタの製造方法を示す図
である。FIG. 21 is a diagram showing a conventional method for manufacturing a chip inductor.
11 基板 12 電極 13 スルーホール 21,22 インダクタンス素子 31 外装材 32 キヤツプ 11 substrate 12 electrode 13 through hole 21, 22 inductance element 31 exterior material 32 cap
Claims (5)
央部に設けられ電気素子を載置する凹部と、 前記凹部の端部近傍から前記絶縁基板の端部近傍へ形成
した少なくとも2つの第1の電極部と、 前記絶縁基板の他方の面の端部近傍に形成した少なくと
も2つの第2の電極部と、 前記凹部が設けられた面と略直交する前記絶縁基板の端
面に形成され前記第1の電極と前記第2の電極とを電気
的に接続する第3の電極部とを備え、 前記第1の電極部は前記電気素子の電極と電気的に接続
されることを特徴とする電気部品。1. A concave portion provided in a substantially central portion of one surface of an insulating substrate of a predetermined size for mounting an electric element, and at least two concave portions formed near the end portion of the concave portion and near the end portion of the insulating substrate. A first electrode portion, at least two second electrode portions formed in the vicinity of the end portion of the other surface of the insulating substrate; and an end surface of the insulating substrate that is substantially orthogonal to the surface in which the recess is provided. A third electrode portion electrically connecting the first electrode and the second electrode, wherein the first electrode portion is electrically connected to an electrode of the electric element. Electrical parts to do.
素子を略覆う磁性材料のキヤツプを有することを特徴と
する請求項1記載の電気部品。2. The electric component according to claim 1, further comprising a cap made of a magnetic material that substantially covers the electric element placed in the recess.
の面において少なくとも2つの前記孔によつて挟まれる
位置に配設された複数の凹部とを有する所定サイズの絶
縁基板に該孔の開口端近傍から該凹部の開口端近傍へ該
凹部1つに付少なくとも2つの第1の電極を形成する第
1の電極形成工程と、 前記絶縁基板の他方の面において前記孔の開口端近傍へ
少なくとも1つの第2の電極を形成する第2の電極形成
工程と、 前記孔の内面部位へ第3の電極を形成する第3の電極形
成工程と、 前記凹部へ電気素子を載置し該電気素子の電極と前記第
1の電極とを電気的に接続する素子搭載工程と、 前記絶縁基板を前記孔に沿つて分割する基板分割工程と
を有することを特徴とする電気部品の製造方法。3. A hole of an insulating substrate having a predetermined size, which has a plurality of holes penetrating in the thickness direction and a plurality of recesses arranged at a position sandwiched by at least two holes on one surface thereof. A first electrode forming step of forming at least two first electrodes for each of the recesses from the vicinity of the opening end of the recess to the vicinity of the opening end of the hole on the other surface of the insulating substrate. A second electrode forming step of forming at least one second electrode, a third electrode forming step of forming a third electrode in an inner surface portion of the hole, and an electric element placed in the recess. A method of manufacturing an electric component, comprising: an element mounting step of electrically connecting an electrode of an electric element and the first electrode; and a substrate dividing step of dividing the insulating substrate along the hole.
された複数の凹部の開口端近傍に該凹部1つに付少なく
とも2つの第1の電極を形成する第1の電極形成工程
と、 前記絶縁基板の他方の面の前記第1の電極と略対向する
位置へそれぞれ少なくとも1つの第2の電極を形成する
第2の電極形成工程と、 前記凹部へ電気素子を載置し該電気素子の電極と前記第
1の電極とを電気的に接続する素子搭載工程と、 隣接する前記凹部の略中間位置で前記第1の電極の端面
と前記第2の電極の端面と前記絶縁基板の端面とが略一
致するように該絶縁基板を分割する基板分割工程と、 分割された前記絶縁基板の端面で前記第1の電極と前記
第2の電極とを電気的に接続する第3の電極を形成する
第3の電極形成工程とを有することを特徴とする電気部
品の製造方法。4. A first electrode forming step of forming at least two first electrodes per recess in the vicinity of open ends of a plurality of recesses disposed on one surface of an insulating substrate of a predetermined size. A second electrode forming step of forming at least one second electrode at a position substantially opposite to the first electrode on the other surface of the insulating substrate; and An element mounting step of electrically connecting the electrode of the element and the first electrode, and an end surface of the first electrode, an end surface of the second electrode, and the insulating substrate at a substantially intermediate position between the adjacent recesses. A substrate dividing step of dividing the insulating substrate so that the end faces thereof are substantially coincident with each other; and a third electrode for electrically connecting the first electrode and the second electrode at the end face of the divided insulating substrate. And a third electrode forming step of forming Method of manufacturing the goods.
電気部品用基板であつて、 所定サイズの絶縁基板に配設され該絶縁基板を厚さ方向
に貫通する複数の孔と、 前記絶縁基板の一方の面において少なくとも2つの前記
孔によつて挟まれる位置に配設された複数の凹部とを備
え、 前記電気素子は前記凹部へ載置されることを特徴とする
電気部品用基板。5. An electric component substrate having at least one electric element mounted thereon, comprising: a plurality of holes arranged in an insulating substrate of a predetermined size and penetrating the insulating substrate in a thickness direction; A plurality of recesses arranged at a position sandwiched by at least two holes on one surface, wherein the electric element is placed in the recesses.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4331987A JPH06181118A (en) | 1992-12-11 | 1992-12-11 | Electric parts, their manufacture, and substrate therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4331987A JPH06181118A (en) | 1992-12-11 | 1992-12-11 | Electric parts, their manufacture, and substrate therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06181118A true JPH06181118A (en) | 1994-06-28 |
Family
ID=18249880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4331987A Pending JPH06181118A (en) | 1992-12-11 | 1992-12-11 | Electric parts, their manufacture, and substrate therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06181118A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091147A (en) * | 1998-09-07 | 2000-03-31 | Tdk Corp | Coil part |
WO2015162016A1 (en) * | 2014-04-23 | 2015-10-29 | Würth Elektronik eiSos Gmbh & Co. KG | Method for producing an induction component, and induction component |
-
1992
- 1992-12-11 JP JP4331987A patent/JPH06181118A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091147A (en) * | 1998-09-07 | 2000-03-31 | Tdk Corp | Coil part |
JP4651135B2 (en) * | 1998-09-07 | 2011-03-16 | Tdk株式会社 | Coil parts |
WO2015162016A1 (en) * | 2014-04-23 | 2015-10-29 | Würth Elektronik eiSos Gmbh & Co. KG | Method for producing an induction component, and induction component |
CN106415746A (en) * | 2014-04-23 | 2017-02-15 | 沃思电子埃索斯有限责任两合公司 | Method for producing an induction component, and induction component |
RU2660915C2 (en) * | 2014-04-23 | 2018-07-11 | Вюрт Электроник Айзос Гмбх Унд Ко. Кг | Method for producing induction component, and induction component |
US10319519B2 (en) | 2014-04-23 | 2019-06-11 | Würth Elektronik eiSos Gmbh & Co. KG | Method for producing an induction component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5247202A (en) | Plurality of arrangements each including an ic magnetic field sensor and two ferromagnetic field concentrators, and a procedure for incorporating each arrangement into a package | |
EP1061537B1 (en) | Method for manufacturing chip capacitor | |
GB2026234A (en) | Circuit element package having lead patterns | |
CN206558553U (en) | Hall sensor and camera lens module | |
US4641112A (en) | Delay line device and method of making same | |
JPH06181118A (en) | Electric parts, their manufacture, and substrate therefor | |
JP3139613B2 (en) | Surface mounted semiconductor light emitting device and method of manufacturing the same | |
JP2000196153A (en) | Chip electronic component and manufacture thereof | |
JPS58223306A (en) | Manufacture of lead-less type fixed inductor | |
JPH08162329A (en) | Chip inductor, and manufacturing thereof | |
JP2705408B2 (en) | Hybrid integrated circuit device | |
JPS62261112A (en) | Method for connection of coil winding | |
JP3423881B2 (en) | Chip inductor and manufacturing method thereof | |
JP2013258330A (en) | Electronic apparatus and manufacturing method of the same | |
JPS6070752A (en) | Manufacture of semiconductor device | |
JPS6381913A (en) | Manufacture of miniature coil | |
JPH097492A (en) | Electronic fuse | |
JPH11150035A (en) | Surface-mount type coil package and manufacture thereof | |
JPS63198312A (en) | Manufacture of small-sized common mode coil | |
JPH0514493Y2 (en) | ||
JPH05217752A (en) | Chip inductor and manufacture of the same | |
JPH02268413A (en) | Manufacture of electronic device | |
JPH01226192A (en) | Hybrid integrated circuit device | |
JPH04162466A (en) | Lead frame for semiconductor device | |
JP6163354B2 (en) | Wiring board unit and method for manufacturing wiring board with leads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011005 |