JPH06180735A - 論理回路自動生成方法 - Google Patents

論理回路自動生成方法

Info

Publication number
JPH06180735A
JPH06180735A JP4332929A JP33292992A JPH06180735A JP H06180735 A JPH06180735 A JP H06180735A JP 4332929 A JP4332929 A JP 4332929A JP 33292992 A JP33292992 A JP 33292992A JP H06180735 A JPH06180735 A JP H06180735A
Authority
JP
Japan
Prior art keywords
logic circuit
integration
reconvergence path
path
reconvergence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4332929A
Other languages
English (en)
Inventor
Rikako Suzuki
理香子 鈴木
Toru Shonai
亨 庄内
Naohiro Kageyama
直洋 影山
Takashi Okada
崇 岡田
Tsuguo Shimizu
嗣雄 清水
Yoshiaki Kinoshita
佳明 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4332929A priority Critical patent/JPH06180735A/ja
Publication of JPH06180735A publication Critical patent/JPH06180735A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 統合化により再収斂パスが発生することを回
避する。 【構成】 統合化対象選択部(1700)は、論理回路
データα(400)中から統合化対象の演算器を選択す
る。再収斂パスチェック部(1800)は、統合対象の
演算器を統合化した場合に再収斂パスが発生するか否か
をチェックする。統合化処理部(1900)は、再収斂
パスが発生しない場合に、統合化を実行して新たな論理
回路データβ(1100)を出力する。再収斂パスが発
生する場合は、統合化をしないか,ユーザの許可を得て
から統合化する。 【効果】 再収斂パスの発生による故障診断率の低下お
よびディレイ特性の悪化を防ぐことが出来る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、論理回路自動生成方法
に関し、さらに詳しくは、演算器の統合化により再収斂
パスが発生するか否かをチェックし,その結果に従って
統合化を行うか否かを決定する論理回路自動生成方法に
関する。
【0002】
【従来の技術】論理設計の初期段階では、まず、大まか
な論理構造(演算器やレジスタ等の論理回路の構成要素
やそれらの接続関係や使用条件)が決まる。次に、その
大まかな論理構造を、論理回路のゲート数を削減する方
向へ変更する。この論理構造の変更を、複数個の演算器
を1つに統合化することにより行う論理回路自動生成方
法が、例えば特開平2−39376号公報に開示されて
いる。ただし、統合化する演算器を、ユーザが指示する
必要がある。
【0003】一方、統合化する演算器を,ユーザが指示
せず,自動的に決定する論理回路自動生成方法が、例え
ば、N.Park(UCI)などによる“Module Assignm
entand Interconnect Sharing in Resister−Trans
fer Synthesis of Pipelined Data Paths”,IC
CAD’89 pp.16-19”に記載されている。この論
理回路自動生成方法では、パス(信号の伝達路)の共通
度が高い順に演算器を選んで、統合化の対象を決定す
る。
【0004】
【発明が解決しようとする課題】統合化を行った場合、
統合化後の演算器の前にセレクタが挿入されるが、この
セレクタに入力信号が分岐するため、再収斂パス(一度
分岐してから再び合流するパス)が出現することがあ
る。この再収斂パスについて、図19および図20を用
いて説明する。
【0005】図19は、統合化前の論理回路の例であ
る。A(201),C(202),B(203),D
(204),C1(205),C2(206),C3
(207)は、入力信号である。Z(214)は、出力
信号である。(208),(209)は、演算器であ
る。(213)は、セレクタである。(C1)(21
0)は、入力信号C1(205)が“1”になったとき
に演算器(208)からの信号がセレクタ(213)で
選択されることを示している。(C2)(211),
(C3)(212)も同様である。
【0006】図20は、図19の論理回路の2つの演算
器(208)と(209)を1つの演算器(302)に
統合化した結果の論理回路である。統合化後の演算器
(302)の前に、セレクタ(301)が挿入されてい
る。このセレクタ(301)に入力信号C1(205)
が分岐するため、入力信号C1(205)から出力信号
Z(214)へのパスが再収斂パスとなっている。入力
信号C2(206)から出力信号Z(214)へのパス
も同様に再収斂パスとなっている。このような再収斂パ
スが存在すると、論理回路の故障診断検出率が低下し、
ディレイ特性も悪くなる。
【0007】しかし、従来の論理回路自動生成方法で
は、統合化により再収斂パスが発生するか否かを考慮し
ていない問題点がある。そこで、本発明の目的は、再収
斂パスの発生の有無をチェックし、その結果に従って統
合化を行うか否かを決定するようにした論理回路自動生
成方法を提供することにある。。
【0008】
【課題を解決するための手段】第1の観点では、本発明
は、論理回路の構成要素とそれらの接続関係と使用条件
とを記述した論理回路データおよび統合化対象の演算器
種を示す統合化対象演算器種情報を入力する入力ステッ
プと、前記論理回路データ中から統合化対象の複数個の
演算器を選択する統合化対象選択ステップと、それら選
択した統合化対象の各演算器の使用条件の論理和を条件
1とし,統合化対象の演算器の出力を入力とする構成要
素から見て統合化対象の演算器の出力と同等の入力とな
る統合化対象外の演算器または信号の使用条件の論理和
を条件2とし,条件1と条件2の背反性をチェックし,
背反である場合または条件2が存在しない場合は再収斂
パスが発生しないと判定し,背反でない場合は再収斂パ
スが発生すると判定する再収斂パス判定ステップと、再
収斂パスが発生しないと判定した場合に,統合化対象の
複数個の演算器を同じ機能の1個の演算器およびその演
算器の入力を選択するセレクタと置き換え,且つ,条件
2が存在する場合は前記条件1を入力する論理部分を前
記条件2の論理否定を入力する論理部分に置き換える置
換ステップとを有することを特徴とする論理回路自動生
成方法を提供する。
【0009】第2の観点では、本発明は、上記論理回路
自動生成方法において、再収斂パス判定ステップで再収
斂パスが発生すると判定した場合に、その統合化を中止
する統合化中止ステップを更に有することを特徴とする
論理回路自動生成方法を提供する。
【0010】第3の観点では、本発明は、上記論理回路
自動生成方法において、再収斂パス判定ステップで再収
斂パスが発生すると判定した場合に、統合化処理を試行
して再収斂パスが発生する論理回路を生成し,その論理
回路を再収斂パスを強調して表示する再収斂パス強調表
示ステップを更に有することを特徴とする論理回路自動
生成方法を提供する。
【0011】第4の観点では、本発明は、上記論理回路
自動生成方法において、再収斂パス判定ステップで再収
斂パスが発生すると判定した場合に、その統合化を禁止
するか許可するかの指示をユーザに問い合せ,再収斂パ
ス禁止指示が与えられたときはその統合化を中止し,再
収斂パス許可指示が与えられたときはその統合化を進め
るユーザ指示実行ステップを更に有することを特徴とす
る論理回路自動生成方法を提供する。
【0012】
【作用】上記第1の観点による論理回路自動生成方法で
は、統合化対象の複数個の演算器を選択し、再収斂パス
が発生するか否かをチェックし、再収斂パスが発生しな
いと判定した場合には統合化対象の複数個の演算器を同
じ機能の1個の演算器およびその演算器の入力を選択す
るセレクタと置き換え,且つ,統合化対象の演算器の出
力を入力とする構成要素から見て統合化対象の演算器の
出力と同等の入力となる統合化対象外の演算器または信
号が存在する場合は、それらの使用条件の論理否定で、
統合化対象の各演算器の使用条件を置き換える。そこ
で、再収斂パスを作り込むような統合化を回避可能にな
る。
【0013】上記第2の観点による論理回路自動生成方
法では、再収斂パスが発生すると判定した場合には、そ
の統合化を行わない。そこで、再収斂パスを作り込むよ
うな統合化を防止できるようになる。
【0014】上記第3の観点による論理回路自動生成方
法では、再収斂パスが発生すると判定した場合には、再
収斂パスを含む統合化後の論理回路をユーザに提示す
る。そこで、ユーザは、提示された情報を基にして、容
易に対応策を検討できるようになる。
【0015】上記第4の観点による論理回路自動生成方
法では、再収斂パスが発生すると判定した場合には、そ
の統合化を禁止するか許可するかの指示をユーザが与え
ることが出来るようになる。
【0016】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図1は、本発明の論理回路自動生成方法を実施する
論理回路自動生成システム1の構成図である。なお、こ
の論理回路自動生成システム1は、汎用計算機上でソフ
トウエアにより構築されるもので、以下に説明する各部
はそれぞれプログラムである。
【0017】図1に示すように、論理回路自動生成シス
テム1は、論理回路データα(400),統合化対象演
算器種情報(600)およびユーザの指示(4000)
を入力とし、再収斂パス報告(3000)および論理回
路データβ(1100)を出力とするもので、統合化対
象選択部(1700)と再収斂パスチェック部(180
0)と統合化処理部(1900)と再収斂パス報告部
(2000)と再収斂パス禁止指示部(1500)とか
ら構成されている。また、前記再収斂パスチェック部
(1800)は、要素使用条件探索部(1810)と背
反性チェック部(1820)とから構成されている。ま
た、前記統合化処理部(1900)は、統合化演算器生
成部(1910)とセレクタ生成部(1920)と演算
器置き換え部(1930)とから構成されている。
【0018】図2は、前記論理回路自動生成システム1
の全体処理フロー図である。入力処理(1600)で
は、論理回路データα(400)および統合化対象演算
器種情報(600)を読み込む。論理回路データα(4
00)は、論理回路の論理構造を記述したデータであ
る。この論理回路データα(400)をテーブル表現に
した論理回路データテーブル(5)の一例を図7に示
す。また、図7の論理回路データテーブル(5)をグラ
フ表現にした論理回路データグラフ(4)を図8に例示
する。さらに、統合化対象演算器種情報(600)の一
例を図9に示す。
【0019】図7の論理回路データテーブル(5)は、
要素テーブル(500)と条件式テーブル(550)と
からなっている。要素テーブル(500)は、要素種
(501),入力(502),出力(503)の3つの
フィールドからなる。要素種(501)には構成要素の
種類(例えばADは加算器,SLはセレクタ)を登録
し、入力(502)には構成要素への入力情報を登録
し、出力(503)には構成要素の出力情報を登録す
る。条件式テーブル(550)は、条件(551),ブ
ール式(552)の2つのフィールドからなる。条件
(551)にはセレクタへの入力条件となる信号名を登
録し、ブール式(552)には入力条件を表すブール式
を登録する。なお、ブール式(552)において、
「^」は論理否定を表す記号であり、「&」は論理積を
表す記号である。
【0020】図8の論理回路データグラフ(4)の各ノ
ードは、図7の要素テーブル(500)の各エントリに
対応している。A(401),C(402),B(40
3),D(404),C1(405),C2(40
6),C3(407)は、入力信号である。AD(40
8),AD(409)は、演算器である。SL(41
0)は、セレクタである。Z(411)は、出力信号で
ある。なお、図7の論理回路データテーブル(5)を回
路表現にすると、図19の論理回路になる。
【0021】図9の統合化対象演算器種情報(600)
は、統合化対象演算器種(601)のフィールドからな
る。この統合化対象演算器種(601)において、GT
は大小判定器,EQは一致判定器,A1はインクリメン
ト器,B1はデクリメント器である。
【0022】図2に戻り、統合化対象選択処理(170
0)では、統合化対象の演算器を選択し、図10に示す
如き統合化対象テーブル(700)を作成して出力す
る。この統合化対象選択処理(1700)の詳細を図3
に示す。図3に示すように、統合化対象選択処理(17
00)は、ステップ(1701)からなる。ステップ
(1701)では、要素テーブル(500)に登録され
ている演算器の中に同種の演算器が複数存在し,かつ,
その演算器種が統合化対象演算器種情報(600)に登
録されているか否かを調べる。登録されている場合の
み、それらの演算器を統合化対象として選択し、統合化
対象テーブル(700)に登録する。例えば、図7の要
素テーブル(500)中に演算器種ADが複数存在し,
かつ,演算器種ADは図9の統合化対象演算器種情報
(600)に登録されているので、演算器テーブル(5
00)の1行目のエントリの演算器と2行目のエントリ
の演算器は統合化対象として選択される。
【0023】図10に示すように、統合化対象テーブル
(700)は、演算器テーブル行番号(701)および
演算器種(702)の2つのフィールドからなってい
る。演算器テーブル行番号(701)には、統合化の対
象として選択した演算器に対応する要素テーブル(50
0)中のエントリの行番号を登録する。演算器種(70
2)には、当該演算器の種類を登録する。なお、図10
の統合化対象テーブル(700)は、図7の要素テーブ
ル(500)と図9の統合化対象演算器種情報(60
0)とに基づいて得られたものである。
【0024】図2に戻り、再収斂チェック処理(180
0)では、演算器を統合化した場合に再収斂パスが発生
するか否かをチェックする。この再収斂チェック処理
(1800)の詳細を図4に示す。図4に示すように、
再収斂チェック処理(1800)は、ステップ(180
1)とステップ(1802)とからなる。
【0025】ステップ(1801)は、要素使用条件探
索部(1810)に対応する処理であり、ステップ1,
ステップ2およびステップ3からなる。ステップ1で
は、要素テーブル(500)の各エントリについて、そ
の出力信号を起点に論理回路データグラフ(4)を訪問
し、各要素の使用条件を求め、図11に示す如き要素使
用条件テーブル(800)に登録する。例えば、図8の
論理回路データグラフ(4)についての訪問は次のよう
に行われる。図8の論理回路データグラフ(4)で、出
力信号Z(411)を起点にして深さ優先でグラフをた
どると、セレクタ(410),加算器(408),入力
信号A(401),入力信号C(402),加算器(4
08),セレクタ(410),加算器(409),入力
信号C(402),入力信号B(403),加算器(4
09),セレクタ(410),入力信号D(404),
セレクタ(410)の順に構成要素と信号とが順に出現
する。セレクタ(410)を通るたびにセレクタ(41
0)のデータ入力に対応する制御信号入力を求める。そ
の制御信号入力が使用条件である。そこで、加算器(4
08)の使用条件はC1となり、加算器(409)の使
用条件はC2となり、セレクタ(410)の使用条件は
C1,C2,C3となる。この結果、図11の要素使用
条件テーブル(800)が得られることになる。
【0026】図11に示すように、要素使用条件テーブ
ル(800)は、要素種(801)と使用条件(80
2)の2つのフィールドからなる。要素種(801)
は、要素テーブル(500)の要素種(501)と同じ
ものである。使用条件(802)には、各要素の使用条
件を登録する。図4に戻り、ステップ2では、統合化対
象テーブル(700)に登録された演算器の使用条件の
論理和を(条件1)とする。例えば、図10の統合化対
象テーブル(700)に登録された2つの加算器の使用
条件は、図11の要素使用条件テーブル(800)より
C1,C2であるから、 (条件1)=C1orC2 となる。
【0027】ステップ3では、統合化対象の演算器の出
力を入力とする構成要素から見て統合化対象の演算器の
出力と同等の入力となる統合化対象外の演算器または信
号の使用条件の論理和を(条件2)とする。例えば、図
10の統合化対象テーブル(700)に登録された2つ
の加算器の出力を入力とするのは、図8におけるセレク
タ(410)であり、このセレクタ(410)から見て
統合化対象の演算器(408),(409)の出力と同
等の入力となるのは入力信号D(404)であり、その
使用条件はC3である。従って、 (条件2)=C3 となる。
【0028】背反性チェック(1802)は、背反性チ
ェック部(1820)に対応する処理である。この背反
性チェック(1802)では、上記(条件1)と(条件
2)の排他的論理和をとり、それが常に“1”であるな
ら、(条件1)と(条件2)は背反であると判定し、そ
うでないなら背反でないと判定する。常に“1”である
か否かは、図12の(1)に示すようにブール式(90
2)の変換によって計算できる。また、図12の(2)
に示すようにカルノーマップ(903)を作成し、マッ
プの全ての要素が“1”になるかを調べることによって
判る。なお、図12の(1)に示すブール式(902)
において、「!」は論理和を表す記号であり、「%」は
排他的論理和を表す記号である。(条件1)と(条件
2)が背反である場合、(条件1)は(条件2)の論理
否定で置換できるので、再収斂パスの発生を回避できる
(つまり、再収斂パスは発生しない)。また、(条件
2)が存在しない場合にも、再収斂パスは発生しない。
【0029】図2に戻り、再収斂発生判定処理(161
0)では、再収斂パスが発生するなら、再収斂パス報告
処理(2000)を実行する。再収斂パスが発生しない
なら、再収斂パス禁止指示判定(1620)に進む。図
12の例では、再収斂パスが発生しないので、再収斂パ
ス禁止指示判定または再収斂パス発生なし判定(162
0)に進む。
【0030】再収斂パス禁止指示判定または再収斂パス
発生なし判定(1620)では、再収斂パスの禁止指示
が入力されなかった場合または再収斂パスが発生しない
場合に、統合化処理(1900)を行う。
【0031】統合化処理(1900)では、演算器の統
合化を行い、その結果を論理回路データβ(1100)
として出力する。この統合化処理(1900)の詳細を
図5に示す。図5に示すように、統合化処理(190
0)は、ステップ(1901)とステップ(1902)
とステップ(1903)とからなる。
【0032】ステップ(1901)は、統合化演算器生
成部(1910)に対応する処理であり、統合化対象の
複数の演算器について同じ種類の演算器を新規に1つ生
成する。例えば、図8の2つの加算器(408),(4
09)について、図13に示す加算器(1002)を生
成する。
【0033】ステップ(1902)は、セレクタ生成部
(1920)に対応する処理であり、統合化対象の複数
の演算器に対する入力信号を選択するセレクタを生成す
る。例えば、図13に示すセレクタ(1001)を生成
する。このセレクタ(1001)は、条件C1(40
5)のときに入力信号A(401)を選択し、条件C2
(406)のときに入力信号B(403)を選択する。
【0034】ステップ(1903)は、演算器置き換え
部(1930)に対応する処理であり、統合化対象の演
算器を前記新規演算器およびセレクタと置換する。例え
ば、図8の加算器(408),(409)を、図11の
セレクタ(1001)および加算器(1002)に置換
する。これにより、図14に示す論理回路データグラフ
(11)が得られる。この論理回路データグラフ(1
1)では、上記背反性チェック処理(1802)で説明
したように、(条件式1)=C1(405)orC2(4
06)を、(条件式2)=C3(407)の論理否定^
C3(1102)で置換して、再収斂パスの発生を回避
している。そして、この論理回路データグラフ(11)
に対応する論理回路データβ(1100)が出力され
る。論理回路データβ(1100)のテーブル表現の例
を図15に示す。また、論理回路データβ(1100)
の回路表現の例を図16に示す。
【0035】図2に戻り、再収斂パス報告処理(200
0)では、再収斂発生判定処理(1610)で再収斂パ
スが発生すると判定された場合に、再収斂パスをディス
プレイに表示する。この再収斂パス報告処理(200
0)の詳細を図6に示す。図6に示すように、再収斂パ
ス報告処理(2000)は、ステップ(2001)とス
テップ(2002)とからなる。ステップ(2001)
では、統合化処理(1900)を試行する。この統合化
処理(1900)の試行により、例えば、図20に示す
論理回路(3)が得られる。ステップ(2002)で
は、前記ステップ(2001)で得られた論理回路のグ
ラフ表現をディスプレイに表示すると共に再収斂パスと
なっている部分を強調表示する。これが再収斂パス報告
(3000)である。図17に、ディスプレイの表示例
を示す。図17では、実線で示した結線が再収斂パスで
ある。
【0036】ユーザは、再収斂パス報告(3000)を
見て、再収斂パス禁止指示または再収斂パス許可指示を
与えることが出来る。図18に、再収斂パス禁止指示の
例を示す。再収斂パス禁止指示が与えられると、再収斂
パス禁止指示部(1500)は、再収斂パスを作り込む
ような統合化を禁止する。この結果、論理回路の統合化
がなされないので、論理回路の故障診断率の悪化,ディ
レイ特性の悪化を防止することが出来る。一方、再収斂
パス許可指示が与えられると、再収斂パス禁止指示部
(1500)は、再収斂パスを作り込むような統合化を
許可する。この結果、図20に示すような再収斂パスを
含む論理回路の統合化がなされることになる。
【0037】
【発明の効果】本発明の論理回路自動生成方法によれ
ば、再収斂パスを作り込むような統合化を回避したり禁
止したりすることが可能になる。従って、論理回路の故
障診断率の悪化やディレイ特性の悪化を防止することが
出来る。また、ユーザは、再収斂パスを含む統合化後の
論理回路を見ながら対応策を検討できるようになる。さ
らに、再収斂パスが発生するような統合化を禁止するか
許可するかの指示を、ユーザが与えられるようになる。
【図面の簡単な説明】
【図1】本発明に係る論理回路自動生成システムの一実
施例の構成図である。
【図2】図1の論理回路自動生成システムの全体フロー
図である。
【図3】統合化対象選択処理のフロー図である。
【図4】再収斂チェック処理のフロー図である。
【図5】統合化処理のフロー図である。
【図6】再収斂パス報告処理のフロー図である。
【図7】論理回路データテーブルの例示図である。
【図8】論理回路データグラフの例示図である。
【図9】統合化対象演算器種情報の例示図である。
【図10】統合化対象テーブルの例示図である。
【図11】要素使用条件テーブルの例示図である。
【図12】背反性チェックの説明図である。
【図13】新規演算器およびセレクタの例示図である。
【図14】生成された論理回路データグラフの例示図で
ある。
【図15】生成された論理回路データテーブルの例示図
である。
【図16】生成された論理回路の例示図である。
【図17】再収斂パス報告の表示の例示図である。
【図18】再収斂パス禁止指示の例示図である。
【図19】統合化前の論理回路の例示図である。
【図20】統合化により再収斂パスを発生した論理回路
の例示図である。
【符号の説明】
1 論理回路自動生成システム 400 論理回路データα 1100 論理回路データβ 1500 再収斂パス禁止指示部 1700 統合化対象選択部 1800 再収斂パスチェック部 1900 統合化処理部 2000 再収斂パス報告部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 崇 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 清水 嗣雄 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 木下 佳明 神奈川県秦野市堀山下1番地 株式会社日 立製作所神奈川工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 論理回路の構成要素とそれらの接続関係
    と使用条件とを記述した論理回路データおよび統合化対
    象の演算器種を示す統合化対象演算器種情報を入力する
    入力ステップと、前記論理回路データ中から統合化対象
    の複数個の演算器を選択する統合化対象選択ステップ
    と、それら選択した統合化対象の各演算器の使用条件の
    論理和を条件1とし,統合化対象の演算器の出力を入力
    とする構成要素から見て統合化対象の演算器の出力と同
    等の入力となる統合化対象外の演算器または信号の使用
    条件の論理和を条件2とし,条件1と条件2の背反性を
    チェックし,背反である場合または条件2が存在しない
    場合は再収斂パスが発生しないと判定し,背反でない場
    合は再収斂パスが発生すると判定する再収斂パス判定ス
    テップと、再収斂パスが発生しないと判定した場合に,
    統合化対象の複数個の演算器を同じ機能の1個の演算器
    およびその演算器の入力を選択するセレクタと置き換
    え,且つ,条件2が存在する場合は前記条件1を入力す
    る論理部分を前記条件2の論理否定を入力する論理部分
    に置き換える置換ステップとを有することを特徴とする
    論理回路自動生成方法。
  2. 【請求項2】 請求項1に記載の論理回路自動生成方法
    において、再収斂パス判定ステップで再収斂パスが発生
    すると判定した場合に、その統合化を中止する統合化中
    止ステップを更に有することを特徴とする論理回路自動
    生成方法。
  3. 【請求項3】 請求項1に記載の論理回路自動生成方法
    において、再収斂パス判定ステップで再収斂パスが発生
    すると判定した場合に、統合化処理を試行して再収斂パ
    スが発生する論理回路を生成し,その論理回路を再収斂
    パスを強調して表示する再収斂パス強調表示ステップを
    更に有することを特徴とする論理回路自動生成方法。
  4. 【請求項4】 請求項1または請求項3に記載の論理回
    路自動生成方法において、再収斂パス判定ステップで再
    収斂パスが発生すると判定した場合に、その統合化を禁
    止するか許可するかの指示をユーザに問い合せ,再収斂
    パス禁止指示が与えられたときはその統合化を中止し,
    再収斂パス許可指示が与えられたときはその統合化を進
    めるユーザ指示実行ステップを更に有することを特徴と
    する論理回路自動生成方法。
JP4332929A 1992-12-14 1992-12-14 論理回路自動生成方法 Pending JPH06180735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4332929A JPH06180735A (ja) 1992-12-14 1992-12-14 論理回路自動生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4332929A JPH06180735A (ja) 1992-12-14 1992-12-14 論理回路自動生成方法

Publications (1)

Publication Number Publication Date
JPH06180735A true JPH06180735A (ja) 1994-06-28

Family

ID=18260397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4332929A Pending JPH06180735A (ja) 1992-12-14 1992-12-14 論理回路自動生成方法

Country Status (1)

Country Link
JP (1) JPH06180735A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887988A (en) * 1987-01-27 1989-12-19 Videocolor Method for the mounting of a shadow mask in a trichromatic cathode tube and cathode tube comprising a shadow mask mounted according to this method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887988A (en) * 1987-01-27 1989-12-19 Videocolor Method for the mounting of a shadow mask in a trichromatic cathode tube and cathode tube comprising a shadow mask mounted according to this method

Similar Documents

Publication Publication Date Title
US5508950A (en) Circuit and method for detecting if a sum of two multibit numbers equals a third multibit constant number prior to availability of the sum
EP0171088A2 (en) Microprocessor with execution unit independently put into standby condition
US5477460A (en) Early high level net based analysis of simultaneous switching
US7035996B2 (en) Generating data type token value error in stream computer
US6212666B1 (en) Graphic representation of circuit analysis for circuit design and timing performance evaluation
EP0487814A2 (en) Overflow determination for three-operand alus in a scalable compound instruction set machine
US5612911A (en) Circuit and method for correction of a linear address during 16-bit addressing
US6400383B1 (en) Method and apparatus for exploring a multi-element design through user directed selective rendering
CN112698822A (zh) 应用软件开发方法、装置、系统架构及工作方法
US5886900A (en) Protection of proprietary circuit designs during gate level static timing analysis
JPH06274568A (ja) 階層図形データの展開方法
Yalcin et al. An approximate timing analysis method for datapath circuits
US20030140326A1 (en) Race condition detection and expression
JPH06180735A (ja) 論理回路自動生成方法
JPH10207920A (ja) 回路設計方法および装置
US20050120271A1 (en) False path detection program
US20030051223A1 (en) Generating a logic design
JP2746174B2 (ja) 並行設計システム
US20030135355A1 (en) Modeling a logic design
JP3196985B2 (ja) データパス表示装置
GB2279785A (en) Designing pipelined stages in a computer-aided design system.
JPS6049937B2 (ja) マイクロプログラム制御のデ−タ処理装置
CN111241766B (zh) 测试方法与测试系统
JP3709626B2 (ja) 回路検証装置
US6862584B2 (en) Logical fuzzy union and intersection operation calculation circuit