JPH06175823A

JPH06175823A - 乗算装置の選択された部分へ電力を与えるための装置および電源から乗算装置の選択された部分への電力伝達を制御するための装置

Info

Publication number: JPH06175823A
Application number: JP5192179A
Authority: JP
Inventors: Safdar M Asghar; サフダー・エム・アシュガー; Donald D Mondul; ドナルド・ディ・モンデュール
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1992-08-03
Filing date: 1993-08-03
Publication date: 1994-06-24
Anticipated expiration: 2018-03-24
Also published as: EP0583120B1; EP0583120A1; DE69326403T2; US5200912A; JP3388608B2; DE69326403D1

Abstract

(57)【要約】【目的】第１の複数個の桁数を有する第１の数と第２
の複数個の桁数を有する第２の数との積を求めるための
乗算装置の選択された部分への電源からの電力伝達を制
御するための装置。【構成】乗算装置３４０は複数個の部分積を求める複
数個の乗算ユニット３５４と情報を記憶するレジスタユ
ニット３６０とを含む複数個の素子を含み、レジスタユ
ニット３６０は所定の配列に従って部分積を累算的に記
憶するための複数個のレジスタセル３５８を含み、この
装置は電源から乗算装置３４０へ電力を伝達するための
制御可能な伝達経路を与えるための電力バス３７２，３
７４と、伝達経路を制御して特定の素子と電源との間で
選択的に作動的接続を行なう制御ユニットとを含む。制
御ユニットは第１と第２の数とを比較し、かつ第１と第
２の数と第２の数との間の大きい方の桁数の数を定める
ための論理ユニットを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】この発明は、２つの数の積を求めるため
の方法と、その方法を行なうための装置とに関する。

【０００２】好ましくはサブストレート上に配列される
シリコン素子から構成される、固体素子を用いる計算シ
ステムにおいて、一定の基本的設計規準が一般に用いら
れる。たとえば、各素子によって占有されるサブストレ
ート上のスペースができる限り小さいことが所望され
る。さらに、装置によって消費されるエネルギは、特に
電池で電力を与えられるシステムにおいては、できる限
り最小限にされることが所望される。また、計算機シス
テムはできる限り高速で動作することが所望される。

【０００３】かかる計算機システムのための乗算器は、
一般にスイッチングトランジスタのマトリックスで作ら
れ、そのマトリックスは計算機装置によって取扱われる
べき数の予想される最大のサイズに対処するために十分
なサイズである。したがってたとえば４桁の数による４
桁の数の乗算を行なうために、乗算器は乗算に含まれる
キャリおよびその他のオーバーヘッド動作に対処するた
めの付加的行または列またはその両方を有する１６×１
６ビットのマトリックス（つまり１６列のトランジスタ
であり、各々の列は１６行のトランジスタを有する）を
必ず含むであろう。

【０００４】より小さい数に対して、乗算器マトリック
ス内の上位のビットは、乗算演算に含まれる被乗数およ
び乗数を正確にストアするために適当であるように、０
で満たされる。しかしながら、これらの０で満たされた
ビットはかかる０で満たすことを行なうためになお駆動
されなければならない。かかる０で満たされたビットは
乗算器によって行なわれる計算中に必然的に含まれてお
り、そのため乗算演算のためにより大きな数に対処する
時に、動作速度、電力要求およびサブストレート上の占
有面積（つまりスペース）はすべて犠牲にされる。

【０００５】特に電池で電力を与えられるシステムにお
いて、電力を節約するために、特定の乗算演算のために
必要な十分な数のビットのみを駆動する乗算器を有する
ことは有利であろう。スペースを節約しかつ乗算器を使
用するシステムの実装密度を上げるために、サブストレ
ート上にできる限り少ない占有面積を占有する乗算器を
有することはさらに有利であろう。乗算器を使用するシ
ステムの動作速度を促進するために乗算演算を高速で行
なう乗算器を有することはまたさらに有利であろう。

【０００６】上述の所望される利点を実現できる乗算器
の設計および動作を容易にする方法によって乗算を行な
うこともまた有利であろう。

【０００７】

【発明の概要】この発明は第１の数と第２の数との積を
求めるための方法を含み、その第１の数は第１の下位桁
から第１の上位桁へ階層的に配列された複数個の第１の
桁数を有し、かつその第２の数は第２の下位桁から第２
の上位桁へ階層的に配列された複数個の第２の桁数を有
する。この方法はその好ましい実施例において次のステ
ップを含む：（１）複数個の部分積を求める（より短い数のブラン
クの桁を０と取扱う）ステップであり、複数個の部分積
は、それぞれの数の第１の桁数と第２の桁数との対の組
合せについての部分積を含み、それにより各部分積に含
まれる対の組合せの第１の桁数の重みと第２の桁数の重
みとによって定められる合成の重みを確立する。

【０００８】（２）累算値をストアするための階層的
重みを有する複数個のレジスタセルを有するレジスタを
提供する。

【０００９】（３）次の関係Ｐ_m,n−［累算して］→ｒ_x；ｘ＝（ｍ＋ｎ）−１に従って、レジスタセルの特定されたものにおいて累算
値を生成するために、それぞれの部分積の選択されたも
のを累算し、ここで「Ｐ_m，_n」はそれぞれの部分積を
表わし、「ｍ」は第１の重み（ｍ＝１、２、…）を表わ
し、「ｎ」は第２の重み（ｎ＝１、２、…）を表わし、
かつ「ｒ_x」は重み「ｘ」を有する特定されたレジスタ
セルを表わす。

【００１０】（４）下位のレジスタセルにストアされ
た累算値の特定の桁数を累算値を含む次の上位のレジス
タセルにシフトすることと、特定の桁数を、次の上位の
レジスタセルに最下位桁数としてストアされた累算値に
加算することとを含むシフト累算演算を行ない、特定の
桁数は累算値の最下位桁よりも上位である、下位のレジ
スタセルにストアされた累算値の桁数であり、シフト累
算演算は、レジスタ内の最下位レジスタセルから最上位
レジスタセルまで、重みの隣接したレジスタセルの間で
順次連続して行なわれる。

【００１１】（５）積を確定するために複数個のレジ
スタセルの内容を読出す。この発明の他の局面は、前述
の方法を実行するための装置を含み、その装置はその好
ましい実施例において、複数個の第１の桁数と複数個の
第２の桁数との対の組合せの各々についての部分積を定
めるための論理回路と、累算値をストアするための、階
層的重みを有する複数個のレジスタセルを有するレジス
タと、累算値を生成するためにそれぞれの部分積の選択
されたものを累算するための累算回路とを含み、累算回
路は上記の関係に従って、累算値を特定のレジスタセル
にストアする。

【００１２】したがってこの発明の目的は、電力消費を
節約するために特定の乗算演算に必要なだけの素子を駆
動することを容易にする、２つの数の積を求めるための
方法およびその装置を提供することである。

【００１３】この発明の他の目的は、この装置を用いる
システム中でサブストレート上で効率的にスペースを占
有する、２つの数の積を求めるための方法およびその装
置を提供することである。

【００１４】この発明のさらに他の目的は、この装置を
用いるシステムの動作速度を速くするために乗算演算を
高速で行なう、２つの数の積の値を求めるための方法お
よびその装置を提供することである。

【００１５】この発明の他の目的および特徴は、この発
明の好ましい実施例を示す添付の図面に関連して考慮さ
れるときに、以下の詳細な説明および前掲の特許請求の
範囲から明らかになるであろう。

【００１６】

【詳細な説明】旧式の高速データ信号処理装置は、音声
圧縮、高速モデム操作、デジタルフィルタの操作等の機
能のためのアルゴリズムを実行するために高速乗算器を
用いる。典型的には、このような機能のために用いられ
る乗算器は、大きく（１６×１６ビットアレイのオーダ
で）、かつ高電力消費と、広いダイス領域（サブストレ
ート上の占有面積）と、高精度とを含む。算術論理ユニ
ット等の乗算器の他の使用は一般に、高速操作を維持す
るために、同一の欠点、つまり高電力消費および広いダ
イス領域の影響を受け、かつこの欠点はより速い速度、
より高い精度、およびより大きな数への要求に伴って悪
化する。

【００１７】この発明は、２つの数の積を求めるための
方法（つまり乗算の方法）を含み、その方法は、１つの
乗算器で乗算するために要求されるであろう乗算器のサ
イズよりも小さい複数個の乗算器の間で乗算操作を分散
することを含む。かかる分散処理は演算の速度と結果の
正確さとを維持する一方で、より小さなダイス領域要求
を与え、かつ特定の乗算演算に含まれる特定の被乗数お
よび乗数に要求される分配処理配列中で、特定の乗算ユ
ニットのみを駆動する機会を与える。

【００１８】一般に、この方法は、被乗数と乗数との一
部の部分積の発生を含み、その部分積の各々は、それぞ
れより小さい乗算ユニットを要求し、かつ被乗数の桁数
と乗数の桁数との特定のそれぞれの重みに従って、部分
積がその中で累算されているレジスタ中でシフト累算演
算を行なう。

【００１９】この発明の方法を説明する上で使用される
用語の理解を容易にするために、次の用語が図示され
る。

【００２０】

【表１】

【００２１】

【表２】

【００２２】

【数１】

【００２３】この発明の第１の実施例に従って、第１の
数と第２の数とが乗算される。第１の数は、下位桁から
上位桁へ階層的に配列された複数個の第１の桁数を有
し、かつ第２の数は下位桁から上位桁へ階層的に配列さ
れた複数個の第２の桁数を有する。２つの数のうちの短
い方の数の最上位桁は、第１および第２の数が同数の桁
数を有するように適切に０で満たされる。第１の数は少
なくとも１つの第１のセグメント対に区分され、その第
１のセグメント対の各々は式「ａ_m，ｂ_m」で表わさ
れ、ここで「ａ」はそれぞれの第１のセグメント対のう
ちの上位の第１のセグメントを表わし、かつ「ｂ」はそ
れぞれの第１のセグメント対のうちの下位の第１のセグ
メントを表わす（「ｍ」＝１、２、３、…）。「ｍ」は
第１の数内のそれぞれの第１のセグメント対の重みを表
わす。第２の数は同様に少なくとも１つの第２のセグメ
ント対に区分され、その第２のセグメント対の各々は式
「ｃ_n，ｄ_n」で表わされ、ここで「ｃ」はそれぞれの
第２のセグメント対のうちの上位の第２のセグメントを
表わし、かつ「ｄ」はそれぞれの第２のセグメント対の
下位の第２のセグメントを表わす（「ｎ」＝１、２、
３、…）。「ｎ」は第２の数内でのそれぞれの第２のセ
グメント対の重みを表わす。こうして、２つの数は同数
のセグメント対に区分され、かつ第１のセグメントおよ
び第２のセグメントのそれぞれは所与の重みのスパンに
対して同数の桁数を含む。

【００２４】第１のセグメント対の各々と第２のセグメ
ント対の各々とについて加算圧縮が計算される。つま
り、式「（ａ_m＋ｂ_m）」で表わされる、第１のセグメ
ント対の各々についての第１の加算圧縮と、式「（ｃ_n
＋ｄ_n）」によって表わされる第２のセグメント対の各
々についての第２の加算圧縮とが計算される。同様に、
式「（ａ_m−ｂ_m）」で表わされる第１のセグメント対
の各々についての第１の減算圧縮と、式「（ｃ_n−
ｄ_n）」で現わされる第２のセグメント対の各々につい
ての第２の減算圧縮とがまた計算される。

【００２５】第１のセグメント対の各々のうちの下位セ
グメントの各々と、第２のセグメント対の各々のうちの
下位セグメントの各々との積を含む、１組の１次部分積
が計算される。各１次部分積は式「Ｐ１_m,n」で現わさ
れ、ここでＰ１_m,n＝ｂ_mｄ _nであり、かつ「ｍ、ｎ」
は１次部分積の各々について合成の重みを確立する。

【００２６】第１の加算圧縮の各々と、第２の加算圧縮
の各々との積を含む、１組の２次の部分積が計算され
る。２次部分積の各々は、式「Ｐ２_m,n」で表わされ、
ここでＰ２_m,n＝（ａ_m＋ｂ_m）（ｃ_n＋ｄ_n）であ
り、かつ「ｍ，ｎ」は２次部分積の各々について合成の
重みを確率する。

【００２７】第１の減算圧縮の各々と、第２の減算圧縮
の各々との積を含む、１組の３次部分積が計算される。
３次部分積の各々は式「Ｐ３_m,n」で表わされ、ここで
Ｐ３ _m,n＝（ａ_m−ｂ_m）（ｃ_n−ｄ_n）であり、かつ
「ｍ，ｎ」は３次部分積の各々について合成の重みを確
立する。

【００２８】特定の２次部分積と、同一の合成の重みを
有する特定の３次部分積との和が計算される。こうして
計算された和は、２で除算されて中間結果を与える。中
間結果の計算で使用された２次および３次部分積の合成
の重みと同じ合成の重みを有する１次部分積は、その中
間結果から減算されて加算係数を生成する。各々の加算
係数は式「Ｆ⁺ _m,n」、ここでＦ⁺ _m,n＝［（Ｐ２_m,n＋Ｐ３
_m,n）÷２］−Ｐ１_m,n で表わされる。

【００２９】２次部分積から、同一の合成の重みを有す
る３次部分積を引いた差が計算され、中間差を生じる。
中間差は２で除算されて減算係数を生成する。各減算係
数は式「Ｆ^- _m,n」、ここでＦ^- _m,n＝（Ｐ２_m,n＋Ｐ
３_m,n）÷２で表わされる。

【００３０】１次部分積と、減算係数と、加算係数と
は、レジスタセルのアレイを有するレジスタ中で累算さ
れて、レジスタセルの適切なものの中で累算値を生じ
る。レジスタセルは、第１のレジスタセルから（４ｊ−
１）レジスタセルまで階層的に配列され、ここで「ｊ」
は第１のセグメント対の数を表わす。第１のレジスタセ
ルは階層的配列中で最下位の重みを有し、複数個のレジ
スタセルの各々は、ｒ_xによって表わされ、ここで
「ｘ」はそれぞれのレジスタセルの重みを示す。それぞ
れのレジスタセル中の複数個の１次部分積の累算は関係Ｐ１_m,n＝ｂ_mｄ_n−［累算して］→ ｒ_2(m+n)-3 に従って行なわれる。それぞれのレジスタセル中の減算
係数の累算は、関係Ｆ^- _m,n−［累算して］ → ｒ_2(m+n)-2 に従って行なわれる。それぞれのレジスタセル中の加算
係数の累算は、関係Ｆ⁺ _m,n−［累算して］ → ｒ_2(m+n)-1 に従って行なわれる。

【００３１】それから、レジスタセルのアレイ内の下位
レジスタセルから、レジスタセルのアレイ内の次の上位
のセルへ、シフト累算演算が行なわれる。シフト累算演
算は最下位レジスタセルで始まり、かつ下位レジスタセ
ル中の累算値の特定の桁数を次の上位のレジスタセルへ
シフトし、シフトされた上位の桁数を下位桁として、次
の上位のレジスタセル内で累算値と加算することを含
む。シフトされるべき特定の桁数は、第１の数がそれに
除算される第１のセグメントの各々の桁の数に等しい、
下位のレジスタセル中の累算値の下位桁の数よりも上位
のすべての桁数を含む。シフト累算演算は最下位セルか
ら継続し、かつ次の上位レジスタセルが（４ｊ−１）セ
ル、つまり中に累算値がストアされた最上位セルとなる
まで、重みの隣接したレジスタセルの間で連続して行な
われる。上述のシフト累算演算が完了した後、レジスタ
セルのアレイ内にストアされる数は、第１の数と第２の
数との積を含み、かつレジスタセルのアレイの外へシフ
トされてこの発明の方法を用いる装置内で適切なさらな
る処理において使用されてもよい。

【００３２】この発明の方法は以下の例によって例示さ
れるであろう。例Ｉ：２５６×２５６の乗算を行なうために（１）被乗数と乗数とを分離して式（１）のようにセ
グメント対にする。

【００３３】（２）加算圧縮および減算圧縮を式
（２）のように定める。（３）式（３）のように１次部分積（Ｐ１）を定め
る。

【００３４】（４）加算係数（Ｆ⁺）および減算係数
（Ｆ^-）を式（４）のように定める。

【００３５】（５）重みに従って階層的に配列された
複数個のレジスタセル中の定められた項の累算は次のよ
うに定められる：（ａ）一般に、一般に認められたマニュアル乗算の方
法に従うと式（５）のようになる。

【００３６】

【数２】

【００３７】（ｂ）このように、レジスタセルのアレ
イは累算値について表３（Ａ）のように定められる。

【００３８】（６）次のステップはシフト累算演算を
行なうことであり、これは特定の桁数を下位のレジスタ
セルの累算値から次の上位のレジスタセルへシフトし、
かつそれらのシフトされた特定の桁数を次の上位のレジ
スタセル中の累算値に下位桁として加算する。シフトさ
れた特定の桁数はすべて、「ｂ」中の桁の数よりも上位
の桁数であり、「ｂ」と「ｄ」とは同数の桁数を有する
ことが要求される。表３（Ｂ）参照。

【００３９】

【表３】

【００４０】（７）レジスタの内容は正解（６５，５
３６）を含み、かつその内容をレジスタセルのアレイか
ら直列または並列のいずれかで適切にシフトすることに
より、他の処理のために利用可能である。

【００４１】この方法は、「ａ」と「ｃ」とが同数の桁
数（ブランクは０として扱われる）を有する限りかつ
「ｂ」と「ｄ」とが同数の桁数を有する限り、被乗数と
乗数とがどのように分離されようとも、正確な結果を与
える。

【００４２】例ＩＩ：（１）被乗数と乗数とを式（６）のように分離する。

【００４３】（２）加算圧縮および減算圧縮を式
（７）のように定める。（３）１次部分積（Ｐ１）を式（８）のように定め
る。

【００４４】（４）加算係数（Ｆ⁺）および減算係数
（Ｆ^-）を式（９）のように定める。

【００４５】（５）重みに従って階層的に配列された
複数個のレジスタセル中の決定された項の累算は次のよ
うに定められる：（ａ）一般に、一般に認められたマニュアル乗算の方
法に従うと式（１０）のようになる。

【００４６】

【数３】

【００４７】（ｂ）このように、レジスタセルのアレ
イは累算値に対して表４（Ａ）のように設定される。

【００４８】（６）次のステップはシフト累算演算を
行なうことであり、これは特定の桁数を下位レジスタセ
ルの累算値から、次に上位のレジスタセルへシフトし、
かつそれらのシフトされた特定の桁数を次に上位のレジ
スタセル中の累算値に下位桁として加算する。シフトさ
れた特定の桁数はすべて、「ｂ」中の桁の数よりも上位
の桁数であり、「ｂ」と「ｄ」とは同数の桁数を有する
べきである。表４（Ｂ）参照。

【００４９】

【表４】

【００５０】（７）レジスタの内容は正解（２５０，
０００）を含み、かつその内容をレジスタセルのアレイ
から直列または並列のいずれかで適切にシフトすること
によって、他の処理について利用可能である。

【００５１】この方法はより大きな数にも対処する。例ＩＩＩ：１，２３４×５，６７８を乗算するために（１）被乗数と乗数とを式（１１）のように分離す
る。

【００５２】（２）加算圧縮および減算圧縮を式（１
２）のように定める。（３）１次部分積（Ｐ１）を式（１３）のように定め
る。

【００５３】（４）加算係数（Ｆ⁺）および減算係数
（Ｆ^-）を式（１４）のように定める。

【００５４】（５）重みに従って階層的に配列された
複数個のレジスタセル中の決定された項の累算は次のよ
うに定められる：（ａ）一般に、一般に認められたマニュアル乗算の方
法に従うと式（１５）のようになる。

【００５５】

【数４】

【００５６】（ｂ）したがってレジスタセルのアレイ
は累算値に対して表５（Ａ）のように設定される。

【００５７】（６）次のステップはシフト累算演算を
行なうことであり、これは特定の桁数を下位レジスタセ
ルの累算値から、次に上位のレジスタセルへシフトし、
かつそれらのシフトされた特定の桁数を次に上位のレジ
スタセル中の累算値に下位桁として加算する。シフトさ
れた特定の桁数はすべて「ｂ」中の桁数より上位の桁数
であり、「ｂ」と「ｄ」とは同数の桁数を有するべきで
ある。表５（Ｂ）参照。

【００５８】

【表５】

【００５９】（７）レジスタの内容は正解（７，００
６，６５２）を含み、かつその内容をレジスタセルのア
レイから直列または並列のいずれかで適切にシフトする
ことによって、他の処理について利用可能である。

【００６０】この方法は１０を底とする数以外の数につ
いても有効に働く。たとえば１３５×２１４（７を底と
する）の乗算を行なうために：例ＩＶ：（７を底とする）（１）被乗数と乗数とを式（１６）のように分離す
る。

【００６１】（２）加算圧縮および減算圧縮を式（１
７）のように定める。（３）１次部分積（Ｐ１）を式（１８）のように定め
る。

【００６２】（４）加算係数（Ｆ⁺）および減算係数
（Ｆ^-）を式（１９）のように定める。

【００６３】（５）重みに従って階層的に配列された
複数個のレジスタセル中の決定された項の累算は次のよ
うに定められる：（ａ）一般に、一般に認められたマニュアル乗算の方
法に従うと式（２０）のようになる。

【００６４】

【数５】

【００６５】

【数６】

【００６６】（ｂ）したがって、レジスタセルのアレ
イは累算値に対して表６（Ａ）のように設定される。

【００６７】（６）次のステップはシフト累算演算を
行なうことであり、これは特定の桁数を下位レジスタセ
ルの累算値から次に上位のレジスタセルへシフトし、か
つそれらのシフトされた特定の桁数を次に上位のレジス
タセル中の累算値に下位桁として加算する。シフトされ
た特定の桁数はすべて、「ｂ」中の桁数よりも上位の桁
数であり、「ｂ」および「ｄ」は同数の桁数を有するこ
とが要求される。表６（Ｂ）参照。

【００６８】

【表６】

【００６９】（７）レジスタの内容は正解（３２，５
５６）を含み、かつその内容をレジスタセルのアレイか
ら直列または並列のいずれかで適切にシフトすることに
より、他の処理のために利用可能である。

【００７０】この方法は乗算演算をさらに分配するため
に、被乗数および乗数をより完全に分離し、それにより
分散処理においてより小さい乗算器を用いるように拡張
されることが可能である。

【００７１】例Ｖ：（１）被乗数と乗数とを式（２１）のように分離す
る。

【００７２】（２）加算圧縮および減算圧縮を式（２
２）のように定める。（３）１次部分積（Ｐ１_m,n）を式（２３）のように
定める。

【００７３】（４）加算係数（Ｆ⁺ _m,n）および減
算係数（Ｆ^- _m,n）を式（２４）（２５）のように定
める。

【００７４】

【数７】

【００７５】

【数８】

【００７６】

【数９】

【００７７】（５）重みに従って階層的に配列された
複数個のレジスタセル中の決定された項の累算は次のよ
うに定められる：（ａ）一般に、一般に認められたマニュアル乗算の方
法に従うと表７のようになる。

【００７８】（ｂ）したがって、レジスタセルのアレ
イは累算値について表８のように設定される。

【００７９】

【表７】

【００８０】

【表８】

【００８１】（６）次のステップはシフト累算演算を
行なうことであり、これは特定の桁数を下位レジスタセ
ルの累算値から次に上位のレジスタセルにシフトし、か
つそれらのシフトされた特定の桁数を次の上位のレジス
タセル中の累算値に下位桁として加算する。シフトされ
た特定の桁数はすべて「ｂ_m」中の桁の数よりも上位の
桁数であり、「ｂ_m」と「ｄ_n」とは同数の桁数を有す
ることが要求される。表９参照。

【００８２】（７）レジスタの内容は正解（７，００
６，６５２）を含み、かつその内容をレジスタセルのア
レイから直列または並列のいずれかで適切にシフトする
ことによって他の処理のために利用可能である。

【００８３】一般に認められた乗算のマニュアルの方法
を調べると、この発明の上述の方法に対する簡略化した
アプローチがわかり、かつその方法の代わりの実施例を
生じる。

【００８４】特にたとえば４桁の数について、レジスタ
のセットアップは表１０のように定められる。

【００８５】マニュアル乗算技術のかかる応用から生じ
る「斜交マトリックス」は正方マトリックスとして表１
１のように表わされ得る（４桁の数、ｎ＝２）。

【００８６】

【表９】

【００８７】

【表１０】

【００８８】

【表１１】

【００８９】この発明のこの方法の第１の実施例に関連
して先に説明されたレジスタのセットアップが対角線上
にみられる。１次部分積（Ｐ１_m,n）、加算係数（Ｆ⁺
_m,n）、および減算係数（Ｆ^- _m,n）もまた対角線上に
みられることに注目されたい。表１２参照。

【００９０】つまり、（列１，行１）を介して延長する
対角線はＰ１_1,1（ｂ₁ｄ₁）を含み、この対角線上の
値はレジスタセルｒ₁中で累算する。

【００９１】（列２，行１）から（列１，行２）へ延び
る対角線はＦ^- _1,1( ａ₁ｄ₁＋ｂ ₁ｃ₁) を含み、こ
の対角線上の値はレジスタセルｒ₂中で累算する。

【００９２】（列３，行１）から（列１，行３）へ延び
る対角線はＰ１_2,1（ｂ₂ｄ₁）と、Ｆ⁺ _1,1（ａ₁ｃ
₁）とＰ１_1,2（ｂ₁ｄ₂）とを含み、この対角線上の
値はレジスタセルｒ₃中で累算する。

【００９３】（行４，列１）から（行１，列４）へ延長
する対角線はＦ^- _2,1( ａ₂ｄ₁＋ｂ₂ｃ₁) とＦ^-
_1,2( ａ₁ｄ₂＋ｂ₁ｃ₂) とを含み、この対角線上の
値はレジスタセル₄中で累算する。

【００９４】（列４，行２）から（列２，行４）へ延長
する対角線はＦ⁺ _2,1（ａ₂ｃ₁）と、Ｐ１_2,2（ｂ₂
ｄ₂）と、Ｆ⁺ _1,2（ａ₁ｃ₂）とを含み、この対角線
上の値はレジスタセルｒ₅中で累算する。

【００９５】（列４，行３）から（列３，行４）ヘ延在
する対角線はＦ^- _2,2（ａ₂ｄ₂＋ｂ₂ｃ₂）を含み、
この対角線上の値はレジスタセルｒ₆中で累算する。

【００９６】（列４，行４）を介する対角線はＦ⁺ _2,2
（ａ₂ｃ₂）を含み、この対角線上の値はレジスタセル
ｒ₇中で累算する。

【００９７】こうしてたとえばｎ＝３である６桁の数に
ついて、正方マトリックスは表１３のように設定され得
る。またたとえばｎ＝４である８桁の数について、正方
マトリックスは表１４のように設定され得る。レジスタ
のセットアップは対角線に沿ってあることがみられ、か
つ次の公式で表わされることができる（比較を容易にす
るためにｎ＝２、ｎ＝３、およびｎ＝４についての場合
は欄送りされる）。表１５−表１７参照。

【００９８】

【表１２】

【００９９】

【表１３】

【０１００】

【表１４】

【０１０１】

【表１５】

【０１０２】

【表１６】

【０１０３】

【表１７】

【０１０４】調べてみると、レジスタのセットアップは
次の関係に従って行なわれることが認められ得る。

【０１０５】一次部分積：Ｐｌ_m,n−［代入して］→ｒ_2(m+n)-3 減算係数：Ｆ^- _m,n−［代入して］→ｒ_2(m+n)-2 加算係数：Ｆ⁺ _m,n−［代入して］→ｒ_2(m+n)-1 この発明のこの方法の第１の実施例に従って、第１の数
と第２の数との乗算のためのレジスタのセットアップを
定めるための、正方マトリックスの一般化された場合が
図１に示される。図１において、１ないしｍの番号を付
けた列が示され、これは正方マトリックスの頂部を横切
って右から左へ増加している重みを示し、１ないしｎの
番号を付けられた行もまた示され、これは正方マトリッ
クスの上から下へ増えていく重みを示す。

【０１０６】それぞれのレジスタｒ_x中に累算されるべ
き項は平行対角線上にみられるように示される。たとえ
ば１つの数が４つの第１のセグメント対と４つの第２の
セグメント対とに除算される（つまりｍ＝４およびｎ＝
４である）場合では、８列８行の正方マトリックスは、
（列ｍ、行１）から（列１、行ｎ）へと走る対角線、こ
こでｍ＝ｎ、に沿ってそれぞれのレジスタ中で累算され
るべきエレメントを与えるであろう。但し、様々な対角
線に沿って平方８×８マトリックス（図１中で太字で輪
郭を描かれる）内に入る項は、適切なレジスタ中で累算
されるであろう。一旦累算が行なわれれば、この発明の
方法の第１の実施例に関連して前述されたシフト累算演
算が行なわれる。

【０１０７】被乗数および乗数のセグメント対について
の合成の重みを示す添字（ｍ、ｎ）の代わりに（列、
行）の数をレジスタ番号と比較すると、レジスタセル中
の項のまたは部分積の累算は図２に示される表に従って
行なわれることが調べるとわかる。図２を参照して、レ
ジスタｒ_Xは、それぞれのレジスタ中で累算されるべき
部分積の（列、行）ロケーションが、それらが累算され
るべきレジスタｒ_Xの右のそれぞれのレジスタに関して
同一直線上に欄送りされて列挙されている。検査による
と、（列、行）の数の和（Σｍ＋ｎ）はいつも、１増加
したレジスタ指定ｘに等しいことがわかる。つまりｍ＋
ｎ＝ｘ＋１である。したがって、所与の部分積がその中
に累算されるべきレジスタｒ_Xは、適切な正方マトリッ
クス内のその（列、行）ロケーションを確定することに
よりすべて定められ得る。

【０１０８】したがって、この発明に従う２つの数の積
を求めるためのより単純で好ましい方法は、被乗数と乗
数とをセグメント対に区分する必要がない。この発明の
好ましい方法に従って、第１の数（たとえば被乗数）
は、第１の下位桁から第１の上位桁へ階層的に配列され
た複数個の第１の桁数を有し、かつ、第２の数（たとえ
ば乗数）は、第２の下位桁から第２の上位桁へ階層的に
配列された複数個の第２の桁数を有する。この好ましい
方法は、複数個の部分積を求めるステップを含み（複数
個の部分積を求めている間、２つの数の内の短い方の数
のブランクの桁を０として扱う）、その複数個の部分積
は第１の桁数と第２の桁数との対の組合せの各々につい
てそれぞれの部分積を含む。こうしてそれぞれ部分積の
各々は、それぞれの部分積に含まれる対の組合せの第１
の桁の重みと、それぞれの部分積に含まれる対の組合せ
の第２の桁の重みとによって確立される、合成の重みを
有する。レジスタは情報をストアするために設けられ、
そのレジスタは、累算値をストアするために複数個のレ
ジスタセルを有し、各々のレジスタセルは階層的重みを
有する。選択された部分積は累算されて、次の関係Ｐ_m,n−〔累算して〕→ｒ_x；ｘ＝（ｍ＋ｎ）−１に従って、特定されたレジスタセル中で累算値を生成
し、ここで「Ｐ_m,n」はそれぞれの部分積を表し、
「ｍ」（ｍ＝１，２，３，…）はそれぞれの部分積に含
まれる対の組合せの第１の桁の重みを表し、「ｎ」（ｎ
＝１，２，３，…）はそれぞれの部分積に含まれる対の
組合せの第２の桁の重みを表し、かつ「ｒ_x」は、重み
「ｘ」を有する特定されたレジスタセルを表わす。

【０１０９】それからレジスタ中でシフト累算演算が行
なわれる。シフト累算演算は、下位レジスタセル中にス
トアされた累算値の特定の桁数を、累算値を含むレジス
タセルの内の次に上位のレジスタセルにシフトし、かつ
特定の桁数を下位桁として、次に上位のレジスタセル中
にストアされた累算値に加算することを含む。シフトさ
れた特定の桁数は、累算値の最下位桁よりも上位の下位
レジスタ中にストアされた累算値の桁数である。シフト
累算演算は、最下位レジスタセルから累算値を含む最上
位レジスタセルまでの重みの隣接したレジスタセルの間
で順次連続して行なわれる。シフト累算演算が完了した
後、レジスタセルのアレイ内に含まれる結果は、被乗数
と乗数との積でありかつ他の処理に要求されるように直
列または並列にシフトするために利用可能である。被乗
数と乗数とのそれぞれの桁数の重みは、正方マトリック
スにおいて各部分積のロケーションを直接定め、かつ正
方マトリックス中のロケーションは、どのレジスタセル
中へ各部分積がシフト累算演算のために累算されるかを
定める。

【０１１０】実際この好ましい方法を行なうための適切
な装置を用いれば、マトリックスは要求されない。それ
ぞれの部分積に含まれる第１の桁と第２の桁との重み
は、関係ｘ＝（ｍ＋ｎ）−１に従って、どのレジスタセ
ル中に部分積が累算されるべきかを定める。

【０１１１】図３はこの発明の好ましい方法に従って、
レジスタのセットアップを定めるための一般化された正
方マトリックスを表わす。図３において、第１の数（た
とえば被乗数）の桁数は、ａ_m（「ｍ」は第１の桁の重
みを示し、ｍ＝１，２，３，…）で示され、かつ第２の
数（たとえば乗数）の桁数は、ｂ_n（「ｎ」は第２の桁
の重みを示し、ｎ＝１，２，３，…）で示される。かか
る配列によって、第１の桁数のそれぞれの重みは図３の
正方マトリックスの列の数と直接相関関係があり、かつ
第２の桁数のそれぞれの重みは、図３の正方マトリック
スの行の数と直接相関関係がある。したがって、４桁の
数は、太線１０１内に含まれる４×４正方マトリックス
によって表されかつ図３の一般化された正方マトリック
ス中の、（列ｍ、行１）から（列１、行ｎ）へ走りここ
でｍ＝ｎである対角線は、太線１０１で規定される４×
４マトリックス内で、特定されたレジスタセルｒ_x中で
累算されるべき部分積を識別する。図３に示されるマト
リックスは、この好ましい方法を実行するために不可欠
ではないが、この方法の実務を例示しかつ説明するのに
有用である。つまり、図３の正方マトリックス内の部分
積の配置は、それぞれの部分積に含まれる対の組合せの
第１の桁と第２の桁との合成の重みにすべて依存し、
（列、行）指定（ｍ、ｎ）は、その中にそれぞれの部分
積が累算されるべきそれぞれのレジスタセルを完全に識
別する。したがって、それぞれの部分積の合成の重み
は、その中に部分積が累算されるべきレジスタセルを完
全に識別し、かつその中にそれぞれの部分積が累算され
るべきレジスタセルを定めるための中間ステップまたは
装置としてマトリックスが用いられる必要がない。

【０１１２】同様の態様で、６桁の被乗数と６桁の乗数
との積は、６×６正方マトリックスを規定する図３中の
太線１０４によって規定される正方マトリックスによっ
て求められることが可能である。８桁の被乗数と８桁の
乗数との積は、この発明のこの好ましい方法に従って、
図３中の太線１０６によって規定される８×８平方マト
リックスによって求められることが可能であり、１０桁
の被乗数と１０桁の乗数との積は、図３中の太線１０８
によって規定される１０×１０平方マトリックスによっ
て定められ得る。

【０１１３】したがって、２つの数を乗算するためのシ
ステムの一定の設計パラメータは、このシステムによっ
て対処されるべき被乗数−乗数演算の予期されるサイズ
を知るだけで容易に確定されることが可能である。たと
えば図３を再び参照して、レジスタｒ₇中の項の累算を
示す対角線は（列、行）位置（４，４）を通過し、設計
者は、被乗数または乗数のいずれかが４桁を含むであろ
うということのみを知る必要がある。それがわかれば、
Σｍ＋ｎ＝ｘ＋１を計算してｘ＝７を生成する。こうし
て、乗算に４つの桁が含まれるであろうということを知
るだけで、設計者は４桁の被乗数と４桁の乗数との演算
のためにこの発明のこの好ましい方法に対処するよう
に、７つのレジスタセルのアレイを設けることが要求さ
れるであろうと決定できる。また、所与の被乗数−乗数
演算のために要求される数のサイズを定めることによ
り、この発明のこの好ましい方法を実行することに含ま
れる、それぞれの部分積を求めるために要求される乗算
器の数を決定することが可能である。つまり、４桁の演
算（４×４マトリックスを要求する）のために、１６の
部分積が計算される。システムの設計者は１６個の乗算
器を設けることを選択してもよく、それにより、一クロ
ックサイクルで要求される１６の部分積を決定すること
を許容するか、または複数クロックサイクルで要求され
る１６の部分積を決定することを可能にするために、よ
り少ない数の乗算器が設けられてもよい。その上、単一
桁の乗算は部分積を求めるときにのみ含まれるので、４
×４の乗算器のみが要求される。こうして、先行技術の
乗算器装置に要求されるように、４桁の乗算演算のため
に２５６（つまり１６×１６）ビットの乗算器の代わり
に、設計者は８つの４×４乗算器（つまり８×４×４＝
１２８ビットの占有領域のみ）だけを用いて占有面積を
節約することを選んでもよい。

【０１１４】またさらに、特定の乗算演算に必要とされ
る乗算器およびレジスタセルのみを駆動するように制御
ソフトウェアまたはハードウェアがプログラムされても
よい。こうして、たとえば４×４システムが２桁の乗算
演算に対処して、必要な乗算器（ｍ×ｎ＝２×２＝４の
乗算器のみが要求される）のみを駆動してもよく、かつ
駆動される必要があるのは必要なレジスタセル（つまり
ｍ＋ｎ−１＝２＋２−１＝３のレジスタセルのみが要求
される）のみである。

【０１１５】部分積の分配決定に用いられる乗算器の数
を適正に選択することは、実際乗算演算の速度を上げ得
る、なぜなら部分積を求めるための数多くの下位の乗算
演算は同時に発生するからである。こうして、もし設計
者が１６の４×４乗算器（占有面積＝１６×４×４＝２
５６ビット）を使用して、４×４乗算演算に対処する
（つまり４桁の数を乗算する）ことを選べば、先行技術
では如何なる占有面積の利点も実現されないが、乗算演
算はより少ないクロックサイクルで完了されるであろ
う。

【０１１６】この発明の他の局面は、この発明のこの方
法を行なうための装置である。図４は２つの数の積を求
めるための先行技術の装置の概略のブロック図である。
図４において、乗算器装置１１は、被乗数を乗算器ユニ
ット１４に与える被乗数入力１２と、乗数を乗算器ユニ
ット１４に与える乗数入力１６とを含んで示される。乗
算器ユニット１４は、被乗数と乗数との積を表わす結果
を生成し、バス１８を介して結果レジスタ２０に与え
る。乗算器ユニット１４は、被乗数と乗数との予め定め
られたサイズに対処するのに十分大きい。たとえば４桁
の被乗数と４桁の乗数とに対処するために、乗算器ユニ
ット１４は１６×１６ビットの乗算器でなければならな
い。つまり、図４の乗算器装置１１のような先行技術の
乗算器装置において、乗算器ユニット１４は乗算に含ま
れるキャリおよび他のオーバヘッド操作に対処するため
に、１６列のトランジスタを含み、各々の列は１６行の
トランジスタを有し、かつ付加的行または列またはその
両方を有する。

【０１１７】図５はこの発明のこの装置の第１の実施例
を実行するための装置の概略図であり、そこで第１の数
は単一の第１のセグメント対に区分され、かつ第２の数
は単一の第２のセグメント対に区分される。かかる区分
は例Ｉないし例ＩＶに関連して示されかつ議論された。
図５において、乗算器装置３０は、入力３４で第１のセ
グメント対（ａ、ｂ）の上位セグメント「ａ」を受け、
かつ入力３６で第１のセグメント対（ａ、ｂ）の下位セ
グメント「ｂ」を受ける、算術論理ユニット（ＡＬＵ）
３２を含んで示される。

【０１１８】ＡＬＵ３８は、入力４０で第２のセグメン
ト対（ｃ，ｄ）の上位セグメント「ｃ」を受け、かつ入
力４２で第２のセグメント対（ｃ，ｄ）の下位セグメン
ト「ｄ」を受ける。ＡＬＵ３２はそこで和（ａ＋ｂ）が
生成される合計出力４４と、そこで差（ａ−ｂ）が生成
される差出力４６とを有する。ＡＬＵ３８はそこで和
（ｃ＋ｄ）が生成される合計出力４８と、そこで差（ｃ
−ｄ）が生成される差出力５０とを有する。

【０１１９】乗算器５２は入力５７でＡＬＵ３２の合計
出力４４を受けるように接続され、かつ入力５９でＡＬ
Ｕ３８の合計出力４８を受けるように接続される。乗算
器５２は出力５４で二次部分積（Ｐ２＝［ａ＋ｂ］［ｃ
＋ｄ］）を生成する。乗算器５６は入力５８でＡＬＵ３
２の差出力４６を受けるように接続され、かつ入力６０
でＡＬＵ３８の差出力５０を受けるように接続される。
乗算器５６は出力６２で三次部分積（Ｐ３＝［ａ−ｂ］
［ｃ−ｄ］）を生成する。乗算器５６はまた入力６４で
ＡＬＵ３２の入力３６から量「ｂ」を受け、かつ入力６
６でＡＬＵ３８の入力４２から量「ｄ」を受ける。乗算
器は出力６８で一次部分積Ｐ１（Ｐ１＝ｂｄ）を生成す
る。ＡＬＵ７０は入力７２で乗算器５２の出力５４から
二次部分積Ｐ２を受けかつ入力７４で乗算器５６の出力
６２から三次部分積Ｐ３を受ける。ＡＬＵ７０は合計出
力７６と差出力７８とを有する。二次部分積Ｐ２と三次
部分積Ｐ３との和は、合計出力７６で生成され、除算器
８０によって２で除算されかつ入力８４でＡＬＵ８２に
渡される。ＡＬＵ８２はまた入力８６で乗算器５６の出
力６８から一次部分積Ｐ１を受け、かつ差出力８８で加
算係数Ｆ⁺（Ｆ⁺＝［（Ｐ２＋Ｐ３）÷２］−Ｐ１）を
生成する。

【０１２０】ＡＬＵ７０の差出力７８で生成された出力
は、除算器９０によって２で除算されて減算係数Ｆ
^-（Ｆ^-＝［（Ｐ２−Ｐ３）÷２］）を生成する。加算
係数Ｆ⁺、減算係数Ｆ^-、および一次部分積Ｐ１は、こ
の発明のこの方法の第１の実施例に関連して説明された
関係に従って、レジスタ９２へ適切に与えられる。レジ
スタ９２は、この発明のこの方法の第１の実施例の説明
に関連して説明されたシフト累算演算を行ない、第１の
セグメント対（ａ，ｂ）と第２のセグメント対（ｃ，
ｄ）とによって表される数の積を出力９４で発生する。

【０１２１】図６はこの発明のこの方法の第１の実施例
を実行するための装置の概略のブロック図であり、そこ
で被乗数は第１のセグメント対（ａ₁，ｂ₁）と
（ａ₂，ｂ ₂）とに区分され、かつ乗数は第２のセグメ
ント対（ｃ₁，ｄ₁）と（ｃ₂，ｄ ₂）とに区分され
る。図６において、乗算器装置１００は、下位乗算器サ
ブシステム１０２と、上位乗算器サブシステム１０４
と、クロス乗算サブシステム１０６とを含んで示され
る。下位乗算器サブシステム１０２および上位乗算器サ
ブシステム１０４の各々は、図５に示される乗算器装置
３０と実質的に同一である。

【０１２２】したがって、下位乗算器サブシステム１０
２は、第１のセグメント対（ａ₁，ｂ₁）の上位セグメ
ント「ａ₁」および下位セグメント「ｂ₁」を入力とし
て受ける、ＡＬＵ１０８と、第２のセグメント対
（ｃ₁，ｄ₁）の上位セグメント「ｃ₁」および下位セ
グメント「ｄ₁」を入力として受けるＡＬＵ１１０とを
含む。

【０１２３】乗算器１１２は、ＡＬＵ１０８の合計出力
１１４と、ＡＬＵ１１０の合計出力１１８とから入力を
受けて、出力１２２で二次部分積Ｐ２_1,1（Ｐ２
_1,1（＝［ａ₁＋ｂ₁］［ｃ₁＋ｄ₁］）を与える。乗
算器１２４は、ＡＬＵ１０８の差出力１１６と、ＡＬＵ
１１０の差出力１２０とから入力を受けて、出力１２６
で三次部分積Ｐ３_1,1（Ｐ３_1,1＝［ａ₁−ｂ₁］［ｃ
₁−ｄ₁］）を与える。

【０１２４】ＡＬＵ１２８は乗算器１１２の出力１２２
から二次部分積Ｐ２_1,1と、乗算器１２４の出力１２６
から三次部分積Ｐ３_1,1とを入力として受ける。量（Ｐ
２_1, ₁＋Ｐ３_1,1）はＡＬＵ１２８の合計出力１３０で
与えられ、除算器１３４によって２で除算され、かつＡ
ＬＵ１３８へ入力として与えられる。量「ｂ₁」と量
「ｄ₁」とは乗算器１２４が出力１２７で一次部分積Ｐ
１_1,1（Ｐ１_1,1＝ｂ₁ｄ₁）を与えるように、乗算器
１２４に与えられる。Ｐ１_1,1はＡＬＵ１３８に入力と
して与えられ、かつアキュムレータ１４２中に累算する
ために与えられる。ＡＬＵ１３８の差出力１４０はアキ
ュムレータ１４２中に累算されるために、加算係数Ｆ⁺ _1,1（Ｆ⁺ _1,1＝［（Ｐ２_1,1＋Ｐ３_1,1）÷２］
−Ｐ１_1,1）を与える。量（Ｐ２_1,1−Ｐ３_1,1）はＡＬＵ１２８の
差出力１３２で与えられ、かつ除算器１３６によって２
で除算されて、アキュムレータ１４２中に累算されるた
めに減算係数Ｆ^- _1,1（Ｆ^- _1,1＝［Ｐ２_1,1−Ｐ３_1,1］÷２）を与える。

【０１２５】上位乗算サブシステム１０４は、第１のセ
グメント対（ａ₂，ｂ₂）の上位セグメント「ａ₂」と
下位セグメント「ｂ₂」とを入力として受ける、ＡＬＵ
１４４を含む。ＡＬＵ１４６は、第２のセグメント対
（ｃ₂，ｄ₂）の上位セグメント「ｃ₂」と下位セグメ
ント「ｄ₂」とを入力として受ける。乗算器１５６は、
ＡＬＵ１４４の合計出力１４８と、ＡＬＵ１４６の合計
出力１５２とから入力を受ける。乗算器１５８は、ＡＬ
Ｕ１４４の差出力１５０と、ＡＬＵ１４６の差出力１５
４とから入力を受ける。乗算器１５６は、出力１６０で
二次部分積Ｐ２_2, ₂（Ｐ２_2,2＝［ａ₂＋ｂ₂］［ｃ₂
＋ｄ₂］）を生成し、乗算器１５８は、出力１６２で三
次部分積Ｐ３_2,2（Ｐ３_2,2＝［ａ₂−ｂ₂］［ｃ₂−
ｄ₂］）を生成する。

【０１２６】ＡＬＵ１６４は、乗算器１５６の出力１６
０から二次部分積Ｐ２_2,2と、乗算器１５８の出力１６
２から三次部分積Ｐ３_2,2とを入力として受ける。量
（Ｐ２ _2,2＋Ｐ３_2,2）はＡＬＵ１６４の合計出力１６
６で生成され、除算器１７０によって２で除算され、か
つＡＬＵ１７２へ入力として与えられる。量（Ｐ２_2,2
−Ｐ３_2,2）はＡＬＵ１６４の差出力１６８で生成さ
れ、かつ除算器１７４によって２で除算されて、アキュ
ムレータ１４２中に累算されるために減算係数Ｆ^- _2,2（Ｆ^- _2,2＝［Ｐ２_2,2−Ｐ３_2,2］÷２）を与える。乗算器１５６は、量「ｂ₂」および量
「ｄ₂」を入力として受け、かつ出力１７６で一次部分
積Ｐ１_2,2（Ｐ１_2,2＝ｂ₂ｄ₂）を生成する。出力１
７６は作動的に接続されて、ＡＬＵ１７２への入力とし
て一次部分積Ｐ１_2,2を与え、かつアキュムレータ１４
２中に累算されるようにＰ１_2,2を与える。ＡＬＵ１７
２の差出力１７８は、アキュムレータ１４２中で累算さ
れるように加算係数Ｆ⁺ _2,2（Ｆ⁺ _2,2＝［Ｐ２_2,2＋Ｐ３_2,2］÷２−Ｐ
１_2,2）を与える。

【０１２７】クロス乗算サブシステム１０６は、乗算器
１８０、１８２、１８４、および１８６を含む。乗算器
１８０は、ＡＬＵ１４４の合計出力１４８で生成された
量（ａ₂＋ｂ₂）と、ＡＬＵ１１０の合計出力１１８で
生成された量（ｃ₁＋ｄ₁）とを入力として受け、かつ
出力１８８で二次部分積Ｐ２_2,1（Ｐ２_2,1＝［ａ₂＋
ｂ₂］［ｃ₁＋ｄ₁］）を生成する。乗算器１８２は、
ＡＬＵ１４４の差出力１５０で生成された量（ａ₂−ｂ
₂）と、ＡＬＵ１１０の差出力１２０で生成された量
（ｃ₁−ｄ₁）とを入力として受け、かつ出力１９０で
三次部分積Ｐ３_2, ₁（Ｐ３_2,1＝［ａ₂−ｂ₂］［ｃ₁
−ｄ₁］）を生成する。乗算器１８４は、ＡＬＵ１４６
の合計出力１５２で生成された量（ｃ₂＋ｄ₂）と、Ａ
ＬＵ１０８の合計出力１１４で生み出された量（ａ₁＋
ｂ₁）とを入力として受け、かつ出力１９２で二次部分
積Ｐ２_1,2（Ｐ２_1,2＝［ａ₁＋ｂ₁］［ｃ₂＋
ｄ₂］）を生成する。乗算器１８６は、ＡＬＵ１４６の
差出力１５４で生成された量（ｃ₂−ｄ₁）と、ＡＬＵ
１０８の差出力１１６で生成された量（ａ₁−ｂ₁）と
を入力として受け、かつ出力１９４で三次部分積Ｐ３
_1,2（Ｐ３_1.2＝［ａ₁−ｂ₁］［ｃ₂−ｄ₂］）を生
成する。

【０１２８】ＡＬＵ１９６は、乗算器１８０の出力１８
８から二次部分積Ｐ２_2,1と、乗算器１８２の出力１９
０から三次部分積Ｐ３_2,1とを受ける。ＡＬＵ１９６の
合計出力１９８で生成された量（Ｐ２_2,1＋Ｐ３_2,1）
は、除算器２０２によって２で除算され、かつＡＬＵ２
０４へ入力として与えられる。ＡＬＵ１９６の差出力２
００で生成された量（Ｐ２_2,1−Ｐ３_2,1）は、除算器
２０６によって２で除算されて、アキュムレータ１４２
中に累算されるために、減算係数Ｆ^- _2,1（Ｆ^- _2,1＝［Ｐ２_2,1−Ｐ３_2,1］÷２）を生成する。

【０１２９】乗算器１５８は量「ｂ₂」および量
「ｄ₁」を付加的入力として受け、かつ出力２０８で一
次部分積Ｐ１_2,1（Ｐ１_2,1＝ｂ₂ｄ₁）を生成する。
出力２０８は作動的に接続されて、一次部分積Ｐ１_2,1
を入力としてＡＬＵ２０４に与え、かつアキュムレータ
１４２中に累算されるためにＰ１_2,1を与える。ＡＬＵ
２０４は、アキュムレータ１４２中に累算されるために
加算係数Ｆ⁺ _2,1（Ｆ⁺ _2,1＝［Ｐ２_2,1＋Ｐ３_2,1］÷２−Ｐ
１_1,1）をその差出力２１０で与える。

【０１３０】ＡＬＵ２１２は、乗算器１８４の出力１９
２から二次部分積Ｐ２_1,2（Ｐ２_2, ₁＝［ａ₁＋ｂ₁］
［ｃ₂＋ｄ₂］）と、乗算器１８６の出力１９４から三
次部分積Ｐ３_1,2（Ｐ３_1,2＝［ａ₁−ｂ₁］［ｃ₂−
ｄ₂］）とを入力として受ける。ＡＬＵ２１２は、除算
器２１８によって２で除算され、かつＡＬＵ２２０への
入力として与えられる、量（Ｐ２_1,2＋Ｐ３_1,2）をそ
の合計出力２１４で与える。ＡＬＵ２１２はまた、除算
器２２２によって２で除算され、アキュムレータ１４２
中に累算されるために減算係数Ｆ^- _1,2（Ｆ^- _1,2＝［Ｐ２_1,2−Ｐ３_1,2］÷２）を生成する、量（Ｐ２_1,2−Ｐ３_1,2）をその差出力２
１６で与える。

【０１３１】乗算器１１２は、量「ｂ₁」および
「ｄ₂」を入力として受け、かつ出力２２４で一次部分
積Ｐ１_1,2（Ｐ１_1,2＝ｂ₁ｄ₂）を生成する。出力２
２４は作動的に接続されて、一次部分積Ｐ１_1,2を入力
としてＡＬＵ２２０に与え、かつアキュムレータ１４２
中に累算されるためにＰ１_1,2を与える。ＡＬＵ２２０
は、アキュムレータ１４２中に累算されるために加算係
数Ｆ⁺ _1,2（Ｆ⁺ _1,2＝［Ｐ２_1,2＋Ｐ３_1,2］÷２−Ｐ
１_1,2）をその差出力２２６で生成する。

【０１３２】アキュムレータ１４２は、さまざまな一次
部分積Ｐ１_m,nと、加算係数Ｆ⁺ _m, _nと、減算係数Ｆ^-
_m,nとを累算して、レジスタ２２８内のレジスタセル２
３０のアレイに記憶する。レジスタ２２８は、この発明
のこの方法の第１の実施例の説明に関連して説明され
た、シフト累算演算を行ない、シフト累算演算が完了し
た後レジスタ２２８内に残っている数は、第１のセグメ
ント対（ａ₁，ｂ₁）および（ａ₂，ｂ₂）を含む第１
の数と、第２のセグメント対（ｃ₁，ｄ₁）および（ｃ
₂，ｄ₂）を含む第２の数との積である。その積は、直
列か並列かのいずれか適切なように、出力２３２を介し
てシフトするために利用可能である。

【０１３３】図７はこの発明のこの方法の好ましい実施
例を実行するための装置の概略のブロック図である。図
７において、乗算装置２４０は、被乗数入力２４２から
被乗数を受け、かつ乗数入力２４４から乗数を受ける。
被乗数は、入力２４８でマルチプレクサ２４６によって
受けられ、かつ乗数はマルチプレクサ２４６の入力２５
０で受けられる。

【０１３４】乗算器２５４のアレイ２５２はバス２５６
によってマルチプレクサ２４６に作動的に接続される。
マルチプレクサ２４６は、入力２４８および２５０で受
けられた、被乗数および乗数のそれぞれの桁数の重みを
実現するようにプログラムされ、その結果、被乗数の桁
数と乗数の桁数との対の組合せのそれぞれを、かかる対
の組合せの各々についてのそれぞれ部分積を生成した
後、利用可能な乗算器２５４に送って乗算し、かつバス
２５６を介して乗算器２５４のアレイ２５２からそれぞ
れの部分積を受けた後、マルチプレクサ２４６は、それ
ぞれの部分積に含まれる対の組合せの被乗数の桁数の重
みと乗数の桁数の重みとに従って、それぞれの部分積を
結果レジスタ２６０中の適切なレジスタセル２５８で累
算することを指示する。

【０１３５】結果レジスタ２６０は、この発明のこの方
法の好ましい実施例に関連して説明されたシフト累算演
算を行ない、シフト累算演算が完了した後、レジスタセ
ル２５８のアレイに残っている数は、マルチプレクサ２
４６の入力２４８および２５０で受けられた被乗数入力
と乗数入力との積である。その結果は、乗算装置２４０
を用いるシステムによる使用または他の処理のために、
出力２６２を介して直列または並列のいずれか適切なよ
うにシフトするために利用可能である。

【０１３６】図８は、本発明の方法の好ましい実施例を
実行するための乗算装置の選択された部分へ電力を与え
るための装置の好ましい実施例の概略のブロック図であ
る。

【０１３７】理解を明確にするために、図７中のエレメ
ントと同様の図８中のエレメントは１００だけ増やした
同じ参照番号で示される。

【０１３８】図８において、乗算装置３４０は被乗数入
力３４２から被乗数を受けかつ乗数入力３４４から乗数
を受ける。被乗数Ｍｄ₁、Ｍｄ₂、…、Ｍｄ_mは被乗数
入力３４２で待ち行列に入れられてもよく、乗数Ｍ
ｒ₁、Ｍｒ₂、…、Ｍｒ_nは乗数入力３４４で待ち行列
に入れられてもよい。乗算装置３４０による乗算演算に
おいて用いられるべき現在の被乗数Ｍｄ₁は、入力３４
８でマルチプレクサ３４６によって受け取られ、かつ現
在の被乗数Ｍｄ₁との乗算演算において使用されるべき
現在の乗数Ｍｒ₁は、マルチプレクサ３４６の入力３５
０で受け取られる。

【０１３９】乗算器３５４のアレイ３５２はバス３５６
によってマルチプレクサ３４６に作動的に接続される。
マルチプレクサ３４６は、入力３４８、３５０で受け取
られた被乗数Ｍｄ_mおよび乗数Ｍｒ_nのそれぞれの桁数
の重みを実現するようにプログラムされ、その結果、被
乗数の桁数と乗数の桁数との対の組合せ（ａ_m，ｂ_n、
図 3参照）のそれぞれを適切な乗算器３５４に送って乗
算し、各かかる対の組合せ（ａ_n，ｂ_n）についてのそ
れぞれの部分積を生成したのち、かつバス３５６を介し
て乗算器３５４のアレイ３５２からそれぞれの部分積を
受取った後、マルチプレクサ３４６は、各部分積に含ま
れる対の組合せの被乗数桁数ａ_mの重みと乗数の桁数ｂ
_nの重みとに従って、結果レジスタ３６０の適切なレジ
スタセル３５８で各部分積の累算を指示する。

【０１４０】結果レジスタ３６０は本発明の方法の好ま
しい実施例に関連して説明されたシフト累算演算を実行
し、シフト累算演算が完了した後、レジスタセル３５８
のアレイに残っている数はマルチプレクサ３４６の入力
３４８、３５０で受け取られた被乗数Ｍｄ_mと乗数Ｍｒ
_nとの積である。その結果は直列または並列のいずれか
適切なように出力３６２を介してシフトするために利用
可能であり、乗算装置３４０を用いるシステムによって
用いられるかまたは他の処理がなされる。

【０１４１】乗算装置３４０はまた電力制御モジュール
３７０および電力伝達バス３７２、３７４を含む。電力
制御モジュール３７０は入力３７６を介して被乗数入力
Ｍｄ _mを受け、かつ入力３７８を介して乗数入力Ｍｒ_n
を受ける。入力３７６、３７８は現在の被乗数Ｍｄ₁お
よび現在の乗数Ｍｒ₁を受けてもよく、または図８に示
されるように早期の（つまりまだ処理されていない）被
乗数Ｍｄ_mおよび早期の乗数Ｍｒ_nを受けてもよい。

【０１４２】図８に示される企図された好ましい実施例
における乗算装置３４０の選択された素子の「駆動」
は、主として電界効果トランジスタ（ＦＥＴ）切換装置
のプリチャージを行なうことからなる。かかるプリチャ
ージは１クロックサイクル内で容易に完遂され得る。

【０１４３】電力伝達バス３７２は結果レジスタ３６０
と作動的に接続され、特に個々の電力ライン３８０を介
してそれぞれのレジスタセルｒ₁、…ｒ_xへ選択的に電
力を供給するように作動的に接続される。電力伝達バス
３７４は、適切な電力ライン３８２を介してそれぞれの
乗算器３５４へ電力を選択的に供給するように作動的に
接続される。

【０１４４】電力制御モジュール３７０は被乗数入力Ｍ
ｄ_mおよび乗数入力Ｍｒ_nを受け取り、かつ所与の乗算
演算に関連したそれぞれの被乗数入力Ｍｄ_mおよび乗数
Ｍｒ _nのサイズを決定する。図２および図３に関連して
議論したように、所与の乗算演算に含まれる桁数の数を
知るだけで本発明の好ましい方法に対処するために必要
なレジスタセルの数を決定することができ、さらに本発
明の好ましい方法の実行に含まれるそれぞれの部分積を
求めるために必要な乗算器の数を決定できる。

【０１４５】電力制御モジュール３７０は被乗数Ｍｄ_m
および乗数Ｍｒ_nのサイズを決定するための多数の手段
のうちの任意の適切な手段を用いてもよい。たとえば、
１つの数のうちの０でない桁の数が数えられてもよく、
または予め定められた数の桁数を含むフォーマットにお
いて先行０の数が数えられてもよい。

【０１４６】したがって、例により、電力制御モジュー
ル３７０は桁数ａ₁，ａ₂，ａ₃，０を含む被乗数Ｍｄ
_mを受けてもよく、かつ桁数ｂ₁，ｂ₂，ｂ₃，ｂ₄を
含む乗数Ｍｒ_nを受けてもよい。図２に図示されるアル
ゴリズムの関係に従って、３桁の被乗数と４桁の乗数と
を含む本発明の好ましい方法に対処するために必要なレ
ジスタｒ_xの数は、ｒ_x＝ｍ＋ｎ−１＝（３＋４−１）
＝６として求められ得る。したがって、電力制御モジュ
ール３７０は６つの結果レジスタｒ_xが、現在サンプリ
ングされている特定の被乗数Ｍｄ_mと乗数Ｍｒ_nとを含
む乗算演算に対処するために駆動されなければならない
ということを決定し得る。同様に、電力制御モジュール
３７０は、３桁の被乗数Ｍｄ_n（つまりａ₁，ａ₂，ａ
₃，０）および４桁の乗数Ｍｒ_n（つまりｂ₁，ｂ₂，
ｂ₃，ｂ₄）は、１２（つまり３×４）の部分積が計算
される必要があるということを決定し得る。したがっ
て、電力制御モジュール３７０は、１２の乗算器３５４
が関連した特定の乗算演算を完遂するために電力を必要
とするということを決定し得る。当然、図２および図３
に関連して述べたように、設計者は多サイクルの部分積
計算を企図してもよく、その結果もし利用可能な乗算器
３５４が１２より少なければ、必要なサイクルの数を決
定し、かつそれによって、所望される特定の乗算を行な
うためにプリチャージされるべき乗算器３５４の数を決
定するために、電力制御モジュール３７０によって他の
アルゴリズムの関係が用いられなければならない。

【０１４７】当然、乗算器３５４への電力のみが、また
は結果レジスタｒ_xへの電力のみが制御されるように、
電力伝達バス３７２または電力伝達バス３７４のいずれ
かが省略されてもよい。

【０１４８】与えられた詳細な図面および具体例が本発
明の好ましい実施例を説明するが、一方、それらは例示
のためだけであり、本発明の装置は開示された正確な詳
細および条件に限定されず、前掲の特許請求の範囲によ
って規定される本発明の精神から逸脱することなく様々
な変更が行なわれ得るということが理解されるべきであ
る。

【図面の簡単な説明】

【図１】この発明の方法の第１の実施例に従うレジスタ
セットアップを定めるための一般化されたマトリックス
を表わす図である。

【図２】この発明の方法に従う累算値のそれぞれのレジ
スタセルへの割当を示す表である。

【図３】この発明の方法の好ましい実施例に従うレジス
タセットアップを定めるための一般化されたマトリック
スを表わす図である

【図４】２つの数の積を求めるための先行技術の装置の
概略のブロック図である。

【図５】第１の数が単一の第１のセグメント対に区分さ
れかつ第２の数が単一の第２のセグメント対に区分され
る、この発明の方法の第１の実施例を実行するための装
置の概略図である。

【図６】被乗数は第１のセグメント対（ａ₁，ｂ₁）お
よび（ａ₂，ｂ₂）に分離されかつ乗数は第２のセグメ
ント対（ｃ₁，ｄ₁）および（ｃ₂，ｄ₂）に分離され
る、この発明の方法の第１の実施例を実行するための装
置の概略のブロック図である。

【図７】この発明の方法の好ましい実施例を行なうため
の装置の概略のブロック図である。

【図８】本発明の方法の好ましい実施例を実行するため
の乗算装置の選択された部分へ電力を供給するための装
置の概略のブロック図である。

【符号の説明】

３４０乗算装置３５４乗算器３５８レジスタセル３６０結果レジスタ３７２，３７４電力バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者ドナルド・ディ・モンデュールアメリカ合衆国、60540 イリノイ州、ネパービル、クラレモント・ドライブ、110

Claims

【特許請求の範囲】

【請求項１】乗算装置の選択された部分へ電力を与え
るための装置であって、前記乗算装置は第１の複数個の
桁数を有する第１の数と第２の複数個の桁数を有する第
２の数との積を求め、前記乗算装置は複数個の部分積を
求めるための複数個の乗算ユニットを含む複数個の素子
を含み、前記複数個の部分積は前記第１の複数個の桁数
と前記第２の複数個の桁数との対の組合せの各々につい
ての部分積を含み、さらに前記複数個の素子は情報を記
憶するためのレジスタ手段を含み、前記レジスタ手段は
予め定められた配列に従って前記複数個の部分積を累算
的に記憶するための複数個のレジスタセルを含み、前記
装置は、作動的に接続されて、前記第１の数と前記第２の数とを
受け、かつ前記第１の複数個の桁数を前記第２の複数個
の桁数と比較する、比較手段を含み、前記比較手段は前
記第１の複数個の桁数または前記第２の複数個の桁数に
含まれる最上位の桁数を求め、前記比較手段は、前記複
数個の乗算ユニットのうちの特定の乗算ユニット、前記
複数個のレジスタセルのうちの特定のレジスタセル、お
よび前記電力の供給源と作動的に接続され、前記比較手
段は予め定められたアルゴリズムの関係において前記最
上位の桁数の数を用いて前記複数個の素子のうちの特定
の素子へ前記電力を選択的に与える、装置。
【請求項２】前記特定の素子は前記複数個の乗算ユニ
ットのうちの特定の乗算ユニットを含む、請求項１に記
載の乗算装置の選択された部分へ電力を与えるための装
置。
【請求項３】前記特定の素子は前記複数個のレジスタ
セルのうちの特定のレジスタセルを含む、請求項１に記
載の乗算装置の選択された部分へ電力を与えるための装
置。
【請求項４】前記特定の素子は前記複数個のレジスタ
セルのうちの特定のレジスタセルを含む、請求項２に記
載の乗算装置の選択された部分へ電力を与えるための装
置。
【請求項５】電源から乗算装置の選択された部分への
電力伝達を制御するための装置であって、前記乗算装置
は第１の複数個の桁数を有する第１の数と第２の複数個
の桁数を有する第２の数との積を求め、前記乗算装置は
複数個の素子を含み、前記複数個の素子は複数個の部分
積を求めるための複数個の乗算ユニットを含み、前記複
数個の部分積は前記第１の複数個の桁数と前記第２の複
数個の桁数との対の組合せの各々についての部分積を含
み、さらに前記複数個の素子は情報を記憶するためのレ
ジスタ手段を含み、前記レジスタ手段は予め定められた
配列に従って前記複数個の部分積を累算的に記憶するた
めの複数個のレジスタセルを含み、前記装置は、前記電力を前記電源から前記乗算装置へ伝達するために
複数個の制御可能伝達経路を設けるための電力バス手段
と、前記伝達経路を制御して前記複数個の素子のうちの特定
の素子と前記電源との間で選択的に作動的接続を実行す
るための制御手段とを含み、前記制御手段は前記電源、前記電力バス手段、および前
記特定の素子と作動的に接続され、前記制御手段は前記
第１の数を前記第２の数と比較するための論理手段を含
み、前記論理手段は作動的に接続されて、少なくとも前
記乗算装置と同じくらい早期に前記第１の数および前記
第２の数を受け取り、前記論理手段は前記第１の数と前記第２の数との間で桁
数の大きい方の数を決定し、前記制御手段は前記桁数の
大きい方の数を用いる前記論理手段に応答して、前記電
力を前記複数個の素子のうちの特定の素子へ選択的に与
える、装置。
【請求項６】前記特定の素子は前記複数個の乗算ユニ
ットのうちの特定の乗算ユニットを含む、請求項５に記
載の電源から乗算装置の選択された部分への電力伝達を
制御するための装置。
【請求項７】前記特定の素子は前記複数個のレジスタ
セルのうちの特定のレジスタセルを含む、請求項５に記
載の電源から乗算装置の選択された部分への電力伝達を
制御するための装置。
【請求項８】前記特定の素子は前記複数個のレジスタ
セルのうちの特定のレジスタセルをさらに含む、請求項
６に記載の電源から乗算装置の選択された部分への電力
伝達を制御するための装置。