JPH06164988A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPH06164988A
JPH06164988A JP43A JP31482992A JPH06164988A JP H06164988 A JPH06164988 A JP H06164988A JP 43 A JP43 A JP 43A JP 31482992 A JP31482992 A JP 31482992A JP H06164988 A JPH06164988 A JP H06164988A
Authority
JP
Japan
Prior art keywords
circuit
median
clamp
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
English (en)
Inventor
Hiroshi Masuda
宏 増田
Tomohisa Tagami
知久 田上
Kenji Ozawa
健志 小沢
Katsuhisa Kitada
勝久 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP43A priority Critical patent/JPH06164988A/ja
Publication of JPH06164988A publication Critical patent/JPH06164988A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は映像信号のクランプ回路に関するも
ので、パルスノイズが混入した映像信号でも、黒レベル
を安定性よく基準レベルにクランプできるクランプ回路
を提供することを目的とする。 【構成】 入力信号レベルと帰還信号レベルとの差を引
算回路1で求め、縦続接続されたメディアン回路2、3
では引算回路1の出力信号が所定の期間クランプパルス
によりサンプリングされ、そのサンプリングされた信号
が複数のメディアンフィルタによりメディアン値に変換
され、減算器4ではこのメディアン値よりクランプレベ
ルが減算されて制御値が出力され、メモリ回路5では次
のクランプパルスによりサンプリングがなされ次の制御
値が得られるまで前の制御値が保持され、映像信号の黒
レベルが基準レベルに安定性よくクランプされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は映像信号のクランプ回路
に関するものである。
【0002】
【従来の技術】クランプ回路は入力された映像信号の黒
レベルをあるクランプレベルに強制的に合わせるための
回路であり、交流増幅された映像信号の直流再生など映
像信号処理特有の回路である。
【0003】図2にクランプ回路のいくつかの従来例を
示す。図2(a)はもっとも簡単なクランプ回路であり、
ダイオード1個を使ったものである。図2(a)の回路で
は出力側の電位が−0.7V以下になるとダイオードが導
通してコンデンサを充電し−0.7Vの電位に入力信号の
直流レベルがクランプされる。しかしこの回路ではダイ
オードの順方向特性が影響するので、図2(b)のように
それを打ち消すものが使用されている。クランプレベル
は0Vである。
【0004】また低周波領域では図2(C)のようにOPア
ンプ(コンパレータ)を利用したものがある。この回路
は精度はよいが、映像信号用のように負荷抵抗が小さ
く、高速の信号を扱う場合、短時間でコンデンサを充電
するため高速、高出力のOPアンプを使用する必要があ
る。
【0005】
【発明が解決しようとする課題】しかしながら前記のよ
うな従来の構成では、いずれの場合もパルスノイズがク
ランプすべき映像信号の位置に混入すると、信号の電位
がパルスノイズにより乱れ、画面に白または黒の横縞の
生じる欠点があった。
【0006】本発明はかかる点に鑑み、前述の欠点を排
除し、パルスノイズが混入した映像信号でも、黒レベル
を安定性よく基準レベルにクランプできるクランプ回路
を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
本発明は、入力信号レベルと帰還ループからの帰還信号
レベルとの差をとる引算回路と、前記引算回路の出力信
号からメディアン値を得るための縦続接続された第1の
メディアン回路及び第2のメディアン回路と、前記メデ
ィアン値よりクランプレベルを減算して制御値を出力す
る減算器と、前記制御値に基づいて前記帰還信号レベル
を出力するとともに、次の周期のクランプパルスにより
サンプリングがなされ次の周期における制御値が得られ
るまで前の制御値を保持するメモリ回路を備え、前記入
力信号の所定レベルが前記クランプレベルに合うように
した構成である。
【0008】
【作用】本発明は上記した構成により、クランプ回路に
負帰還作用とメディアンフィルタ処理をもたせ、映像信
号に混入したパルスノイズを有効に排除し、映像信号の
黒レベルを基準レベルに安定性よくクランプすることが
できる。
【0009】
【実施例】以下本発明の一実施例について図面を参照し
ながら詳細に説明する。図1は本発明の一実施例におけ
るクランプ回路を説明するためのブロック構成図であ
る。
【0010】図1において、1は入力信号レベルと帰還
作用により帰還された帰還信号レベルとの差をとる引算
回路、2、3は縦続接続された第1のメディアン回路及
び第2のメディアン回路で、第1のメディアン回路2で
は引算回路1の出力信号がその所定の期間クランプパル
スによりサンプリングされるとともに、そのサンプリン
グされた信号が複数のさまざまな大きさをもつメディア
ンフィルタによりメディアン値に変換され、第2のメデ
ィアン回路3では第1のメディアン回路2の出力値がメ
ディアンフィルタによりメディアン値に変換される。
【0011】4は減算器で、前記メディアン値よりクラ
ンプレベルが減算されて制御値が出力される。5は帰還
信号レベルを出力するためのメモリ回路で、次のクラン
プパルスによりサンプリングがなされ次の制御値が得ら
れるまで前の制御値が保持される。
【0012】図3のa、c、d、e、f、g、h、iは
それぞれ図1のa、c、d、e、f、g、h、iの信号
波形を示したものであり、この場合、入力信号は伝送さ
れてきたテレビジョン映像信号とし、これのペデスタル
レベルがクランプレベルにクランプされるものとする。
【0013】以上のように構成された本実施例の動作に
ついて説明すると、まず、引算回路1はパルスノイズの
乗った映像信号入力aよりメモリ回路5の出力jを減算
する。図3の映像入力信号aはテレビジョン信号の水平
同期信号とバースト信号を含むそのバックポーチ部分を
示したものである。引算回路1の出力信号bは本実施例
のクランプ回路の出力信号であるが、第1のメディアン
回路2、第2のメディアン回路3、減算器4、メモリ回
路5で構成される帰還ループを介して引算回路1に帰還
信号jとして入力される。第1のメディアン回路2の入
力端に入力された引算回路1の出力bでは映像信号の水
平同期のバックポーチの期間、繰り返しクランプパルス
によりサンプリングされる。
【0014】図3の信号cのサンプリング期間のクラン
プパルスの位置は、入力信号aに対応している。サンプ
リングされた出力信号bのその部分はメディアン回路2
にある3個のそれぞれ異なったウインドウをもつメディ
アンフィルタによりメディアン値d、e、fに変換され
る。メディアン値とは、パルスによるサンプリング期間
をさらにいくつかのサブサンプリング期間に分割し、サ
ブサンプリングされた変数を大きさの順に並べ、その中
央値のことをいう。
【0015】図4(a)は第1のメディアン回路2の内
部構造図であり、6、7、8はメディアンフィルタ、9
はパルスジェネレータである。図4(b)のb,c,P
1,P2,P3はそれぞれ図4(a)の信号波形b,c,P
1,P2,P3であり、3個のメディアンフィルタのウイン
ドウの位置および大きさは信号P1,P2,P3によって決定
される。第2のメディアン回路3は第1のメディアン回
路2の出力d、e、fよりメディアン値を抽出する。
【0016】図5(a)は第1のメディアン回路2内の
メディアンフィルタおよび第2のメディアン回路3に利
用可能な構造をもつ、ウインドウサイズが5の場合のメ
ディアンフィルタのブロック図の一例を示したものであ
り、10は遅延回路(図中ではD)、11は順序交換回
路(図中ではCS)である。図5中pより入力された信
号はウインドウサイズ5のウインドウ内で大きさの順に
並べかえられ、出力qよりそのウインドウ内のメディア
ン値が出力される。
【0017】以上の動作をした後、ウインドウを1サン
プルずらし、以下同様の動作を繰り返す。図5(b)は
順序交換回路のブロック図であり、i、jより入力され
た信号は大きさの順に並べかえられ、大きな方がm、小
さな方がnより出力される。減算器4では第2のメディ
アン回路3の出力値gと一定の直流レベルを有するクラ
ンプレベルhとの差が求められ、制御値iが出力され
る。メモリ回路5では次のサンプリングパルスによりサ
ンプリングがなされて次の制御値が得られるまで前の制
御値が保持され、出力jを所定の期間、引算回路1に送
り続ける。
【0018】このようにすることにより、本実施例によ
れば、パルスノイズの乗った映像信号に対しても安定性
よくクランプできる。また図5(a)に示した構造をも
つメディアンフィルタを第1のメディアン回路2内のメ
ディアンフィルタおよび第2のメディアン回路3に利用
する場合、この回路ではウインドウサイズに対応した個
数の遅延回路および順序交換回路が必要なため、ウイン
ドウサイズの2乗に比例して回路規模が大きくなる。
【0019】従って従来のメディアンフィルタに図5の
構成を利用する場合を考慮すれば、本実施例ではウィン
ドウサイズが従来の1/3のメディアンフィルタを使用
したため、回路規模は従来の1/9になる。このメディ
アンフィルタを3個使用したため、第1のメディアン回
路2の回路規模は従来の1/3となり、第2のメディア
ン回路3を含めても、全体としてウインドウサイズの大
きなメディアン回路を1個使用したものより回路の規模
を小さくできる。
【0020】なお、本実施例において、第1のメディア
ン回路2内のメディアンフィルタの個数を3個とし、メ
ディアンフィルタへのパルス位置および幅を図4(b)
に示めすようにしたが、他のフィルタの個数、パルス位
置および幅を用いてもよいことは言うまでもない。
【0021】
【発明の効果】以上のように本発明によれば、クランプ
回路に負帰還作用とメディアンフィルタ処理をもたせ、
入力信号特に映像信号のなかのあらかじめ定められた所
定のレベル、例えばテレビジョン信号内の水平同期信号
のバックポーチのペデスタルレベルを基準レベルに安定
性よくクランプしているので、映像信号に混入したパル
スノイズを有効に排除することができる。また、ウイン
ドウサイズの小さいメディアンフィルタを複数使用する
事により、回路規模を小さくできるのでその実用的効果
は大きい。
【図面の簡単な説明】
【図1】本発明の一実施例におけるクランプ回路のブロ
ック図
【図2】(a)は従来のクランプ回路の一構成例を示す
図 (b)は従来のクランプ回路の他の構成例を示す図 (c)は従来のクランプ回路のさらに他の構成例を示す
【図3】本実施例の各部の信号波形図
【図4】(a)は本実施例の第1のメディアン回路のブ
ロック図 (b)は同第1のメディアン回路の各部の信号波形図
【図5】(a)は本実施例のメディアンフィルタの一例
を示す図 (b)は同順序交換回路のブロック図
【符号の説明】
1 引算回路 2 第1のメディアン回路 3 第2のメディアン回路 4 減算器 5 メモリ回路 6、7、8 メディアンフィルタ 9 パルスジェネレータ 10 遅延回路 11 順序交換回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北田 勝久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】入力信号の所定レベルと帰還ループからの
    帰還信号レベルとの差をとる引算回路と、前記引算回路
    の出力信号からメディアン値を得るための縦続接続され
    た第1のメディアン回路及び第2のメディアン回路と、
    前記メディアン値よりクランプレベルを減算して制御値
    を出力する減算器と、前記制御値に基づいて前記帰還信
    号レベルを出力するとともに、次の周期のクランプパル
    スによりサンプリングがなされ次の周期における制御値
    が得られるまで前の制御値を保持するメモリ回路を備
    え、前記入力信号の所定レベルが前記クランプレベルに
    合うように構成したことを特徴とするクランプ回路。
  2. 【請求項2】入力信号がテレビジョン信号であることを
    特徴とする請求項1記載のクランプ回路。
  3. 【請求項3】入力信号の所定レベルがテレビジョン信号
    の水平同期信号のバックポーチのペデスタルレベルであ
    り、引算回路の出力がクランプパルスによりサンプリン
    グされる期間が前記バックポーチ期間であることを特徴
    とする請求項1記載のクランプ回路。
  4. 【請求項4】クランプパルスによりサンプリングされる
    周期がテレビジョン信号の水平ライン期間であることを
    特徴とする請求項2記載のクランプ回路。
JP43A 1992-11-25 1992-11-25 クランプ回路 Pending JPH06164988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06164988A (ja) 1992-11-25 1992-11-25 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06164988A (ja) 1992-11-25 1992-11-25 クランプ回路

Publications (1)

Publication Number Publication Date
JPH06164988A true JPH06164988A (ja) 1994-06-10

Family

ID=18058101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06164988A (ja) 1992-11-25 1992-11-25 クランプ回路

Country Status (1)

Country Link
JP (1) JPH06164988A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280339A1 (en) * 2001-07-25 2003-01-29 Eastman Kodak Company Median-based dark level acquisition circuit for a frame rate clamp

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280339A1 (en) * 2001-07-25 2003-01-29 Eastman Kodak Company Median-based dark level acquisition circuit for a frame rate clamp
US6909460B2 (en) 2001-07-25 2005-06-21 Eastman Kodak Company Median-based dark level acquisition for a frame rate clamp

Similar Documents

Publication Publication Date Title
JP3831460B2 (ja) 相関二重サンプリング装置
KR950011820B1 (ko) 디지탈 비데오 신호의 주파수 스펙트럼의 고주파수 부분을 피킹하는 장치
JPH06164988A (ja) クランプ回路
KR890001379A (ko) 비디오 신호 처리 방법 및 이를 위한 변환기
JP3064703B2 (ja) サンプルホールド回路
JPH06164987A (ja) クランプ回路
US3418425A (en) System for reducing low frequency variations in the average value of a signal
JPH05316338A (ja) サンプルホールド回路
JP2919722B2 (ja) Ccd信号処理回路
JP2798562B2 (ja) 信号補正回路
JPH021425B2 (ja)
JP3097180B2 (ja) 相関2重サンプリング回路
JP3298105B2 (ja) クランプ回路
JP2590076B2 (ja) 信号処理装置
JP2979556B2 (ja) 無信号検出装置
JPH04107075A (ja) クランプ回路
KR940000159Y1 (ko) 고화질용 키드 펄스 발생기
JP2884185B2 (ja) ビデオカメラ装置
JPH0488753A (ja) クランプ回路
JPH0438076A (ja) クランプ回路
JP2698263B2 (ja) 波形検出回路
JP2929920B2 (ja) レベルディテクタ回路
JPH05328230A (ja) 雑音低減回路
JPH065092A (ja) サンプルホールド回路
KR19980036044A (ko) 비디오 시스템의 클램프 장치