JPH06164981A

JPH06164981A - テレビジョン受像機

Info

Publication number: JPH06164981A
Application number: JP31750792A
Authority: JP
Inventors: Nobuo Itoi; 伸雄糸井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-11-26
Filing date: 1992-11-26
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】テレビジョン受像機の電源投入時に、確実に
水平ＡＦＣ回路を安定動作させること。【構成】本発明は、スイッチングレギュレータ（１
８）と、第１の回路ブロック（１９）と、第２の回路ブ
ロック（２０）と、第１水平ＡＦＣ回路（２４）と、
レギュレータ（３３）と、電圧検出回路（３４）と、第
１スイッチ（３５）とを備え、電圧検出回路（３４）の
出力信号に応じて、第１スイッチ（３５）を切り替える
ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機の
電源投入時の改良に関するものである。

【０００２】

【従来の技術】一般にテレビジョン受像機では、商用電
源を直接に電源とする水平回路ブロックと、該水平回路
ブロックに依って水平偏向コイルに発生した水平ＦＢＰ
（フライバックパルス）を平滑した電圧を電源とする回
路ブロックとを備えている。図２は、そのようなテレビ
ジョン受像機を示すもので、第１電源回路（１）は商用
電源を直接に利用している。テレビジョン受像機のコン
セントの接続や、メインスイッチの投入に応じて第１電
源回路（１）から水平ＡＦＣ回路（２）、水平駆動回路
（３）及び水平出力回路（４）に電源電圧が印加され、
それぞれ動作を開始する。水平ＡＦＣ回路（２）内の発
振器の動作に伴い、水平出力回路（４）から水平偏向電
流が発生し、ブラウン管（５）の水平偏向コイル（６）
に流れる。すると、水平のＦＢＰがコイル（フライバッ
クパルス）（７）に発生し、第２電源回路（８）に印加
される。第２電源回路（８）は、ＦＢＰを平滑し、ＩＦ
回路（９）、検波回路（１０）、同期分離回路（１１）
及び輝度及び色信号処理回路（１２）（Ｙ／Ｃ）に電源
電圧を印加する。このようにして、図２の回路全体に電
源電圧が供給される。

【０００３】

【発明が解決しようとする課題】しかしながら、図２の
回路において第２電源回路（８）の出力電圧が立ち上が
る際、トランジスタ（１３）からコンデンサ（１４）に
充電電流が流れ、該充電電流が流れている間、トランジ
スタ（１５）がオンしてしまう。トランジスタ（１５）
は、本来水平同期信号の到来時のみオンするように設計
されている。そのため、前述の如くトランジスタ（１
５）がある期間オンし続けてしまうと、水平ＡＦＣ回路
（２）に異常な信号が印加されることになってしまう。
その結果、水平ＡＦＣ回路（２）から異常な周波数の信
号が発生し、後段の水平トランジスタ（図示せず）が安
全動作領域をはずれてしまうという問題があった。

【０００４】そこで、第１電源回路（１）として、スイ
ッチング電源回路を利用することが考えられる。この場
合には第２電源回路（８）が不要となり、スイッチング
電源回路の出力電圧を同時に２つの回路ブロックに印加
できる。しかしながら、この場合にはスイッチング電源
回路と水平回路ブロックとの間に電流制限用のレギュレ
ータが必要となり、該レギュレータ内のコンデンサに起
因して水平回路ブロックに加わる電源電圧が、他の回路
ブロックに比べて遅くなってしまう。すると、今度は不
安定な状態の水平ＡＦＣ回路（２）に水平同期信号が印
加されることになり、水平ＡＦＣ回路（２）が誤動作す
る恐れがあった。

【０００５】

【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、第１のタイミングで電圧を発生する
第１の電源と、前記第１のタイミングより遅い第２のタ
イミングで電圧を発生する第２の電源と、前記第２の電
源の電源電圧により動作する水平ＡＦＣ回路と、前記第
１の電源の電源電圧により動作し、水平同期信号を発生
する発生手段と、前記第２の電源の電源電圧が所定値以
下であることを検出する検出回路と、前記検出回路の検
出出力信号に応じて、前記水平同期信号が前記水平ＡＦ
Ｃ回路に印加されるのを防止する防止手段とを備えるこ
とを特徴とする。

【０００６】

【作用】本発明によれば、第２の電源の電源電圧が所定
値以下であることを検出すると、その検出出力に応じて
水平同期信号が水平ＡＦＣ回路に印加されるのを禁止し
ている。

【０００７】

【実施例】図１は、本発明の一実施例を示す回路図で、
（１６）はビデオ信号を検波するＩＦ検波回路、（１
７）は商用電源を整流する整流回路、（１８）はスイッ
チングレギュレータ、（１９）はスイッチングレギュレ
ータ（１８）から電源電圧を供給される第１の回路ブロ
ック、（２０）はスイッチングレギュレータ（１８）か
ら電源電圧を供給される第２の回路ブロック、（２１）
はビデオ信号から水平同期信号（Ｈ）、垂直同期信号
（Ｖ）を分離する同期分離回路、（２２）はクロマビデ
オ信号処理回路、（２３）は前記垂直同期信号に応じて
種々のタイミング信号を発生する垂直カウントダウン回
路、（２４）は位相比較器（２５）、ＬＰＦ（２６）、
ＶＣＯ（２７）及び水平カウントダウン回路（２８）か
らなる第１水平ＡＦＣ回路、（２９）は水平カウントダ
ウン回路（２８）からの水平同期信号とＦＢＰとの位相
比較を行う位相比較器（３０）、ＬＰＦ（３１）、前記
水平同期信号の移相を行う移相回路（３２）からなる第
２水平ＡＦＣ回路、（３３）は第２の回路ブロック（２
０）用のレギュレータ、（３４）はレギュレータ（３
３）の出力電圧の変化を検出する電圧検出回路、（３
５）は電圧検出回路（３４）の出力信号に応じて水平同
期信号が位相比較器（２５）に印加されるのを禁止する
第１スイッチ、（３６）は電圧検出回路（３４）の出力
信号に応じてＶＣＯ（２７）の発振周波数制御端子にバ
イアス電源（３７）を接続する第２スイッチである。

【０００８】図１において、商用電源から１００Ｖの交
流電圧が整流回路（１７）に加わると、整流された電圧
がスイッチングレギュレータ（１８）に加わり、第１の
回路ブロック（１９）及び第２の回路ブロック（２０）
に各々同時に電源電圧を印加する。第１の回路ブロック
（１９）では、前記電源電圧をそのまま利用するので内
部の回路は電源投入とともにただちに動作を開始する。

【０００９】一方、第２の回路ブロック（２０）では、
前記電源電圧を一旦、レギュレータ（３３）に加え電流
制限してから内部の回路に電源を加えている。レギュレ
ータ（３３）は内部にコンデンサを有するのでその出力
電圧の立ち上がりは、第１の回路ブロック（１９）内の
それに比べて図３に示すとおり遅くなる。電圧検出回路
（３４）は、レギュレータ（３３）の出力電圧が十分に
低い（例えば、トランジスタのベース・エミッタ間電圧
Ｖ_BE）ことを検出すると「Ｈ」レベルの制御信号を発生
し第１スイッチ（３５）または第２スイッチ（３６）を
図示と逆に切り替える。図１においては、第１スイッチ
（３５）及び第２スイッチ（３６）の２つを示したが、
いずれかひとつで十分である。

【００１０】第１スイッチ（３５）を開放させ、第１の
回路ブロック（１９）からの水平同期信号が第１水平Ａ
ＦＣ回路（２４）に印加されるのを禁止すれば、第１水
平ＡＦＣ回路（２４）が異常状態で外部からの水平同期
信号にロックすることがなくなり、第１水平ＡＦＣ回路
（２４）の誤動作がなくなる。また、第２スイッチ（３
６）を切り替え、バイアス電源（３７）からの直流電圧
をＶＣＯ（２７）に印加すれば、前記直流電圧はＶＣＯ
（２７）のフリーラン周波数に対応する値に設定されて
いるので、ＶＣＯ（２７）はフリーラン周波数で発振す
るようになる。この状態となれば、仮に第１の回路ブロ
ック（１９）からの水平同期信号が第１水平ＡＦＣ回路
（２４）に印加されても、水平カウントダウン回路（２
８）から異常信号が発生することはない。

【００１１】その結果、水平カウントダウン回路（２
８）からは正常な分周出力信号が発生し、垂直カウント
ダウン回路（２３）、位相比較器（３０）、移相回路
（３２）に印加できる。第２水平ＡＦＣ回路（２９）
は、水平同期信号の位相をＦＢＰにロックさせるもので
あり、移相回路（３２）の出力信号は水平偏向回路（図
示せず）に印加される。

【００１２】図４は図１の具体回路図である。レギュレ
ータ（３３）の出力電圧の上昇に応じて端子（３８）の
基準電圧Ｖ_REFは、図５に示すとおりしだいに上昇す
る。そして、前記基準電圧Ｖ_REFが電圧Ｖ_BEを越える
と、抵抗（３９）を介してトランジスタ（４０）のベー
スに電流が流れ、トランジスタ（４０）がオンする。該
トランジスタ（４０）のオンは、前述の「Ｈ」レベルの
制御信号に相当する。この時、トランジスタ（４１）の
ベースに帰還信号を印加するトランジスタ（４２）、ト
ランジスタ（４３）にはまだ電流がほとんど流れていな
い。そのため、トランジスタ（４３）と電流ミラー関係
に接続されているトランジスタ（４４）にも電流が流れ
ない。

【００１３】この状態から前記基準電圧Ｖ_REFの値がさ
らに上昇し、正規の値まで上昇すると、トランジスタ
（４５）、（４６）、（４７）、（４２）及び（４３）
によるトランジスタ（４１）への帰還が行われるように
なり、トランジスタ（４２）及び（４３）が完全にオン
する。すると、トランジスタ（４４）もオンするので、
トランジスタ（４０）のベースが接地されトランジスタ
（４０）はオフする。該トランジスタ（４０）のオフ
は、前述の「Ｌ」レベルの制御信号に相当する。

【００１４】従って、図４の回路によれば、電源電圧が
立ち上がらず、所定値より低い間、検出信号を発生する
ことができる。

【００１５】

【発明の効果】以上述べた如く、本発明によれば、ＴＶ
受像機の電源投入に際して、水平ＡＦＣ回路を含む回路
ブロックの電源電圧の変化を検出し、電源電圧が十分に
高くなってから水平ＡＦＣ回路を動作させている。前記
回路ブロックの電源電圧の変化を検出することで、外部
の電源電圧の作り方がどのようなものでも確実に水平Ａ
ＦＣ回路を安定動作させることができる。

【図面の簡単な説明】

【図１】本発明のテレビジョン受像機を示す回路図であ
る。

【図２】従来のテレビジョン受像機を示す回路図であ
る。

【図３】図１の説明に供するための特性図である。

【図４】図１の電圧検出回路（３４）の具体回路図であ
る。

【図５】図１の説明に供するための特性図である。

【符号の説明】

（１８）スイッチングレギュレータ（１９）第１の回路ブロック（２０）第２の回路ブロック（２４）第１水平ＡＦＣ回路（３３）レギュレータ（３４）電圧検出回路（３５）第１スイッチ（３６）第２スイッチ

Claims

【特許請求の範囲】

【請求項１】第１のタイミングで電圧を発生する第１
の電源と、前記第１のタイミングより遅い第２のタイミングで電圧
を発生する第２の電源と、前記第２の電源の電圧により動作する水平ＡＦＣ回路
と、前記第１の電源の電圧により動作し、水平同期信号を発
生する発生手段と、前記第２の電源の電圧が所定値以下であることを検出す
る検出回路と、前記検出回路の検出出力信号に応じて、前記水平同期信
号が前記水平ＡＦＣ回路に印加されるのを防止する防止
手段と、を備えることを特徴とするテレビジョン受像機。
【請求項２】第１のタイミングで電圧を発生する第１
の電源と、前記第１のタイミングより遅い第２のタイミングで電圧
を発生する第２の電源と、前記第２の電源の電圧により動作する水平ＡＦＣ回路
と、前記第１の電源の電圧により動作し、水平同期信号を発
生する発生手段と、前記第２の電源の電源電圧が所定値以下であることを検
出する検出回路と、前記検出回路の検出出力信号に応じて、前記水平ＡＦＣ
回路内のＶＣＯの発振波数を一定状態とする手段と、を備えることを特徴とするテレビジョン受像機。