JPH06163606A - Acoustic charge transfer element - Google Patents

Acoustic charge transfer element

Info

Publication number
JPH06163606A
JPH06163606A JP33813392A JP33813392A JPH06163606A JP H06163606 A JPH06163606 A JP H06163606A JP 33813392 A JP33813392 A JP 33813392A JP 33813392 A JP33813392 A JP 33813392A JP H06163606 A JPH06163606 A JP H06163606A
Authority
JP
Japan
Prior art keywords
epitaxial layer
doped
layer
epitaxial
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33813392A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Sukai
和義 須貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP33813392A priority Critical patent/JPH06163606A/en
Publication of JPH06163606A publication Critical patent/JPH06163606A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

PURPOSE:To eliminate the need for strictly controlling dope quantity and film thickness of a charge supply layer and to make charge capacity larger. CONSTITUTION:An AlxGa1-xAs epitaxial layer (the third epitaxial layer) on a non-dope GaAs epitaxial layer 3, to be the second epitaxial layer, is to be non-dope, so that it does not work as a charge supply layer, and instead, an n-type impurities area 10 provided so as to reach the second, third and fourth epitaxial layers 3, 14, and 5, respectively, under an input diode 7, is made to work as a charge supply layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、信号電荷を弾性表面波
(SAW)の伝搬に伴うCW進行波型のポテンシャル井
戸で転送する高速アナログ信号処理デバイスとして用い
られる音響電荷転送素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an acoustic charge transfer device used as a high speed analog signal processing device for transferring signal charges in a CW traveling wave type potential well accompanying the propagation of a surface acoustic wave (SAW).

【0002】[0002]

【従来の技術】この種の音響電荷転送素子(Acoustic C
harge Transport Device)として、一対のAlxa1-x
sエピタキシャル層で挾まれたGaAsエピタキシャ
ル層からなるDH(Double Heterojunction)構造のポ
テンシャル井戸を転送チャンネルとするヘテロ接合型音
響電荷転送(HACT)素子が、次の文献で提案されて
いる(Appl.Phys.Lett.,Vol.52,NO.1,pp.18-20,198
8.)。
2. Description of the Related Art This type of acoustic charge transfer device (Acoustic C
harge Transport Device) as a pair of Al x G a1-x
A s the epitaxial layer made of GaAs epitaxial layer sandwiched by DH (Double Heterojunction) heterozygous acoustic charge transfer potential well structure as the transfer channel (HACT) devices have been proposed in the following literature (Appl. Phys.Lett., Vol.52, NO.1, pp.18-20,198
8.).

【0003】図5は上記文献で提案されている従来のヘ
テロ接合型音響電荷転送素子の構造を示すものである。
半絶縁性のGaAs基板1上にはノンドープのAlx
a1-xsエピタキシャル層(第1のエピタキシャル層)
2、ノンドープのGaAsエピタキシャル層(第2のエ
ピタキシャル層)3、上記エピタキシャル層2と同一材
料からなるn型Alxa1-xsエピタキシャル層(第3
のエピタキシャル層)4、上記エピタキシャル層3と同
一材料からなるノンドープのGaAsエピタキシャル層
(第4のエピタキシャル層)5が順次設けられている。
このうち一対のGaAsエピタキシャル層2,4で挾ま
れたGaAsエピタキシャル層3がチャンネル層として
のポテンシャル井戸として動作して、信号電荷パケット
が閉じ込められる。また、一般にGaAs基板1にはエ
ピタキシャル層の転位や欠陥を低減するためのバッファ
層が設けられるが、ここでは図示を省略している。
FIG. 5 shows the structure of a conventional heterojunction type acoustic charge transfer device proposed in the above document.
Non-doped Al x G on the semi-insulating GaAs substrate 1
a1-x A s epitaxial layer (first epitaxial layer)
2, non-doped GaAs epitaxial layer (second epitaxial layer) 3, n-type Al x G a1-x A s epitaxial layer (3 consisting of the epitaxial layer 2 of the same material
4), and a non-doped GaAs epitaxial layer (fourth epitaxial layer) 5 made of the same material as the epitaxial layer 3 are sequentially provided.
Of these, the GaAs epitaxial layer 3 sandwiched between the pair of GaAs epitaxial layers 2 and 4 operates as a potential well as a channel layer to trap a signal charge packet. Further, generally, the GaAs substrate 1 is provided with a buffer layer for reducing dislocations and defects in the epitaxial layer, but the illustration thereof is omitted here.

【0004】さらに、ノンドープのGaAsエピタキシ
ャル層5上には、信号電荷を転送するためのCW進行波
型のポテンシャル井戸を形成するSAWトランスデュー
サ6、オーミック電極7A及びゲート電極7Bを有する
ショットキーダイオードからなる入力ダイオード7、転
送電荷の進行方向に沿って信号を非破壊検出して出力す
る検出電極8、転送電荷をチャンネル層から引出す電荷
引出し電極9が各々設けられている。SAWトランスデ
ューサ6から励振されたSAWのCWポテンシャルは通
常の電荷転送素子(CCD)のクロック信号に相当す
る。入力ダイオード7に入力されるRF信号及びDCバ
イアスによって、チャンネル層としてのGaAsエピタ
キシャル層3に注入される電荷量が制御される。検出電
極8によって検出された信号は信号処理された後出力信
号となる。
Further, on the non-doped GaAs epitaxial layer 5, a Schottky diode having a SAW transducer 6 forming a CW traveling wave type potential well for transferring signal charges, an ohmic electrode 7A and a gate electrode 7B is formed. An input diode 7, a detection electrode 8 for nondestructively detecting and outputting a signal along the direction of transfer charge transfer, and a charge extraction electrode 9 for extracting transfer charge from the channel layer are provided. The SAW CW potential excited from the SAW transducer 6 corresponds to a clock signal of a normal charge transfer device (CCD). The RF signal input to the input diode 7 and the DC bias control the amount of charges injected into the GaAs epitaxial layer 3 as the channel layer. The signal detected by the detection electrode 8 becomes an output signal after signal processing.

【0005】ここで、n型Alxa1-xsエピタキシャ
ル層4は、この下部のGaAs層(チャンネル層)3へ
電荷を注入する電荷供給層として動作し、一般にn型不
純物が〜2×1017cm-3程度一様にドープされている。
このドープ量はSAWのポテンシャル井戸を短絡しない
ように、また上部のGaAs層5の表面の表面準位を満
たすのに必要な電子を供給し、チャンネル層3中に余分
な電子が残らないように比較的低い値が設定されてい
る。このドープ量が多すぎた場合には、SAWのポテン
シャル井戸の障壁高さが低下して信号を転送できなくな
ると共に、余分な電子がチャンネル層3中に残ってしま
って信号電荷と区別がつかなくなる。逆に、ドープ量が
少ないと空乏端が延び過ぎてチャンネル層3へ効率的に
電荷注入を行うのが不可能になる。
[0005] Here, n-type Al x G a1-x A s epitaxial layer 4 operates as a charge supply layer for injecting the lower portion of the GaAs layer (channel layer) 3 to the charge, is generally n-type impurity to 2 It is uniformly doped at about 10 17 cm -3 .
This doping amount does not short-circuit the potential well of the SAW and supplies electrons necessary for filling the surface level of the surface of the upper GaAs layer 5 so that excess electrons do not remain in the channel layer 3. A relatively low value is set. If the doping amount is too large, the barrier height of the SAW potential well is lowered and signals cannot be transferred, and excess electrons remain in the channel layer 3 and are indistinguishable from signal charges. . On the other hand, when the doping amount is small, the depletion end is excessively extended and it becomes impossible to efficiently inject charges into the channel layer 3.

【0006】さらに、この電荷供給層として動作するn
型Alxa1-xsエピタキシャル層4の膜厚は、オーミ
ック電極下の中性領域の端、つまり空乏端にチャンネル
層3を配置することが望ましく、これによって効率的な
電荷注入が可能となる。このように、ヘテロ接合型音響
電荷転送素子を効率良く動作させるには、電荷供給層で
あるn型Alxa1-xsエピタキシャル層4のドープ量
及び膜厚を厳密に制御する必要がある。
Further, n which operates as this charge supply layer
The film thickness of the type Al x G a1-x A s epitaxial layer 4, the end of the neutral region under the ohmic electrodes, i.e. it is desirable to place the channel layer 3 in the depletion edge, thereby enabling efficient charge injection Becomes Thus, in order to efficiently operate the heterojunction acoustic charge transfer device, it is necessary to strictly control the doping amount and the thickness of n-type Al x G a1-x A s epitaxial layer 4 is a charge supply layer is there.

【0007】一方、ヘテロ接合型音響電荷転送素子で
は、転送電荷はチャンネル層であるGaAs層3に閉じ
込められるが、現状のこのチャンネル層3の膜厚は必要
以上に膜厚を厚くせずに電荷容量を大きくするために、
かつ量子効果を最小限に抑えるために、例えば〜60nm
に設定されている。また、このチャンネル層3の上部の
n型Alxa1-xsエピタキシャル層4のAl混晶比は
オーミック電極形成のため〜0.3が限界であり、これ
による障壁の高さは〜0.25eVとなる。チャンネル
層3の電荷容量は、出力信号の大きさや信号処理デバイ
スのダイナミックレンジを決める重要な要素となる。こ
の点で、一層の電荷容量の拡大が望まれている。
On the other hand, in the heterojunction type acoustic charge transfer device, the transfer charge is confined in the GaAs layer 3 which is the channel layer. However, the current thickness of the channel layer 3 is not increased more than necessary and the charge is not increased. In order to increase the capacity,
And in order to minimize the quantum effect, for example ~ 60nm
Is set to. Also, Al mixed crystal ratio of the upper portion of the n-type Al x G a1-x A s epitaxial layer 4 of the channel layer 3 is limit to 0.3 for the ohmic electrode formation, which by the height of the barrier - It becomes 0.25 eV. The charge capacity of the channel layer 3 is an important factor that determines the magnitude of the output signal and the dynamic range of the signal processing device. In this respect, further expansion of the charge capacity is desired.

【0008】[0008]

【発明が解決しようとする課題】ところで従来のヘテロ
接合型音響電荷転送素子では、チャンネル層に対する電
荷注入及びチャンネル層の電荷容量の点で次のような問
題がある。 1.電荷注入を行う電荷供給層のドープ量及び膜厚を厳
密に制御しなければならないので、素子設計のマージン
が小さくなったり、素子製造時の歩留りが向上しなくな
る。 2.チャンネル層の電荷容量が大きくならないので、出
力信号の大きさや信号処理デバイスのダイナミックレン
ジの拡大が不可能となり、さらに信号処理デバイスの性
能向上、低損失化、高ゲイン化が不可能になる。
The conventional heterojunction type acoustic charge transfer device has the following problems in terms of charge injection into the channel layer and charge capacity of the channel layer. 1. Since the doping amount and the film thickness of the charge supply layer for injecting charges must be strictly controlled, the margin of device design becomes small and the yield at the time of device manufacturing cannot be improved. 2. Since the charge capacity of the channel layer does not increase, it becomes impossible to expand the size of the output signal and the dynamic range of the signal processing device, and further it becomes impossible to improve the performance of the signal processing device, reduce the loss, and increase the gain.

【0009】本発明は以上のような問題に対処してなさ
れたもので、電荷供給層のドープ量及び膜厚を厳密に制
御することを不要にすると共に、電荷容量を大きくする
ようにした音響電荷転送素子を提供することを目的とす
るものである。
The present invention has been made in consideration of the above problems, and eliminates the need for strictly controlling the doping amount and the film thickness of the charge supply layer and increases the charge capacity. It is intended to provide a charge transfer device.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に本発明は、半絶縁性の基板と、前記基板上に設けられ
たノンドープの第1のエピタキシャル層と、前記第1の
エピタキシャル層上に設けられたノンドープの第2のエ
ピタキシャル層と、前記第2のエピタキシャル層上に設
けられ前記第1のエピタキシャル層と同一材料からなる
ノンドープの第3のエピタキシャル層と、前記第3のエ
ピタキシャル層上に設けられ前記第2のエピタキシャル
層と同一材料からなるノンドープの第4のエピタキシャ
ル層と、前記第4のエピタキシャル層上に設けられ少な
くとも入力ダイオードを含む回路素子と、前記入力ダイ
オードの下部の前記第2、第3及び第4の各エピタキシ
ャル層に達するように設けられた第1導電型不純物領域
とを有することを特徴とするものである。
In order to achieve the above object, the present invention provides a semi-insulating substrate, a non-doped first epitaxial layer provided on the substrate, and a first epitaxial layer on the substrate. A non-doped second epitaxial layer provided on the second epitaxial layer, a non-doped third epitaxial layer formed on the second epitaxial layer and made of the same material as the first epitaxial layer, and the third epitaxial layer on the third epitaxial layer. A non-doped fourth epitaxial layer made of the same material as that of the second epitaxial layer, a circuit element provided on the fourth epitaxial layer and including at least an input diode, and the first diode below the input diode. And a first conductivity type impurity region provided so as to reach each of the second, third and fourth epitaxial layers. It is an butterfly.

【0011】さらに、他の本発明は、半絶縁性の基板
と、前記基板上に設けられたノンドープの第1のエピタ
キシャル層と、前記第1のエピタキシャル層上に設けら
れたノンドープの第2のエピタキシャル層と、前記第2
のエピタキシャル層上に設けられ各々異なる材料からな
る所定値以下の厚さのノンドープの第3及び第4のエピ
タキシャル層と、前記第4のエピタキシャル層上に設け
られ前記第1のエピタキシャル層と同一材料からなる第
1導電型の第5のエピタキシャル層と、前記第5のエピ
タキシャル層上に設けられ前記第2のエピタキシャル層
と同一材料からなるノンドープの第6のエピタキシャル
層と、前記第6のエピタキシャル層上に設けられ少なく
とも入力ダイオードを含む回路素子とを有することを特
徴とするものである。
Still another aspect of the present invention is to provide a semi-insulating substrate, a non-doped first epitaxial layer provided on the substrate, and a non-doped second epitaxial layer provided on the first epitaxial layer. An epitaxial layer and the second
Non-doped third and fourth epitaxial layers having different thicknesses, which are made of different materials and have a predetermined value or less, and the same material as the first epitaxial layer provided on the fourth epitaxial layer. A first conductive type fifth epitaxial layer, a non-doped sixth epitaxial layer formed on the fifth epitaxial layer and made of the same material as the second epitaxial layer, and the sixth epitaxial layer And a circuit element which is provided above and includes at least an input diode.

【0012】さらに、その他の本発明は、半絶縁性の基
板と、前記基板上に設けられたノンドープの第1のエピ
タキシャル層と、前記第1のエピタキシャル層上に設け
られたノンドープの第2のエピタキシャル層と、前記第
2のエピタキシャル層上に設けられ各々異なる材料から
なる所定値以下の厚さのノンドープの第3及び第4のエ
ピタキシャル層と、前記第4のエピタキシャル層上に設
けられ前記第2のエピタキシャル層と同一材料からなる
ノンドープの第5のエピタキシャル層と、前記第5のエ
ピタキシャル層上に設けられ少なくとも入力ダイオード
及び電荷引出し電極とを含む回路素子と、前記入力ダイ
オード及び電荷引出し電極の下部に前記第2、第3、第
4及び第5の各エピタキシャル層に達するように各々設
けられた第1導電型不純物領域とを有することを特徴と
するものである。
Still another aspect of the present invention is that a semi-insulating substrate, a non-doped first epitaxial layer provided on the substrate, and a non-doped second epitaxial layer provided on the first epitaxial layer. An epitaxial layer, non-doped third and fourth epitaxial layers formed on the second epitaxial layer and made of different materials and having a thickness of a predetermined value or less, and the second epitaxial layer formed on the fourth epitaxial layer. A non-doped fifth epitaxial layer made of the same material as the second epitaxial layer, a circuit element provided on the fifth epitaxial layer and including at least an input diode and a charge extraction electrode, and the input diode and the charge extraction electrode. A first conductive layer provided at a lower portion so as to reach the second, third, fourth and fifth epitaxial layers, respectively. It is characterized in that it has an impurity region.

【0013】[0013]

【作用】請求項1記載の本発明の構成によれば、第2の
エピタキシャル層上に設けられ第1のエピタキシャル層
と同一材料からなるノンドープの第3のエピタキシャル
層は、この下部のチャンネル層である第2のエピタキシ
ャル層に対する電荷供給層として動作せず、代わりに入
力ダイオードの下部の第2、第3及び第4の各エピタキ
シャル層に達するように設けられた第1導電型不純物領
域が電荷供給層として動作する。これにより、電荷供給
層のドープ層及び膜厚を厳密に制御することは不要にな
る。
According to the structure of the present invention as set forth in claim 1, the non-doped third epitaxial layer formed on the second epitaxial layer and made of the same material as the first epitaxial layer is the channel layer below this. The first conductivity type impurity region provided so as to reach the second, third and fourth epitaxial layers below the input diode instead of operating as a charge supply layer for a certain second epitaxial layer supplies a charge. Act as a layer. Thereby, it becomes unnecessary to strictly control the doped layer and the film thickness of the charge supply layer.

【0014】請求項2記載の本発明の構成によれば、第
1のエピタキシャル層上に設けられたノンドープの第2
のエピタキシャル層と、この第2のエピタキシャル層上
に設けられ所定値以下の厚さのノンドープの第3のエピ
タキシャル層とがチャンネル層として動作する。これに
より、電荷容量を大きくすることができる。
According to the structure of the present invention as defined in claim 2, the non-doped second layer provided on the first epitaxial layer.
And the non-doped third epitaxial layer, which is provided on the second epitaxial layer and has a thickness of not more than a predetermined value, operate as a channel layer. As a result, the charge capacity can be increased.

【0015】請求項3記載の本発明の構成によれば、請
求項1記載の発明の構成と請求項2記載の発明の構成と
を組み合わせることにより、電荷供給層及びチャンネル
層を構成する。これにより、電荷供給層のドープ量及び
膜厚を厳密に制御することを不要にすると共に、電荷容
量を大きくすることができる。
According to the third aspect of the present invention, the charge supply layer and the channel layer are formed by combining the configuration of the first aspect of the invention with the configuration of the second aspect of the invention. Thereby, it becomes unnecessary to strictly control the doping amount and the film thickness of the charge supply layer, and the charge capacity can be increased.

【0016】[0016]

【実施例】以下図面を参照して本発明の実施例を説明す
る。図1は本発明の音響電荷転送素子の第1の実施例を
示す断面図である。1は半絶縁性のGaAs基板、2は
ノンドープのAlxa1-xsエピタキシャル層(第1の
エピタキシャル層)、3はノンドープのGaAsエピタ
キシャル層(第2のエピタキシャル層)、5は前記エピ
タキシャル層3と同一材料からなるノンドープのGaA
sエピタキシャル層(第4のエピタキシャル層)、6は
SAWトランスデューサ、7は入力ダイオード、8は検
出電極、9は電荷引出し電極で、以上の各部は図5の従
来例と同一である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a first embodiment of the acoustic charge transfer device of the present invention. The semi-insulating GaAs substrate 1, 2 Al x G a1-x A s epitaxial layer of non-doped (first epitaxial layer) 3 is GaAs epitaxial layer of non-doped (second epitaxial layer), 5 the epitaxial Undoped GaA made of the same material as layer 3
s epitaxial layer (fourth epitaxial layer), 6 is a SAW transducer, 7 is an input diode, 8 is a detection electrode, 9 is a charge extraction electrode, and the above parts are the same as in the conventional example of FIG.

【0017】14は前記第2のエピタキシャル層3上に
設けられ前記第1のエピタキシャル層2と同一材料から
なるノンドープのAlxa1-xsエピタキシャル層(第
3のエピタキシャル層)、10は前記入力ダイオード7
の下部の前記第2、第3及び第4の各エピタキシャル層
3,14,5に達するように設けられたn型不純物領域
である。本実施例においては、第3のエピタキシャル層
14はノンドープとしたことによりこの下部のチャンネ
ル層である第2のエピタキシャル層3に対する電荷供給
層として動作しない。このためチャンネル層3には余分
な電子は残らず空乏状態となる。この代わりに、n型不
純物領域10がチャンネル層3に対する電荷供給層とし
て動作する。
[0017] 14 the second epitaxial layer 3 provided on the first epitaxial layer 2 and the undoped Al x G a1-x A s epitaxial layer of the same material (third epitaxial layer), 10 The input diode 7
Is an n-type impurity region provided so as to reach the second, third, and fourth epitaxial layers 3, 14, and 5 below. In this embodiment, since the third epitaxial layer 14 is non-doped, it does not operate as a charge supply layer for the second epitaxial layer 3 which is the lower channel layer. Therefore, the channel layer 3 is in a depleted state with no excess electrons remaining. Instead, the n-type impurity region 10 operates as a charge supply layer for the channel layer 3.

【0018】n型不純物領域10にはチャンネル層3に
供給されるべき電子が多量に存在しており、チャンネル
層3に対する電荷注入過程は従来と同様に入力ダイオー
ド7に印加される電気信号で制御される。このn型不純
物領域10は、拡散法に比べ高精度で不純物ドーピング
の制御が可能なイオン注入法によって容易に形成され、
そのn型不純物領域10の不純物濃度及び深さはイオン
注入時のドープ量、加速エネルギーを調整することによ
って精度良く制御することができる。このn型不純物領
域10は入力ダイオード7の下部に限らずに、電荷引出
し電極9の下部にも形成しても良い。また、第4のエピ
タキシャル層5はノンドープでなく、表面準位をある程
度電子で満たすために低濃度でn型不純物をドープする
ようにしても良い。
A large amount of electrons to be supplied to the channel layer 3 exist in the n-type impurity region 10, and the charge injection process into the channel layer 3 is controlled by an electric signal applied to the input diode 7 as in the conventional case. To be done. The n-type impurity region 10 is easily formed by an ion implantation method capable of controlling impurity doping with higher accuracy than the diffusion method,
The impurity concentration and depth of the n-type impurity region 10 can be accurately controlled by adjusting the doping amount and acceleration energy during ion implantation. The n-type impurity region 10 may be formed not only below the input diode 7 but also below the charge extraction electrode 9. The fourth epitaxial layer 5 may not be non-doped, but may be doped with an n-type impurity at a low concentration in order to fill the surface level with electrons to some extent.

【0019】このように第1の実施例によれば、電荷供
給層を従来のようなn型Alxa1-xsエピタキシャル
層でなくn型不純物領域10によって動作させるように
したので、電荷供給層のドープ量及び膜厚を厳密に制御
することは不要になる。これに伴い、電荷注入プロセス
が容易になるため、効率的な電荷注入が容易となり、素
子設計のマージンを大きくでき、素子製造時の歩留りを
向上することができる。加えて、電荷供給層としてのn
型不純物領域10は図1に示したように入力ダイオード
7の下部のみ存在するので、余分な電子がチャンネル層
3に残ることはない。また、このn型不純物領域10の
存在により、オーミック電極の接触を良好にすることが
できる。さらに、このn型不純物領域10の形成はイオ
ン注入法を利用することにより、不純物濃度及び深さを
精度良く制御することができる。
[0019] Thus, according to the first embodiment. Thus to operate the charge supply layer by a conventional manner such n-type Al x G a1-x A s epitaxial layer is not n-type impurity regions 10, It becomes unnecessary to strictly control the doping amount and the film thickness of the charge supply layer. As a result, the charge injection process is facilitated, so that efficient charge injection is facilitated, the device design margin can be increased, and the yield in device manufacture can be improved. In addition, n as a charge supply layer
Since the type impurity region 10 exists only under the input diode 7 as shown in FIG. 1, extra electrons do not remain in the channel layer 3. In addition, the presence of the n-type impurity region 10 can improve the contact of the ohmic electrode. Further, the n-type impurity region 10 is formed by using the ion implantation method, so that the impurity concentration and the depth can be accurately controlled.

【0020】図2は本発明の第2の実施例を示す断面図
及びエネルギーレベル分布図である。本実施例では、1
1は第2のエピタキシャル層となるノンドープのGaA
sエピタキシャル層3上に設けられたノンドープのIny
a1-ysエピタキシャル層(第3のエピタキシャル
層)、12はこの第3のエピタキシャル層11上に設け
られ第1のエピタキシャル層2と同一材料からなるノン
ドープのAlxa1-xsエピタキシャル層(第4のエピ
タキシャル層)である。第3及び第4のエピタキシャル
層11,12は共に〜20nmと極めて薄く形成されて、
第3のエピタキシャル層11は下部の第2のエピタキシ
ャル層3と共にチャンネル層として動作する。
FIG. 2 is a sectional view and an energy level distribution diagram showing a second embodiment of the present invention. In this embodiment, 1
1 is non-doped GaA which becomes the second epitaxial layer
undoped I ny provided on the s epitaxial layer 3
G a1-y A s epitaxial layer (third epitaxial layer), 12 is the third provided on the epitaxial layer 11 a first epitaxial layer 2 and a non-doped made of the same material Al x G a1-x A s It is an epitaxial layer (fourth epitaxial layer). The third and fourth epitaxial layers 11 and 12 are both extremely thin with a thickness of about 20 nm,
The third epitaxial layer 11 operates as a channel layer together with the lower second epitaxial layer 3.

【0021】第3のエピタキシャル層11であるIny
a1-ysの格子定数は、GaAs,Alxa1-xsの格
子定数と異なるため厚く形成すると層中に無数の転位が
発生するが、前記のように〜20nm程度の臨界膜厚に形
成することにより、転位は発生しない。図2の右側に示
したエネルギーレベル分布図から明らかなように、第3
のエピタキシャル層であるInya1-ysエピタキシャ
ル層11と第4のエピタキシャル層であるAlxa1-x
sエピタキシャル層12との間のヘテロ接合面でのエ
ネルギー差は、従来のAlxa1-xsエピタキシャル層
とGaAsエピタキシャル層との間のヘテロ接合面での
エネルギー差よりも大きくなる。図3は電荷転送チャン
ネルでの伝導帯のエネルギーレベル分布図を示してい
る。
The third epitaxial layer 11, I ny G
Since the lattice constant of a1-y A s is different from that of GaAs and Al x G a1-x A s , a large number of dislocations are generated in the layer when it is formed thick. Dislocations do not occur due to the thick formation. As is clear from the energy level distribution chart shown on the right side of FIG.
Of an epitaxial layer I ny G a1-y A s epitaxial layer 11 as the fourth epitaxial layer Al x G a1-x
Energy difference at the hetero interface between the A s epitaxial layer 12 is larger than the energy difference between the heterojunction surface between the conventional Al x G a1-x A s epitaxial layer and the GaAs epitaxial layer. FIG. 3 shows an energy level distribution diagram of the conduction band in the charge transfer channel.

【0022】ヘテロ接合型音響電荷転送素子での電荷の
閉じ込めは3次元的に実現されている。電荷が転送され
る方向、つまりSAWの進行方向に対してはSAWのポ
テンシャル井戸の障壁で電荷が閉じ込められている。S
AWのポテンシャルの障壁の高さは、〜1V程度と高く
なっている。SAWの進行方向に垂直で基板に平行な方
向の電荷の閉じ込めは、一般にプロトンの注入による半
絶縁性化、あるいはエサエッチでなされ、この方向の電
荷の閉じ込めはほぼ完全に行われる。従って、ヘテロ接
合型音響電荷転送素子での電荷の閉じ込めにおいては、
基板の深さ方向が最も不十分であり、転送チャンネルの
電荷容量は基板の深さ方向の電荷の閉じ込めが決めてい
ると言える。
The charge confinement in the heterojunction acoustic charge transfer device is realized three-dimensionally. In the charge transfer direction, that is, in the SAW traveling direction, the charge is confined by the barrier of the potential well of the SAW. S
The height of the potential barrier of the AW is as high as about 1V. The charge confinement in a direction perpendicular to the SAW traveling direction and parallel to the substrate is generally performed by semi-insulating by proton injection, or Esaetch, and the charge confinement in this direction is almost completely performed. Therefore, in charge confinement in the heterojunction acoustic charge transfer device,
It can be said that the depth direction of the substrate is the most insufficient, and the charge capacity of the transfer channel is determined by the charge confinement in the depth direction of the substrate.

【0023】基板の深さ方向の電荷の閉じ込めの度合い
は、ヘテロ接合界面でのエネルギー差でなされるため、
本実施例で示すようなInya1-ysエピタキシャル層
の導入はエネルギー差を大きくするので、電荷の閉じ込
めがより完全になる。特に転送チャンネルでの信号電荷
の分布は表面に偏って分布するため、Inya1-ys
ピタキシャル層の導入は確実にチャンネル層の電荷容量
を拡大する。
The degree of charge confinement in the depth direction of the substrate depends on the energy difference at the heterojunction interface.
The introduction of the InyG a1-y A s epitaxial layer as shown in this embodiment increases the energy difference, so that charge confinement becomes more complete. In particular the distribution of the signal charge in the transfer channel for uniformly distributed on the surface, the introduction of I ny G a1-y A s epitaxial layer to expand charge capacity of reliably channel layer.

【0024】このように第2の実施例によれば、チャン
ネル層をノンドープのGaAsエピタキシャル層3とこ
の上に設けられた所定値以下の厚さのノンドープのIny
a1-ysエピタキシャル層11とによって動作させる
ようにしたので、電荷容量を大きくすることができる。
これに伴い、出力信号の大きさや信号処理デバイスのダ
イナミックレンジの拡大が可能となり、さらに信号処理
デバイスの性能向上、低損失化、高ゲイン化が可能にな
る。すなわち、チャンネル層としてノンドープのIny
a1-ysエピタキシャル層11をノンドープのGaAs
エピタキシャル層3と共に用いることにより、電荷の閉
じ込めを完全にすることができるようになる。
[0024] Thus the second according to the embodiment, the channel layer below a predetermined value which is provided on the a GaAs epitaxial layer 3 of undoped thickness non-doped I ny
Since it is operated by the G a1-y A s epitaxial layer 11, the charge capacity can be increased.
As a result, the size of the output signal and the dynamic range of the signal processing device can be expanded, and further, the performance of the signal processing device can be improved, the loss can be reduced, and the gain can be increased. That is, as a channel layer, undoped InyG
a1-y A s an epitaxial layer 11 of non-doped GaAs
By using it together with the epitaxial layer 3, it becomes possible to completely confine charges.

【0025】図4は本発明の第3の実施例を示す断面図
で、第1の実施例と第2の実施例とを組み合わせた構造
を示している。第1のエピタキシャル層となるノンドー
プのAlxa1-xsエピタキシャル層2上に設けられた
ノンドープのGaAsエピタキシャル層(第2のエピタ
キシャル層)2と、この第2のエピタキシャル層2上に
設けられたノンドープのInya1-ysエピタキシャル
層11とによってチャンネル層が構成されている。第
2、第3、第4及び第5の各エピタキシャル層3,1
1,12,15に達するように設けられたn型不純物領
域10は入力ダイオード7の下部だけでなく、電荷引出
し電極9の下部にも存在している。
FIG. 4 is a sectional view showing a third embodiment of the present invention, showing a structure in which the first embodiment and the second embodiment are combined. A non-doped Al x G a1-x A s epitaxial layer 2 of undoped GaAs epitaxial layer provided on the (second epitaxial layer) 2 to be the first epitaxial layer, provided on the epitaxial layer 2 of the second channel layer is formed by the non-doped I ny G a1-y a s epitaxial layer 11 that is. Second, third, fourth and fifth epitaxial layers 3, 1
The n-type impurity regions 10 provided so as to reach 1, 12, 15 exist not only below the input diode 7 but also below the charge extraction electrode 9.

【0026】このような第3の実施例によれば、第1及
び第2の実施例の構成を組み合わせたことにより、各実
施例で得られた効果をそのまま得ることができる。すな
わち、電荷供給層のドープ量及び膜厚を厳密に制御する
ことを不要にすると共に、電荷容量を大きくすることが
できるので、これに伴った諸々の効果を得ることができ
る。
According to the third embodiment as described above, by combining the configurations of the first and second embodiments, the effects obtained in the respective embodiments can be directly obtained. That is, it is not necessary to strictly control the doping amount and the film thickness of the charge supply layer, and the charge capacity can be increased, so that various effects can be obtained.

【0027】[0027]

【発明の効果】以上述べたように本発明によれば、素子
構造に改良を加えるようにしたので、電荷供給層のドー
プ量及び膜厚を制御することを不要にすると共に、電荷
容量を大きくすることができる音響電荷転送素子を提供
することができる。
As described above, according to the present invention, since the device structure is improved, it becomes unnecessary to control the doping amount and the film thickness of the charge supply layer, and the charge capacity is increased. It is possible to provide an acoustic charge transfer device capable of

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の音響電荷転送素子の第1の実施例を示
す断面図である。
FIG. 1 is a cross-sectional view showing a first embodiment of an acoustic charge transfer device of the present invention.

【図2】本発明の第2の実施例を示す断面図及びエネル
ギーレベル分布図である。
FIG. 2 is a sectional view and an energy level distribution diagram showing a second embodiment of the present invention.

【図3】第2の実施例の動作原理を説明する電荷転送チ
ャンネルでの伝導帯のエネルギーレベル分布図である。
FIG. 3 is an energy level distribution diagram of a conduction band in a charge transfer channel for explaining the operation principle of the second embodiment.

【図4】本発明の第3の実施例を示す断面図である。FIG. 4 is a sectional view showing a third embodiment of the present invention.

【図5】従来例を示す断面図である。FIG. 5 is a cross-sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

2 ノンドープAlxa1-xsエピタキシャル層 3 ノンドープGaAsエピタキシャル層 5 ノンドープGaAsエピタキシャル層 6 SAWトランスデューサ 7 入力ダイオード 8 検出電極 9 電荷引出し電極 10 n型不純物領域 11 ノンドープInya1-ysエピタキシャル層 12 ノンドープAlxa1-xsエピタキシャル層 14 ノンドープAlxa1-xsエピタキシャル層2 non-doped Al x G a1-x A s epitaxial layer 3 doped GaAs epitaxial layer 5 doped GaAs epitaxial layer 6 SAW transducer 7 input diode 8 detection electrodes 9 charge extraction electrode 10 n-type impurity region 11 doped I ny G a1-y A s epitaxial layer 12 non-doped Al x G a1-x A s epitaxial layer 14 non-doped Al x G a1-x A s epitaxial layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半絶縁性の基板と、前記基板上に設けら
れたノンドープの第1のエピタキシャル層と、前記第1
のエピタキシャル層上に設けられたノンドープの第2の
エピタキシャル層と、前記第2のエピタキシャル層上に
設けられ前記第1のエピタキシャル層と同一材料からな
るノンドープの第3のエピタキシャル層と、前記第3の
エピタキシャル層上に設けられ前記第2のエピタキシャ
ル層と同一材料からなるノンドープの第4のエピタキシ
ャル層と、前記第4のエピタキシャル層上に設けられ少
なくとも入力ダイオードを含む回路素子と、前記入力ダ
イオードの下部の前記第2、第3及び第4の各エピタキ
シャル層に達するように設けられた第1導電型不純物領
域とを有することを特徴とする音響電荷転送素子。
1. A semi-insulating substrate, a non-doped first epitaxial layer provided on the substrate, and the first
A non-doped second epitaxial layer provided on the epitaxial layer, a non-doped third epitaxial layer provided on the second epitaxial layer and made of the same material as the first epitaxial layer, and the third epitaxial layer. A non-doped fourth epitaxial layer made of the same material as that of the second epitaxial layer, the circuit element including at least an input diode provided on the fourth epitaxial layer, and the input diode of An acoustic charge transfer device, comprising: a first conductivity type impurity region provided so as to reach the second, third, and fourth epitaxial layers below.
【請求項2】 半絶縁性の基板と、前記基板上に設けら
れたノンドープの第1のエピタキシャル層と、前記第1
のエピタキシャル層上に設けられたノンドープの第2の
エピタキシャル層と、前記第2のエピタキシャル層上に
設けられ各々異なる材料からなる所定値以下の厚さのノ
ンドープの第3及び第4のエピタキシャル層と、前記第
4のエピタキシャル層上に設けられ前記第1のエピタキ
シャル層と同一材料からなる第1導電型の第5のエピタ
キシャル層と、前記第5のエピタキシャル層上に設けら
れ前記第2のエピタキシャル層と同一材料からなるノン
ドープの第6のエピタキシャル層と、前記第6のエピタ
キシャル層上に設けられ少なくとも入力ダイオードを含
む回路素子とを有することを特徴とする音響電荷転送素
子。
2. A semi-insulating substrate, a non-doped first epitaxial layer provided on the substrate, and the first
A non-doped second epitaxial layer provided on the epitaxial layer, and non-doped third and fourth epitaxial layers provided on the second epitaxial layer and made of different materials and having a thickness of a predetermined value or less. A fifth epitaxial layer of the first conductivity type formed on the fourth epitaxial layer and made of the same material as the first epitaxial layer, and a second epitaxial layer formed on the fifth epitaxial layer And a circuit element including at least an input diode provided on the sixth epitaxial layer and a non-doped sixth epitaxial layer made of the same material as described above.
【請求項3】 半絶縁性の基板と、前記基板上に設けら
れたノンドープの第1のエピタキシャル層と、前記第1
のエピタキシャル層上に設けられたノンドープの第2の
エピタキシャル層と、前記第2のエピタキシャル層上に
設けられ各々異なる材料からなる所定値以下の厚さのノ
ンドープの第3及び第4のエピタキシャル層と、前記第
4のエピタキシャル層上に設けられ前記第2のエピタキ
シャル層と同一材料からなるノンドープの第5のエピタ
キシャル層と、前記第5のエピタキシャル層上に設けら
れ少なくとも入力ダイオード及び電荷引出し電極とを含
む回路素子と、前記入力ダイオード及び電荷引出し電極
の下部に前記第2、第3、第4及び第5の各エピタキシ
ャル層に達するように各々設けられた第1導電型不純物
領域とを有することを特徴とする音響電荷転送素子。
3. A semi-insulating substrate, a non-doped first epitaxial layer provided on the substrate, and the first
A non-doped second epitaxial layer provided on the epitaxial layer, and non-doped third and fourth epitaxial layers provided on the second epitaxial layer and made of different materials and having a thickness of a predetermined value or less. A non-doped fifth epitaxial layer formed on the fourth epitaxial layer and made of the same material as the second epitaxial layer, and at least an input diode and a charge extraction electrode provided on the fifth epitaxial layer. And a first conductive type impurity region provided below the input diode and the charge extraction electrode so as to reach the second, third, fourth and fifth epitaxial layers, respectively. Characteristic acoustic charge transfer device.
JP33813392A 1992-11-24 1992-11-24 Acoustic charge transfer element Pending JPH06163606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33813392A JPH06163606A (en) 1992-11-24 1992-11-24 Acoustic charge transfer element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33813392A JPH06163606A (en) 1992-11-24 1992-11-24 Acoustic charge transfer element

Publications (1)

Publication Number Publication Date
JPH06163606A true JPH06163606A (en) 1994-06-10

Family

ID=18315225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33813392A Pending JPH06163606A (en) 1992-11-24 1992-11-24 Acoustic charge transfer element

Country Status (1)

Country Link
JP (1) JPH06163606A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835170A (en) * 1986-09-25 1989-05-30 Sumitomo Chemical Company, Limited Seed disinfectant composition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835170A (en) * 1986-09-25 1989-05-30 Sumitomo Chemical Company, Limited Seed disinfectant composition
AU604499B2 (en) * 1986-09-25 1990-12-20 Sumitomo Chemical Company, Limited Seed disinfectant composition

Similar Documents

Publication Publication Date Title
JP2786327B2 (en) Heterojunction field effect transistor
US5495115A (en) Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same
EP0199435B1 (en) Field effect semiconductor device
US4908325A (en) Method of making heterojunction transistors with wide band-gap stop etch layer
KR900000208B1 (en) Semiconductor device compressing n-channel and p-channel tr. and production method
US5949095A (en) Enhancement type MESFET
JP2914049B2 (en) Compound semiconductor substrate having heterojunction and field effect transistor using the same
US5059545A (en) Three terminal tunneling device and method
EP0216155A2 (en) Three-terminal tunnelling device
JP2558418B2 (en) Field effect element and method of manufacturing the same
JPH06163606A (en) Acoustic charge transfer element
JPS61147577A (en) Complementary semiconductor device
JP2811753B2 (en) Speed modulation type field effect transistor
JPH0355978B2 (en)
JP3119207B2 (en) Resonant tunnel transistor and method of manufacturing the same
JP3434624B2 (en) Field effect transistor
JPH0684959A (en) High electron mobility field effect semiconductor device
JP3616745B2 (en) Manufacturing method of semiconductor device
JP2708492B2 (en) Method for manufacturing semiconductor device
JP3054216B2 (en) Semiconductor device
JP4347919B2 (en) Semiconductor device
JP2761211B2 (en) Semiconductor device
JPH0786573A (en) High electron-mobility transistor
JPH07120791B2 (en) Semiconductor device
JPH07142511A (en) Hetero junction field-effect transistor