JPH06163540A - 薄膜の表面処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 高価な平坦化樹脂を使用せずに、安価な塗布
材料を使用しても膜表面の平坦性を向上できるようにす
ることを目的とする。 【構成】 突部１３のある第１導体層１２が形成された
セラミック基板１１上に、突部１３の上部が露出するよ
うにレジスト膜１４を塗布形成し、このレジスト膜１４
をマスクとして突部１３をエッチング除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、多層配線基板あるい
は半導体集積回路において、導体層，絶縁層表面の平坦
性を向上させるための薄膜の表面処理方法に関するもの
である。

【０００２】

【従来の技術】同一の基板上に金属などからなる配線層
を絶縁膜を介して複数層積み上げて形成していく場合、
下層に形成されている配線による段差が、その上に絶縁
膜を介して次の配線を形成する段階で、段差のある部分
と無い部分とに均一な配線を形成することを非情に困難
にしている。従って、このような場合、絶縁膜を形成す
るときにその絶縁膜を平坦に形成する必要がある。

【０００３】この、下層に配線層などの段差を有する場
合でも、形成する膜の表面を平坦にする方法にエッチバ
ック法がある。図６は、ＳＥＭＩテクノロジーシンポジ
ウム９０講演予行集（Ｓｅｍｉｃｏｎｄｕｃｕｔｏｒ
Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ編集）の２７５ページに示さ
れた従来の薄膜処理方法（いわゆるエッチバック法）を
説明するための断面図であり、図において６１は基板、
６２は基板６１上に形成された配線、６３は配線６２上
に形成された絶縁膜、６４は絶縁膜６３上に形成された
平坦化樹脂からなるエッチバック層である。

【０００４】次にこの表面処理方法（エッチバック法）
について説明する。２つの配線層間を電気的に絶縁する
ために化学気相成長法で形成された絶縁膜６３の表面に
は、下層の配線６２の上に対応する部分に凸部が存在す
る。この上に、図６（ａ）に示すように、平坦化樹脂を
スピンコート法で塗布してエッチバック層６４を形成す
る。エッチバック層６４の表面は、材料の平坦化樹脂の
特性上、絶縁膜６３の表面凹凸を吸収した平坦な状態と
なる。この後、エッチバック層６４と絶縁膜６３とが同
じ速度でエッチングされる条件で、エッチバック層６４
の表面からエッチングを行う。この時、エッチバック層
６４表面の平坦性が維持されたままエッチングされるの
で、図６（ｂ）に示すように、エッチバック層６４が完
全にエッチングされた段階において、配線６２上に平坦
化された絶縁膜６３’が得られる。

【０００５】

【発明が解決しようとする課題】従来は以上のようのな
されていたので、膜の表面を高度に平坦化できるもの
の、材質の異なる膜を同じ速度でエッチングしなければ
ならなかった。すなわち、従来例におけるエッチバック
層６４は基本的には有機物からなる高分子化合物であ
り、絶縁膜６３は酸化シリコンなどの無機物である。こ
のように異なる材質の物質を、同じ速度でエッチングし
ようとする場合、多くの場合は、単純に化学反応のみを
用いるウエットエッチングでは成し得ることは不可能で
あり、複数の反応系を利用できるドライエッチングを利
用し、複数の反応ガスを使用しなければならない。

【０００６】また、ドライエッチングを利用する場合で
も、エッチング速度の比はエッチングを速く行おうとす
ればするほど大きく広がっていくので、多くの場合エッ
チング速度が極めて小さい条件を選択しなければならな
いという問題があった。このため、生産性が低いという
問題があった。また、スピンコート法により塗布するだ
けで、下層の凹凸を吸収し、塗布表面が平になる平坦化
樹脂は、非常に高価な材料であり、これを使用する従来
の方法では材料コストが増大するという問題があった。

【０００７】この発明は、上記のような問題を解決する
ためになされたもので、高価な平坦化樹脂を使用せず
に、安価な塗布材料を使用しても膜表面の平坦性を向上
できるようにすることを目的とする。

【０００８】

【課題を解決するための手段】この発明の薄膜の表面処
理方法は、基板上に第１の薄膜を形成する第１の工程
と、第１の薄膜とは異なる材料の第２の薄膜を、第１の
薄膜表面の凸部以外に形成する第２の工程と、第１の薄
膜の凸部のエッチング速度が第２の薄膜のエッチング速
度より早い条件で、第１の薄膜の凸部をエッチングする
第３の工程とを有することを特徴とする。また、第２の
薄膜を除去する第４の工程を含むことを特徴とする。

【０００９】

【作用】部分的に突起部などの凹凸を有する膜表面の、
その突起部だけがエッチングされ、膜表面から突起部な
どの凹凸を取り除くことができる。

【００１０】

【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１は、この発明の１実施例である薄膜の表
面処理方法を示すための多層基板の断面図であり、同図
において、１１はセラッミック基板、１２は銅からなる
第１導体層、１３は第１導体層１２を形成するときにそ
の表面に析出などの異常により生じる凸部、１４は粘度
６０ｃｐｓのノボラック系のレジストからなるレジスト
膜、１５はポリイミド樹脂からなる絶縁膜、１６は第２
導体層である。レジスト膜１４を形成するためのレジス
トは、塗布面に段差，突起がある場合、その凸部上への
塗布膜厚が、平坦部，凹部への塗布膜厚の９０％以下に
なる特性を有していれば良い。

【００１１】次に、この多層基板の製造方法を説明す
る。まず、セラッミック基板１１の表面にスパッタ法に
より厚さ０．１μｍの銅膜を形成し、更にこの銅膜を下
地として電気銅めっきにより厚さ５μｍの第１導電層１
２を形成する。ここで、電気銅めっき時に、めっき表面
に銅が異常析出することがあり、この異常析出が発生す
ると、高さ５μｍ程度の凸部１３が第１導電体層１２の
表面に生じる。

【００１２】その後、図１（ａ）に示すように、粘度６
０ｃｐｓのノボラック系レジストをセラッミック基板１
１を４０００ｒｐｍで３０秒間回転することによるスピ
ンコート法で第１導体層１２の表面に塗布し、その後１
２０℃で３０分間加熱乾燥して膜厚１μｍのレジスト膜
１４を形成する。このとき凸部１３の先端部は、図１
（ａ）に示すように、レジスト膜１４により被覆されず
露出する。

【００１３】このように、凸部１３の先端がレジスト膜
に被覆されずに露出している状態で、この基板を１０％
硝酸水溶液中に１５分間浸漬する。これにより、レジス
ト膜１４に被覆されている第１銅電層１２の平坦な部分
は硝酸にエッチングされず、先端が露出している凸部１
３は硝酸にエッチングされて、図１（ｂ）に示すように
その大部分が取り除かれる。その後、レジスト膜１４を
剥離し、図１（ｃ）に示すように、第１導体層１２の表
面にスピンコートにより厚さ３μｍの絶縁層１５を形成
し、絶縁層１５の表面に無電界めっきにより厚さ０．０
７μｍの銅膜を形成して引き続きこの銅膜を下地として
電気銅めっきにより厚さ５μｍの第２導体層１６を形成
する。

【００１４】このポリイミド樹脂からなる絶縁層１５を
介して第１導体層１２と第２導体層１６が形成された多
層基板について、第１導体層１２と第２導体層１６の導
通状態を測定したところ短絡は生じていなかった。一
方、凸部をエッチングせずに形成した多層基板では第１
導体層と第２導体層間で短絡が生じていた。これらの結
果より、レジスト膜１４をマスクとするエッチングによ
り、凸部１３のだけがエッチングされ、第１導体層１２
の表面の平坦性が向上したことが確認できる。

【００１５】実施例２．図２はこの発明の第２の実施例
を説明するための多層基板の断面図であり、同図におい
て、２１はセラッミック基板、２２は銅からなる第１導
体層、２３は第１導体層表面に付着した粒径１μｍ程度
の小さい金属銅粒子、２４は第１導体層表面に付着した
粒径５μｍ程度の大きい金属銅粒子、２５，２６はレジ
スト膜、２７はポリイミド樹脂からなる絶縁層、２８は
銅からなる第２導体層である。レジスト膜２５，２６を
形成するためのレジストは、実施例１と同様に、塗布面
に段差，突起がある場合、その凸部上への塗布膜厚が、
平坦部，凹部への塗布膜厚の９０％以下になる特性を有
していれば良い。

【００１６】次に、この多層基板の製造方法を説明す
る。まず、セラッミック基板２１の表面にスパッタ法に
より厚さ０．２μｍの銅膜を第１導体層２２として形成
する。このとき、銅を成膜するスパッタ装置のチャンバ
内壁面に付着している銅粒子が落下し、第１導体層２２
の表面に小さい金属銅粒子２３と大きい金属銅粒子２４
が付着する。その後、粘度６０ｃｐｓのノボラック系レ
ジストをセラッミック基板２１を１５００ｒｐｍで回転
することにより塗布し、１２０℃で３０分間加熱乾燥
し、図２（ａ）に示すように、第１導体層２２の表面に
膜厚２μｍのレジスト膜２５を形成する。

【００１７】このとき、小さい金属銅粒子２３はレジス
ト膜２５の膜厚２μｍよりも小さいのでレジスト膜２５
により完全に被覆される。しかし、大きい銅粒子２４
は、レジスト２５の膜厚よりも大きいので、その先端部
がレジスト膜２５により被覆されず露出する。そして、
このセラッミック基板２１を１０％硝酸水溶液中に１２
分間浸漬し、図２（ｂ）に示すように、銅粒子２４の先
端部の高さが１μｍ程度になるまでエッチングする。

【００１８】次いで、レジスト膜２５を剥離し、今度は
粘度１５ｃｐｓのノボラック系レジストをセラッミック
基板２１を４０００ｒｐｍで回転することにより塗布
し、１１０度で３０分間加熱乾燥し、図２（ｃ）に示す
ように、膜厚０．３μｍのレジスト膜２６を形成して小
さい金属銅粒子２３と大きい金属銅粒子２４との先端部
を露出させる。

【００１９】そして、このセラッミック基板２１を再度
１０％硝酸水溶液中に３分間浸漬し、レジスト膜２６に
覆われていない小さい金属銅粒子２３と大きい金属銅粒
子２４とをエッチングして除去した（図２（ｄ））。そ
の後、レジスト２６を剥離し、第１導体層２２の表面に
スピンコートにより厚さ３μｍの絶縁層２７を形成し、
更に、絶縁層２７の表面にスパッタ法により厚さ０．２
μｍの銅膜を第２導体層２８として形成して、図２
（ｅ）に示すような、多層基板を形成する。

【００２０】この多層基板について第１導体層２２と第
２導体層２８の導通状態を測定したところ短絡は生じて
おらず、小さい金属銅粒子２３と大きい金属銅粒子２４
がエッチングされたことにより、第１導体層２２が充分
に平坦化されたことが確認できた。

【００２１】実施例３．図３はこの発明の第３の実施例
を説明するための多層基板の断面図であり、同図におい
て、３１はセラッミック基板、３２は銅からなる第１導
体層、３３は第１導体層３２の表面に付着した粒径１μ
ｍの小さい金属銅粒子、３４は粒径５μｍの大きい金属
銅粒子、３５，３６はレジスト膜、３７は窒化シリコン
からなる誘電層、３８は銅からなる第２導体層である。
レジスト膜３５，３６を形成するためのレジストは、実
施例１，２と同様の特性を有していれば良い。

【００２２】次に、この多層基板の製造方法を説明す
る。まず、実施例２と同様にして、表面に小さい金属銅
粒子３３と大きい金属銅粒子３４が付着した厚さ０．２
μｍの第１導体層３２をセラッミック基板３１上に形成
する。その後、粘度１５ｃｐｓのノボラック系レジスト
をセラッミック基板３１を４０００ｒｐｍで回転するこ
とにより塗布し、これを１１０℃で３０分間加熱乾燥
し、第１導体層３２の表面に膜厚０．３μｍのレジスト
膜３５を形成する。

【００２３】このとき、図３（ａ）に示すように、実施
例２とは異なり、小さい金属銅粒子３３も大きい金属銅
粒子３４もレジスト膜３５の膜厚よりも粒径が大きいの
で、その先端部はレジスト膜３５により被覆されない。
この基板を１０％硝酸水溶液中に３分間浸漬し、図３
（ｂ）に示すように、このエッチングにより小さい金属
銅粒子３３を０．２μｍ程度に、大きい金属銅粒子３４
の高さを４μｍ程度にまでエッチングする。

【００２４】その後、レジスト膜３５を剥離し、今度は
粘度６０ｃｐｓのノボラック系レジストをセラッミック
基板３１を１５００ｒｐｍで回転することにより塗布
し、これを１２０℃で３０分間加熱乾燥し、膜厚２μｍ
のレジスト膜３６を形成する。これにより、図３（ｃ）
に示すように、小さい金属銅粒子３３はレジスト膜３６
により完全に被覆され、大きい金属銅粒子３４の先端部
は露出する。そして、このセラッミック基板３１を再度
１０％硝酸水溶液中に１２分間浸漬しすることにより、
大きい金属銅粒子３４のみをエッチングする。

【００２５】このエッチングにより、図３（ｄ）に示す
ように、大きい金属銅粒子３４も小さい金属銅粒子３３
と同様に、ほとんど除去される。この後、レジスト膜３
６を剥離し、第１導体層３２の表面に窒化シリコンを化
学気相成長法により厚さ０．５μｍの誘電層３７を形成
し、その上にスパッタにより厚さ．２μｍの銅膜を第２
導体層３８として形成し、図３（ｅ）に示すように、多
層基板を製造する。

【００２６】この多層基板について第１導体層３２と第
２導体層３８間の静電容量を測定したところ、２０ｎＦ
／ｃｍ² の値が得られた。これにより、小さい金属銅粒
子３３，大きい金属銅粒子３４がエッチングされ、第１
導体層３２の表面が充分に平坦化され、第１導体層３２
と第２導体層３８との間に正常にコンデンサが形成され
ていることが確認されたことになる。

【００２７】実施例４．図４はこの発明の第４の実施例
を説明するための多層基板の断面図であり、同図におい
て、４１はシリコン基板、４２は銅からなる第１配線
層、４３は酸化シリコンからなる第１絶縁層、４４は銅
からなる第２配線層、４５は酸化シリコンからなる第２
絶縁層、４６は第２絶縁層４５の表面の小さい凸部、４
７は第２絶縁層４５の表面の大きい凸部、４８はレジス
ト膜である。レジスト膜４８を形成するためのレジスト
は、実施例１，２，３と同様の特性を有する。

【００２８】次に、この多層基板の製造方法を説明す
る。まず、シリコン基板４１の表面にスパッタ法により
銅膜を形成し、これをフォトリソグラフィにより形成し
たパターンをマスクとしてエッチングすることにより膜
厚０．５μｍの第１配線層４２を形成する。次いで、第
１配線層４２が形成されたシリコン基板４１上に、化学
気相成長法により酸化シリコンを成膜し、膜厚１μｍの
第１絶縁層４３を形成する。次に、第１絶縁層４３上
に、第１配線層４２と同様に第２配線層を形成する。こ
のとき、第１配線層４２の一部の配線の上に第２配線層
の配線が重なるように形成される。

【００２９】次いで、第１絶縁層４３と同様に第２絶縁
層を、第２配線層上に形成する。このとき、図４（ａ）
に示すように、第２絶縁層４５の、その上に第２配線層
４４の配線が形成されていない第１配線層の部分の上
に、段差０．５μｍ程度の大きい凸部４６が形成され
る。また、第２絶縁層４５の、第１配線層４２の配線上
に第２配線層４４の配線が重なるようにして形成された
部分の上に、段差１μｍの大きい凸部４７が形成され
る。

【００３０】次に、粘度３０ｃｐｓのノボラック系レジ
ストをシリコン基板４１を３０００ｒｐｍで回転するこ
とにより塗布し、これを１１０℃で３０分加熱乾燥し、
上記の状態の第２絶縁層４５の上に、膜厚０．７μｍの
レジスト膜４８を形成する。レジスト膜４８は膜厚０．
７μｍなので、段差０．５μｍの小さい凸部４６は、図
４（ａ）に示すように、このレジスト膜４８に被覆され
るが、段差１μｍの大きい凸部４７はその先端がレジス
ト膜４７より露出してしまう。

【００３１】次にこの基板を５％弗酸水溶液に１０分浸
漬し、図４（ｂ）に示すように、大きい凸部４７をその
段差が約０．５μｍになるまでエッチングする。このと
き、小さい凸部４６は、レジスト膜４８に覆われている
ので、弗酸に侵されることなくエッチングされず、結果
として大きい凸部４７と小さい凸部４６はその段差が
０．５μｍと同一になる。その後、図４（ｃ）に示すよ
うに、酸素ガスを使用したプラズマエッチングにより、
小さい凸部４６が露出するまでレジスト膜４８をエッチ
ングする。このとき、反応ガスとして酸素を用いている
ので、有機物でない酸化シリコンからなる大きい凸部４
７は、エッチングされない。

【００３２】引き続き、このシリコン基板４１を５％弗
酸水溶液に１０分浸漬し、図４（ｄ）に示すように、小
さい凸部４６と大きい凸部４７とを約０．５μｍエッチ
ングする。そして、最後にプラズマエッチングによりレ
ジスト４８を完全に除去する。以上のことにより、その
下に配線が通過していることにより発生する、絶縁層の
段差は０．１μｍ以下となり、その表面が十分に平坦化
されていることを確認できた。

【００３３】実施例５．図５は、この発明の第５の実施
例を説明するための多層基板の断面図であり、同図にお
いて、５１はセラッミック基板、５２は銅からなる第１
導体層、５３は第１導体層表面に生じた凸部、５４は樹
脂濃度１５重量％のポリイミド前駆体ワニスからなる第
１絶縁層、５５はやはりポリイミド前駆体ワニスからな
る第２絶縁層、５６は銅からなる第２導体層である。

【００３４】次に、この多層基板の製造方法を説明す
る。まず、実施例１と同様にして、セラッミック基板５
１の表面に膜厚５μｍの第１導電体層５２を形成する。
このとき、やはり実施例１と同様に高さ５μｍ程度の凸
部５３が第１半導体層５２表面に形成される。次いで、
この第１導体層５２の表面に、ポリイミド前駆体ワニス
を、３０秒間３０００回転させることによるスピンコー
ト法により塗布し、この後９０℃で３０分，２００℃で
３０分，３５０℃で６０分加熱してポリイミド前駆体ワ
ニスを熱硬化させ、膜厚０．５μｍの第１絶縁層を形成
する。このとき、図５（ａ）に示すように、凸部５３の
先端部は第１絶縁層５４により被覆されず露出する。こ
の第１絶縁層が、他の実施例におけるレジスト膜に相当
する。

【００３５】次に、このセラッミック基板５１を１０％
硝酸水溶液中に１５分間浸漬し、凸部５３をエッチング
する。このエッチングにより凸部５３はエッチングさ
れ、図５（ｂ）に示すように、第１導体層５２は、ほと
んど凸部がなくなった平坦な表面となる。次いで、図５
（ｃ）に示すように、第１絶縁層５４の表面にポリイミ
ド前駆体ワニスを１０００ｒｐｍのスピンコートにより
塗布し、前記の第１絶縁層５４の形成と同様に熱硬化さ
せ、膜厚２μｍの第２絶縁層５５を形成する。

【００３６】この後、実施例１と同様にして、第２絶縁
層５５の表面に膜厚５μｍの第２導体層５６を形成し、
多層基板を形成する。この多層基板について第１導体層
５２の第２導体層５６の導通状態を測定したところ短絡
は生じておらず、凸部５３のエッチングにより第１導体
層５２の表面の平坦性が向上したことを確認できた。

【００３７】なお、上記実施例では、多層配線基板を形
成するための基板として、セラッミック、シリコンの場
合について説明したが、これに限るものではなく、基板
として有用な他の無機，有機の材料、あるいはそれらの
複合材料であっても良い。また、生じる凸部の材質につ
いても、銅，酸化シリコンに限らず、乾式あるいは湿式
のエッチングが可能な他の無機物あるいは有機物であっ
ても良い。更に、凸部の高さについては、上記実施例で
は５μｍ程度以下の場合について説明したが、これを越
える高さの凸部もエッチングは可能であり、凸部はいか
なる高さであっても良い。

【００３８】また、エッチングレジストの形成について
も、上記実施例では有機膜をスピンコートする場合につ
いて説明したが、凸部を有する基板上において、１０％
以上の平坦化能（すなわち、凸部表面での膜厚が平坦部
での膜厚の９０％以下になる）を示して形成可能であれ
ば、その材質及び形成法を特に限定するものではなく、
例えば無機膜の乾式プロセスによる形成であっても良
い。

【００３９】

【発明の効果】以上説明したように、この発明によれ
ば、高価な平坦化樹脂を使用せずに、また、時間を掛け
る必要がない条件で、凹凸や突起部の無い平坦な表面を
もつ膜を形成できる。従って、材料コストを低減するこ
とが可能となり、加えて、生産性を向上させることが可
能となるという効果がある。

【図面の簡単な説明】

【図１】この発明の１実施例である薄膜の表面処理方法
を説明するための多層基板の製造途中の断面図である。

【図２】この発明の第２の実施例を説明するための多層
基板の製造途中の断面図である。

【図３】この発明の第３の実施例を説明するための多層
基板の製造途中の断面図である。

【図４】この発明の第４の実施例を説明するための多層
基板の製造途中の断面図である。

【図５】この発明の第５の実施例を説明するための多層
基板の製造途中の断面図である。

【図６】従来の多層基板の製造方法を説明するための多
層基板の製造途中の断面図である。

【符号の説明】

１１ セラッミック基板 １２ 第１導体層 １３ 凸部 １４ レジスト膜 １５ 絶縁層 １６ 第２導体層

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１２月２０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】同一の基板上に金属などからなる配線層
を絶縁膜を介して複数層積み上げて形成していく場合、
下層に形成されている配線による段差が、その上に絶縁
膜を介して次の配線を形成する段階で、段差のある部分
と無い部分とに均一な配線を形成することを非常に困難
にしている。従って、このような場合、絶縁膜を形成す
るときにその絶縁膜を平坦に形成する必要がある。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】この、下層に配線層などの段差を有する場
合でも、形成する膜の表面を平坦にする方法にエッチバ
ック法がある。図６は、ＳＥＭＩテクノロジーシンポジ
ウム９０講演予稿集（Ｓｅｍｉｃｏｎｄｕｃｕｔｏｒ
Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ編集）の２７５ページに示さ
れた従来の薄膜処理方法（いわゆるエッチバック法）を
説明するための断面図であり、図において６１は基板、
６２は基板６１上に形成された配線、６３は配線６２上
に形成された絶縁膜、６４は絶縁膜６３上に形成された
平坦化樹脂からなるエッチバック層である。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】

【発明が解決しようとする課題】従来は以上のようにな
されていたので、膜の表面を高度に平坦化できるもの
の、材質の異なる膜を同じ速度でエッチングしなければ
ならなかった。すなわち、従来例におけるエッチバック
層６４は基本的には有機物からなる高分子化合物であ
り、絶縁膜６３は酸化シリコンなどの無機物である。こ
のように異なる材質の物質を、同じ速度でエッチングし
ようとする場合、多くの場合は、単純に化学反応のみを
用いるウエットエッチングでは成し得ることは不可能で
あり、複数の反応系を利用できるドライエッチングを利
用し、複数の反応ガスを使用しなければならない。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】また、ドライエッチングを利用する場合で
も、エッチング速度の比はエッチングを速く行おうとす
ればするほど大きく広がっていくので、多くの場合エッ
チング速度が極めて小さくなる条件を選択しなければな
らないという問題があった。このため、生産性が低いと
いう問題があった。また、スピンコート法により塗布す
るだけで、下層の凹凸を吸収し、塗布表面が平になる平
坦化樹脂は、非常に高価な材料であり、これを使用する
従来の方法では材料コストが増大するという問題があっ
た。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】

【課題を解決するための手段】この発明の薄膜の表面処
理方法は、基板上に第１の薄膜を形成する第１の工程
と、第１の薄膜とは異なる材料の第２の薄膜を、第１の
薄膜表面の凸部以外に形成する第２の工程と、第１の薄
膜の凸部のエッチング速度が第２の薄膜のエッチング速
度より速い条件で、第１の薄膜の凸部をエッチングする
第３の工程とを有することを特徴とする。また、第２の
薄膜を除去する第４の工程を含むことを特徴とする。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】

【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１は、この発明の１実施例である薄膜の表
面処理方法を示すための多層基板の断面図であり、同図
において、１１はセラミック基板、１２は銅からなる第
１導体層、１３は第１導体層１２を形成するときにその
表面に析出などの異常により生じる凸部、１４は粘度６
０ｃｐｓのノボラック系のレジストからなるレジスト
膜、１５はポリイミド樹脂からなる絶縁膜、１６は第２
導体層である。レジスト膜１４を形成するためのレジス
トは、塗布面に段差，突起がある場合、その凸部上への
塗布膜厚が、平坦部，凹部への塗布膜厚の９０％以下に
なる特性を有していれば良い。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】次に、この多層基板の製造方法を説明す
る。まず、セラミック基板１１の表面にスパッタ法によ
り厚さ０．１μｍの銅膜を形成し、更にこの銅膜を下地
として電気銅めっきにより厚さ５μｍの第１導体層１２
を形成する。ここで、電気銅めっき時に、めっき表面に
銅が異常析出することがあり、この異常析出が発生する
と、高さ５μｍ程度の凸部１３が第１導体層１２の表面
に生じる。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】その後、図１（ａ）に示すように、粘度６
０ｃｐｓのノボラック系レジストをセラミック基板１１
を４０００ｒｐｍで３０秒間回転することによるスピン
コート法で第１導体層１２の表面に塗布し、その後１２
０℃で３０分間加熱乾燥して膜厚１μｍのレジスト膜１
４を形成する。このとき凸部１３の先端部は、図１
（ａ）に示すように、レジスト膜１４により被覆されず
露出する。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】このように、凸部１３の先端がレジスト膜
に被覆されずに露出している状態で、この基板を１０％
硝酸水溶液中に１５分間浸漬する。これにより、レジス
ト膜１４に被覆されている第１導体層１２の平坦な部分
は硝酸にエッチングされず、先端が露出している凸部１
３は硝酸にエッチングされて、図１（ｂ）に示すように
その大部分が取り除かれる。その後、レジスト膜１４を
剥離し、図１（ｃ）に示すように、第１導体層１２の表
面にスピンコートにより厚さ３μｍの絶縁層１５を形成
し、絶縁層１５の表面に無電解めっきにより厚さ０．０
７μｍの銅膜を形成して引き続きこの銅膜を下地として
電気銅めっきにより厚さ５μｍの第２導体層１６を形成
する。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】このポリイミド樹脂からなる絶縁層１５を
介して第１導体層１２と第２導体層１６が形成された多
層基板について、第１導体層１２と第２導体層１６の導
通状態を測定したところ短絡は生じていなかった。一
方、凸部をエッチングせずに形成した多層基板では第１
導体層と第２導体層間で短絡が生じていた。これらの結
果より、レジスト膜１４をマスクとするエッチングによ
り、凸部１３だけがエッチングされ、第１導体層１２の
表面の平坦性が向上したことが確認できる。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】実施例２．図２はこの発明の第２の実施例
を説明するための多層基板の断面図であり、同図におい
て、２１はセラミック基板、２２は銅からなる第１導体
層、２３は第１導体層表面に付着した粒径１μｍ程度の
小さい金属銅粒子、２４は第１導体層表面に付着した粒
径５μｍ程度の大きい金属銅粒子、２５，２６はレジス
ト膜、２７はポリイミド樹脂からなる絶縁層、２８は銅
からなる第２導体層である。レジスト膜２５，２６を形
成するためのレジストは、実施例１と同様に、塗布面に
段差，突起がある場合、その凸部上への塗布膜厚が、平
坦部，凹部への塗布膜厚の９０％以下になる特性を有し
ていれば良い。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】次に、この多層基板の製造方法を説明す
る。まず、セラミック基板２１の表面にスパッタ法によ
り厚さ０．２μｍの銅膜を第１導体層２２として形成す
る。このとき、銅を成膜するスパッタ装置のチャンバ内
壁面に付着している銅粒子が落下し、第１導体層２２の
表面に小さい金属銅粒子２３と大きい金属銅粒子２４が
付着する。その後、粘度６０ｃｐｓのノボラック系レジ
ストをセラミック基板２１を１５００ｒｐｍで回転する
ことにより塗布し、１２０℃で３０分間加熱乾燥し、図
２（ａ）に示すように、第１導体層２２の表面に膜厚２
μｍのレジスト膜２５を形成する。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】このとき、小さい金属銅粒子２３はレジス
ト膜２５の膜厚２μｍよりも小さいのでレジスト膜２５
により完全に被覆される。しかし、大きい銅粒子２４
は、レジスト２５の膜厚よりも大きいので、その先端部
がレジスト膜２５により被覆されず露出する。そして、
このセラミック基板２１を１０％硝酸水溶液中に１２分
間浸漬し、図２（ｂ）に示すように、銅粒子２４の先端
部の高さが１μｍ程度になるまでエッチングする。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】次いで、レジスト膜２５を剥離し、今度は
粘度１５ｃｐｓのノボラック系レジストをセラミック基
板２１を４０００ｒｐｍで回転することにより塗布し、
１１０度で３０分間加熱乾燥し、図２（ｃ）に示すよう
に、膜厚０．３μｍのレジスト膜２６を形成して小さい
金属銅粒子２３と大きい金属銅粒子２４との先端部を露
出させる。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】そして、このセラミック基板２１を再度１
０％硝酸水溶液中に３分間浸漬し、レジスト膜２６に覆
われていない小さい金属銅粒子２３と大きい金属銅粒子
２４とをエッチングして除去した（図２（ｄ））。その
後、レジスト２６を剥離し、第１導体層２２の表面にス
ピンコートにより厚さ３μｍの絶縁層２７を形成し、更
に、絶縁層２７の表面にスパッタ法により厚さ０．２μ
ｍの銅膜を第２導体層２８として形成して、図２（ｅ）
に示すような、多層基板を形成する。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】実施例３．図３はこの発明の第３の実施例
を説明するための多層基板の断面図であり、同図におい
て、３１はセラミック基板、３２は銅からなる第１導体
層、３３は第１導体層３２の表面に付着した粒径１μｍ
の小さい金属銅粒子、３４は粒径５μｍの大きい金属銅
粒子、３５，３６はレジスト膜、３７は窒化シリコンか
らなる誘電層、３８は銅からなる第２導体層である。レ
ジスト膜３５，３６を形成するためのレジストは、実施
例１，２と同様の特性を有していれば良い。

【手続補正１８】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】次に、この多層基板の製造方法を説明す
る。まず、実施例２と同様にして、表面に小さい金属銅
粒子３３と大きい金属銅粒子３４が付着した厚さ０．２
μｍの第１導体層３２をセラミック基板３１上に形成す
る。その後、粘度１５ｃｐｓのノボラック系レジストを
セラミック基板３１を４０００ｒｐｍで回転することに
より塗布し、これを１１０℃で３０分間加熱乾燥し、第
１導体層３２の表面に膜厚０．３μｍのレジスト膜３５
を形成する。

【手続補正１９】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】その後、レジスト膜３５を剥離し、今度は
粘度６０ｃｐｓのノボラック系レジストをセラミック基
板３１を１５００ｒｐｍで回転することにより塗布し、
これを１２０℃で３０分間加熱乾燥し、膜厚２μｍのレ
ジスト膜３６を形成する。これにより、図３（ｃ）に示
すように、小さい金属銅粒子３３はレジスト膜３６によ
り完全に被覆され、大きい金属銅粒子３４の先端部は露
出する。そして、このセラミック基板３１を再度１０％
硝酸水溶液中に１２分間浸漬することにより、大きい金
属銅粒子３４のみをエッチングする。

【手続補正２０】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】このエッチングにより、図３（ｄ）に示す
ように、大きい金属銅粒子３４も小さい金属銅粒子３３
と同様に、ほとんど除去される。この後、レジスト膜３
６を剥離し、第１導体層３２の表面に窒化シリコンを化
学気相成長法により厚さ０．５μｍの誘電層３７を形成
し、その上にスパッタにより厚さ０．２μｍの銅膜を第
２導体層３８として形成し、図３（ｅ）に示すように、
多層基板を製造する。

【手続補正２１】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】次いで、第１絶縁層４３と同様に第２絶縁
層を、第２配線層上に形成する。このとき、図４（ａ）
に示すように、第２絶縁層４５の、その上に第２配線層
４４の配線が形成されていない第１配線層の部分の上
に、段差０．５μｍ程度の小さい凸部４６が形成され
る。また、第２絶縁層４５の、第１配線層４２の配線上
に第２配線層４４の配線が重なるようにして形成された
部分の上に、段差１μｍの大きい凸部４７が形成され
る。

【手続補正２２】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】実施例５．図５は、この発明の第５の実施
例を説明するための多層基板の断面図であり、同図にお
いて、５１はセラミック基板、５２は銅からなる第１導
体層、５３は第１導体層表面に生じた凸部、５４は樹脂
濃度１５重量％のポリイミド前駆体ワニスの熱硬化膜か
らなる第１絶縁層、５５はやはりポリイミド前駆体ワニ
スの熱硬化膜からなる第２絶縁層、５６は銅からなる第
２導体層である。

【手続補正２３】

【補正対象書類名】明細書

【補正対象項目名】００３４

【補正方法】変更

【補正内容】

【００３４】次に、この多層基板の製造方法を説明す
る。まず、実施例１と同様にして、セラミック基板５１
の表面に膜厚５μｍの第１導体層５２を形成する。この
とき、やはり実施例１と同様に高さ５μｍ程度の凸部５
３が第１導体層５２表面に形成される。次いで、この第
１導体層５２の表面に、ポリイミド前駆体ワニスを、セ
ラミック基板５１を３０秒間３０００ｒｐｍで回転させ
ることによるスピンコート法により塗布し、この後９０
℃で３０分，２００℃で３０分，３５０℃で６０分加熱
してポリイミド前駆体ワニスを熱硬化させ、膜厚０．５
μｍの第１絶縁層を形成する。このとき、図５（ａ）に
示すように、凸部５３の先端部は第１絶縁層５４により
被覆されず露出する。この第１絶縁層が、他の実施例に
おけるレジスト膜に相当する。

【手続補正２４】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】次に、このセラミック基板５１を１０％硝
酸水溶液中に１５分間浸漬し、凸部５３をエッチングす
る。このエッチングにより凸部５３はエッチングされ、
図５（ｂ）に示すように、第１導体層５２は、ほとんど
凸部がなくなった平坦な表面となる。次いで、図５
（ｃ）に示すように、第１絶縁層５４の表面にポリイミ
ド前駆体ワニスを１０００ｒｐｍのスピンコートにより
塗布し、前記の第１絶縁層５４の形成と同様に熱硬化さ
せ、膜厚２μｍの第２絶縁層５５を形成する。

【手続補正２５】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】この後、実施例１と同様にして、第２絶縁
層５５の表面に膜厚５μｍの第２導体層５６を形成し、
多層基板を形成する。この多層基板について第１導体層
５２と第２導体層５６の導通状態を測定したところ短絡
は生じておらず、凸部５３のエッチングにより第１導体
層５２の表面の平坦性が向上したことを確認できた。

【手続補正２６】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】なお、上記実施例では、多層配線基板を形
成するための基板として、セラミック、シリコンの場合
について説明したが、これに限るものではなく、基板と
して有用な他の無機，有機の材料、あるいはそれらの複
合材料であっても良い。また、生じる凸部の材質につい
ても、銅，酸化シリコンに限らず、乾式あるいは湿式の
エッチングが可能な他の無機物あるいは有機物であって
も良い。更に、凸部の高さについては、上記実施例では
５μｍ程度以下の場合について説明したが、これを越え
る高さの凸部もエッチングは可能であり、凸部はいかな
る高さであっても良い。

【手続補正２７】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】 １１ セラミック基板 １２ 第１導体層 １３ 凸部 １４ レジスト膜 １５ 絶縁層 １６ 第２導体層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に第１の薄膜を形成する第１の工
   程と、 前記第１の薄膜とは異なる材料の第２の薄膜を、前記第
   １の薄膜表面の凸部以外に形成する第２の工程と、 前記第１の薄膜の凸部のエッチング速度が前記第２の薄
   膜のエッチング速度より早い条件で、前記第１の薄膜の
   凸部をエッチングする第３の工程とを有することを特徴
   とする薄膜の表面処理方法。
2. 【請求項２】 請求項１記載の薄膜の表面処理方法にお
   いて、 前記第２の薄膜を除去する第４の工程を含むことを特徴
   とする薄膜の表面処理方法。