JPH06162951A - フィールドエミッション素子の短絡検出方法と駆動方法及びフィールドエミッション素子 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はフィールドエミッション素子に関
し、フィールドエミッション素子においてエミッタとゲ
ート間が短絡した素子の検出を容易に行えるようにする
検出方法と、短絡素子を切り離すために設けたヒューズ
を設計及び製作が容易なものにでき、短絡素子に接続さ
れたヒューズが確実に溶断できる駆動方法の実現を目的
とする。 【構成】 エミッタ２とその周囲に設けられたゲートと
を備え、順バイアスを印加することによりエミッタから
電界放出により電子ビームが取り出されるフィールドエ
ミッション素子における短絡検出方法であって、エミッ
タ２とゲート３の間に逆バイアスを適時印加し、逆バイ
アス印加時の電流を測定するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、先端が尖った陰極（カ
ソード）の周囲に制御電極（ゲート電極）を有する構造
を数μm の微小レベルで形成することにより、陰極から
電子を放出させるための電界を低電圧で形成できるよう
にしたフィールドエミッション素子に関する。特に、本
発明は陰極とゲート電極の間で短絡が生じた時の短絡検
出方法に関し、更にフィールドエミッション素子を利用
した表示装置等において複数の素子をまとめて一つの機
能ブロックとした装置において保護機能を持たせるため
にヒューズを設けた時の駆動方法に関する。

【０００２】

【従来の技術】先端が尖った陰極の周囲にゲート電極を
有する構造を極めて微小に形成することにより、陰極か
ら電子を放出させるための電界を低電圧で形成できるこ
とが以前から知られていた。近年の半導体技術の進歩に
よりこのような微小な構造が実用レベルで実現できるよ
うになり、表示素子あるいは半導体素子を置き換える素
子としての利用が考えられている。このような素子は、
フィールドエミッション素子と呼ばれており、ここでも
この名称を使用する。

【０００３】図１７はフィールドエミッション素子の断
面図である。図１７において、参照番号１は陽極（アノ
ード）であり、３はゲート電極である。１０１と１０２
の部分は陰極であり、電子を放出するためエミッタと呼
ばれる。１０１はエミッタ電極と呼ばれ、１０２はエミ
ッタディップと呼ばれる。エミッタディップの先端２０
は図のように尖っている。１１１と１１２は絶縁体であ
る。例えば、絶縁体１１１の厚さ、すなわちエミッタ電
極１０１とゲート電極３との距離が１μm 程度に作ら
れ、先端２０も非常に鋭く形成されるため、エミッタ電
極１０１とゲート電極３の間に数１０Ｖ程度の電圧を、
ゲート電極３側が高電圧になるように印加すれば、エミ
ッタより電子が放出される。

【０００４】フィールドエミッション素子を半導体素子
の代替として使用する場合には、大きな電子移動度、高
温動作、耐放射線損傷に優れ、高速演算子や高放射線環
境で使用可能な素子として期待できる。またアレイ状に
配列したフィールドエミッション素子を表示素子として
使用する場合には、高輝度、高精細度、薄型の表示素子
の実現が期待できる。フィールドエミッション素子アレ
イを表示素子用の平面電子銃として用いる場合には、１
画素を複数の素子で構成する。図１８はフィールドエミ
ッション素子を用いた表示素子のエミッタ電極配置例を
示す図である。図において、１００が各画素を示し、１
０１がエミッタ電極を示し、１０２がエミッタディップ
を示し、１０４が絶縁体を示している。１１０はエミッ
タ電極に電圧を印加するための給電線である。図から明
らかなように、この例では各画素は３６個のフィールド
エミッション素子で構成され、しかも３６個のフィール
ドエミッション素子は４個の素子をグループとして９個
のグループに分けられており、各グループのエミッタ電
極は共通に作られ、一部を除いて絶縁体１０４で囲われ
ている。しかしこれに限られずに、画素内の各素子が独
立していることも、より多くの素子がグループを形成す
ることもある。

【０００５】上記の例では１画素を複数の素子グループ
で形成しているため、各グループのエミッタ電極１０１
と画素全体の電極１０５とを接続する部分が断線すると
いった開放故障に対しては冗長性が高い。しかしエミッ
タディップとゲート電極の間が短絡するといった短絡故
障に対しては、短絡のため画素全体でエミッタとゲート
間に電圧が印加されなくなるため画素全体の電子放出が
停止してしまい、その画素が不点灯になるという問題が
ある。

【０００６】図１９は上記の短絡の影響を低減する従来
例の回路構成を示す図である。図において、１はアノー
ドを示し、２はエミッタを示し、３はゲートを示し、以
下フィールドエミッション素子の電子回路記号としてこ
の記号を使用する。１０はアノード１とエミッタ２間に
電圧を印加する電源であり、４１はゲート３とエミッタ
２間に電圧を印加する電源であり、いずれの場合もエミ
ッタ２側が低電位になる方向に電圧が印加される。これ
を順バイアス電圧と呼ぶこととする。図１９は１個の画
素部分を示しており、他の画素部分には別のゲート電圧
が印加される。

【０００７】図１９の例では、短絡の影響を低減するた
め、各グループのゲートに電圧を印加するゲート給電線
に抵抗１９Ａ，１９Ｂ，１９Ｃ…を設けている。この抵
抗により短絡故障が起きたグループに流れる電流の影響
が低減される。なおこの抵抗はエミッタ側に設けること
もできる。また上記短絡の影響を低減するため、本出願
人は特願平３−３３９０２９号で、各グループのゲート
給電線にヒューズを設け、短絡した時に流れる大きな電
流でこのヒューズを切断することで短絡した素子を切り
離す発明を出願している。図２０はこの回路例を示す図
である。グループに属するゲート３は共通に接続されて
おり、それぞれヒューズ２１Ａ，２１Ｂ，２１Ｃ…を介
して電源４１のゲート給電線７に接続されている。エミ
ッタ２とゲート３間に電圧を印加すると、短絡した素子
が属するグループに接続されているヒューズには大きな
電流が流れ、ヒューズが切断される。これにより短絡が
生じた素子を含むグループは電圧供給経路から切り離さ
れるため他のグループには正常な電圧が印加され、各素
子では電子放出が行われる。もちろん短絡した素子を含
むグループは動作を停止するが、このグループの画素内
の全素子数に占める割合が小さければ問題にならない。

【０００８】

【発明が解決しようとする課題】フィールドエミッショ
ン素子は上記のようにして使用されているが、短絡が生
じた時にはまず短絡の発生を検出することがそのような
故障に対処する上で重要であり、複数の素子の集合とし
て機能する場合にはどの部分に短絡が発生したかを知る
ことも重要である。しかしこれまでは素子を集合体とし
て使用して冗長性を持たせた場合には、短絡故障の発生
及び短絡故障の位置の検出については何ら行われていな
かった。また単一の素子として使用する場合にも、その
素子が動作しないことによる不具合の発生を検出して故
障発生を検出するだけで、素子での故障発生を直接検出
することは行われていなかった。

【０００９】また図１９に示した素子を集合体として使
用する場合に各グループのエミッタとゲート間の給電線
に抵抗を用いる従来例では、短絡素子の影響は低減され
るが影響を完全に排除することはできず、短絡の発生に
より他のグループの素子での印加電圧が低下するという
問題がある。更に図２０に示したゲート給電線にヒュー
ズを設ける例では、ヒューズが切断されれば短絡素子の
他の素子への影響は完全に排除できるが、ヒューズの溶
断をエミッタとゲート間に電圧を印加している間に行う
必要があり、ヒューズの設計や製作が難しいという問題
がある。ヒューズ部分に関しては薄膜は放熱効果が良好
なため、ヒューズとして用いるには薄膜を長く、且つ細
く形成する必要があり、製作が難しくなる。

【００１０】本発明は、上記問題点に鑑みてなされたも
のであり、短絡故障の発生及び故障位置が容易に発見で
きる検出方法及び検出を可能にしたフィールドエミッシ
ョン素子の実現を目的とし、更には短絡故障の部分を分
離するためのヒューズが確実に切断できるようなフィー
ルドエミッション素子を有する装置の駆動方法及びその
ためのフィールドエミッション素子装置の実現を目的と
する。

【００１１】

【課題を解決するための手段】図１は本発明のフィール
ドエミッション素子の原理構成図である。図示のよう
に、本発明の対象とするフィールドエミッション素子
は、尖った先端２０を有するエミッタ２と、エミッタ２
の先端２０の周囲に設けられたゲート３と、エミッタ２
とゲート３の間にゲート３側が高電位になる順バイアス
電圧をエミッタ２とゲート３の間に印加する電圧印加手
段４とを備えている。１はアノードであり、１０はアノ
ード１とエミッタ２間に電圧を印加するための電源であ
る。１１１と１１２は絶縁体である。

【００１２】本発明の短絡検出方法は、上記フィールド
エミッション素子においてエミッタ２とゲート３の間の
短絡発生を検出する方法であり、エミッタ２とゲート３
の間にエミッタ２側が高電位になる逆バイアス電圧を適
時印加し、逆バイアス電圧印加時の電流を測定すること
を特徴とする。またこのような短絡検出を可能にした本
発明のフィールドエミッション素子は、電圧印加手段４
がエミッタ２とゲート３の間にエミッタ２側が高電位に
なる逆バイアス電圧を適時印加可能にし、逆バイアス印
加時にエミッタ２とゲート３の間の電流を検出する電流
検出手段５を備えるとを特徴とする。

【００１３】更に本発明の別の態様であるヒューズ切断
方法は、１個以上のフィールドエミッション素子を有す
る複数のグループで構成され各グループのフィールドエ
ミッション素子のエミッタとゲートとの間には共通した
電圧が印加可能な構造を有するフィールドエミッション
素子群と、この素子群の各グループのエミッタとゲート
間に電圧を供給するエミッタ−ゲート間給電線との間に
ヒューズ群とを備える保護機能付フィールドエミッショ
ン素子装置が対象であり、エミッタとゲート間にエミッ
タ側が高電位になる逆バイアス電圧を適時印加すること
を特徴とする。

【００１４】

【作用】図２はフィールドエミッション素子のエミッタ
とゲート間の電圧対ゲート電流特性を示す図である。図
示のように、フィールドエミッション素子のエミッタ−
ゲート間電圧印加部は一種のダイオード的な電圧電流特
性を示す。すなわち、順バイアス電圧を印加した場合は
エミッタ２の先端からフィールドエミッション効果によ
り電子が放出され、大部分はアノード１に向かうが、一
部はゲート３に入りゲート電流となるため、比較的低い
電圧で電流が流れる。しかし逆バイアス電圧を印加した
場合は電子が放出されず、電流が流れない。このため、
逆バイアス電圧印加時に電流が流れる場合は電圧が印加
されている素子の何れかが短絡故障していると考えられ
る。従って、逆バイアスを印加した状態で流れる電流を
検出すれば、短絡故障の有無が検出できる。

【００１５】また、逆バイアス電圧は電子放出特性に関
係なくかけられることが可能であり、短絡故障を起こし
ている素子にのみ電流が流れる。表示素子に応用の場
合、１つの素子または画素としては電子放出を行ってい
る時間より電子放出を行う必要のない時間の方が長い。
従って逆バイアス電圧印加にはこの時間を用いることが
でき、エミッタ−ゲート間に逆バイアス電圧をかけるこ
とによりヒューズによる短絡素子の切離しを行うことが
できる。しかも電子放出特性にかかわらず印加電圧を決
定でき、印加できる時間も長いためヒューズの特性を定
める自由度が高くなり、設計や製作も容易で短絡故障素
子を確実に切り離せる。

【００１６】

【実施例】フィールドエミッション素子は大別して縦型
と横型に分けることができる。図１や図１７に示したの
は縦型であり、縦型の方が短絡故障を比較的起こしやす
いといわれている。以下この縦型を用いるものとして説
明を行うが、これに限られるものではない。

【００１７】図３は本発明の第１実施例の回路構成を示
す図である。なお図においては、共通する部分には同一
の参照番号を付して表わすこととする。第１実施例はフ
ィールドエミッション素子を集合体として使用する装置
において、エミッタとゲート間の短絡故障を検出する実
施例であり、図３には素子検査用の配線のみを示した。
図において、１はアノードであり、２はエミッタであ
り、３はゲートである。図示のように素子は２個を１グ
ループとしてエミッタ２とゲート３の間に共通の電圧が
印加できるようになっている。４２は検査用の逆バイア
ス電源であり、４４は逆バイアス電圧を印加する素子グ
ループを選択するスイッチであり、５１は電流計であ
る。

【００１８】検査は切替え機を用いて、１グループずつ
逆バイアスを印加し、流れる電流を測定する。この時、
流れる電流が漏れ電流以上であれば、そのグループ内の
素子のいずれかが短絡故障を起こしていると判明する。
図３では２個ずつの素子に共通の電圧を印加するように
なっているが、グループ化する素子数に制限は無く、各
素子が独立していても、より多くの素子をグループ化し
てもよい。また電極のグループ化は、図示のようにゲー
ト側で行っても、エミッタ側で行ってもよい。

【００１９】また、本実施例では印加電圧切り替えにス
イッチおよび引き出し電極を用いているが、実際の装置
ではテスト端子を設け、プローバ等で検査してもよい。
破損した素子の切り離しにはレーザ等による配線切断、
素子と給電線間に設けたヒューズを電流で溶断する方法
等を用いればよい。図４は第２実施例の回路構成を示す
図である。第２実施例は、素子のグループ毎に短絡故障
が生じた時にそのグループを切り離すヒューズを設けた
保護機能付フィールドエミッション素子の例であり、こ
こではエミッタ−ゲート間電圧印加部の本実施例の説明
に必要な部分のみを示しており、ロード抵抗等は省略し
ている。

【００２０】素子は２個が１グループとなるようにゲー
ト３１Ａと３２Ａ、３１Ｂと３２Ｂを接続し、それぞれ
ヒューズ６Ａ，６Ｂを介してゲート電圧供給線７に接続
されている。４１は順バイアス電圧を印加する電源であ
り、４２は逆バイアス電圧を印加する電源であり、スイ
ッチ４３でゲート電圧供給線７への接続が切り替えられ
る。

【００２１】ここでは、グループ化された素子のゲート
電極引出し線とゲート電圧供給線７の間にヒューズを設
けたものを示した。図４では２個ずつの素子で共通のゲ
ート電圧を得るようになっているが、グループ化する素
子数の制限は無く、電極のグループ化はゲート側でもエ
ミッタ側でも良く、また、ヒューズを設けるのもゲート
側でもエミッタ側でも良い。

【００２２】正常な素子では図２に示すような特性を示
し、逆バイアスをかけても電流はほとんど流れないが、
短絡故障した素子では逆バイアスで電流が流れる。そこ
で短絡素子の切り離しにこれを利用し、順バイアスをか
けていないときに逆バイアスをかけることにより、ヒュ
ーズに流れる電流により発生するジュール熱でヒューズ
を溶断する。逆バイアスの電圧は素子及びその周辺回路
の耐電圧内であれば自由に設定でき、印加時間の制限も
小さいため、ヒューズの設計及び製作ははるかに容易で
ある。また切断条件が自由に設定できるため、短絡故障
の発生した素子に接続されているヒューズを確実に切断
することができ、正常な素子に接続されているヒューズ
が切断されてしまうといったことはなくなる。

【００２３】ゲート電極引き出し線とゲート電圧供給線
７との間にヒューズを設ける構成は既に前述の特願平３
−３３９０２９号に開示されているが、本実施例のよう
に逆バイアス電圧を印加することにより、ヒューズの設
計及び製作は格段に容易になり、確実性も増す。図５は
第３実施例の回路構成を示す図であり、図４の回路構成
と異なるのは順バイアス電源４１と逆バイアス電源４２
の間で切り換える代わりに、電源を交流電源４５にした
点である。

【００２４】図６は交流電源４５から出力されるエミッ
タ２とゲート３１Ａ，３２Ａ，…に印加される電圧信号
を示す図である。図示のように印加電圧の極性が交互に
変化し、順バイアスと逆バイアスが交互に印加される。
このような電圧信号を使用することにより、通常の使用
のために順バイアスを印加しながら逆バイアスを印加す
ることができ、素子の駆動中に生じた短絡不良素子を動
作中に切り離すことが可能になる。

【００２５】なお、図６で示した波形は１例であって、
エミッタ−ゲート間電圧として実際には電子放出の制御
用の信号が用いられるので、この信号が電子放出を休止
する電圧になるときに逆バイアスにすれば良い。以下逆
バイアス信号を変形した実施例を示す。第４実施例は、
図５の回路構成において、交流電源４５が図７に示すよ
うな逆バイアス時に順バイアス時よりも大きな絶対値の
負電圧を出力するようにする。もちろん逆バイアスの電
圧は素子及びその周辺回路の耐電圧を考慮して定める必
要があるが、その範囲であれば電子の放出には影響しな
いため、ヒューズの特性を考慮して最適な電圧に設定す
ることができる。

【００２６】第５実施例は、図８に示すように、交流電
源が順バイアスの期間より長い逆バイアスの期間を有す
る電圧信号を出力するようにしたものである。ヒューズ
の溶断は、単位時間当たりの印加エネルギと印加時間で
決定されるため、印加時間が長くなればそれだけヒュー
ズは溶断しやすくなる。従ってヒューズの設計は容易に
なる。

【００２７】前述のように、フィールドエミッション素
子を利用した表示素子においては、各素子に順バイアス
を印加する期間は短く、それ以外の期間はエミッタとゲ
ート間を等電位に保持していた。従ってこの期間を利用
すれば比較的自由に逆バイアス印加期間を設定すること
ができる。図９は第６実施例におけるエミッタとゲート
間の印加電圧信号を示す図であり、逆バイアスの絶対値
が順バイアスに比べて大きく、期間も長くなっている。

【００２８】これまで説明した第３実施例から第６実施
例で明らかなように、逆バイアスによってヒューズを溶
断するのであれば、逆バイアスの印加条件の制限が少な
いため、ヒューズの設計や製作が容易になる。更に逆バ
イアスの印加によって電流が流れるのは短絡素子に接続
される部分のみであるため、溶断すべきヒューズのみが
確実に溶断され、他のヒューズは影響されない。従って
信頼性が向上する。

【００２９】図１０は第７実施例の回路構成を示してい
る。ここではエミッタとゲート間に電圧を印加する部分
のうち本実施例の説明に必要な部分のみを示している。
図５の回路と本実施例の異なる点は、順バイアスを供給
する配線と逆バイアスを供給する配線を分離した点であ
る。図において、７１が順バイアス供給線であり、７２
は逆バイアス供給線である。７３と７４はダイオードで
あり、交流電源４５から順バイアスが出力される時には
ダイオード７３のみが導通するため、順バイアス供給線
を介してのみ電圧が印加され、逆バイアスが印加される
時にはダイオード７４のみが導通して逆バイアス供給線
を介してのみ電圧が印加される。７５はロード抵抗であ
り、順バイアス印加時には交流電源４５の電圧はこの抵
抗７５を介して各ゲートに印加される。しかし逆バイア
ス印加時には、交流電源４５の電圧は逆バイアス供給線
を介して印加されるため、この抵抗７５を介さずに直接
ゲートに印加される。本実施例では順バイアスと逆バイ
アスの分岐にダイオードを用いているが、他の方法例え
ば２つの電源を用いる等でも良い。

【００３０】本実施例では、順バイアス印加時の回路の
抵抗より、逆バイアス印加時の回路の抵抗を下げること
により効率的に短絡素子の切離しが行われる。ロード抵
抗は電子放出特性を安定させる為に用いられるので逆バ
イアス印加時には必要が無いのでこの構成が可能であ
る。これにより、電子放出に影響させずに容易にヒュー
ズが溶断できる。また、ヒューズの設計も容易になる。

【００３１】次にこれまで説明したフィールドエミッシ
ョン素子を集合体として使用する装置を実現するエミッ
タ電極の実施例について説明する。図１１は第８実施例
のエミッタ電極構造を示す図である。本実施例は、図１
７に示したような縦型のフィールドエミッション素子を
複数個まとめて１つの集合体素子として働く素子群とす
るものであり、更に図１８に示すように、素子群内の素
子を複数のグループに分割し、各グループではエミッタ
電極を共通に接続したものである。

【００３２】図１１において、１００がフィールドエミ
ッション素子の集合体を示しており、１０１はエミッタ
電極であり、１０２はエミッタディップであり、１１２
は絶縁体である。これらは図１７の参照番号と対応す
る。図示のように４個のエミッタディップが共通のエミ
ッタ電極１０１上に設けられており、各エミッタ電極１
０１は周囲を絶縁体１１２で囲まれ、ヒューズ１０３を
介して集合体全体の電極１０４に接続されている。電極
１０４はエミッタ引出線１０５に接続される。ここでは
４個の素子をグループとしてまとめており、そのうち１
個の素子でも短絡すると、逆バイアス印加時にそのグル
ープに接続されたヒューズ１０３に過大電流が流れ溶断
される。従って本実施例ではこれまで示した実施例と異
なり、ヒューズはエミッタ側に設けられていることにな
る。

【００３３】第９実施例は、第８実施例のエミッタ電極
構造において、ヒューズ１０３と絶縁体１１２の接触部
分に断熱材を埋め込むことによりヒューズの放熱効果を
悪くしてヒューズの設計を容易にしたものであり、(a)
に平面図を示し、(b) に断面図を示す。図中の１０６が
断熱材である。これにより、ヒューズを太く設計でき、
ヒューズ部分の断線不良が低下する。なお、図１２では
断熱材を絶縁体の中に埋め込んだが、電極表面が平らで
なくても良いのであれば、断熱材上に積層しても良い。
なお、断熱材を用いずに、断熱効果の必要な部分に溝を
掘るだけでも良い。

【００３４】図１３は第１０実施例のエミッタ電極構造
を示す図であり、例えば図１１及び図１２に示したエミ
ッタ電極構造に電圧を供給する電圧供給線を加えた部分
を示す図である。図において、１０７が順バイアス電圧
供給線であり、１０８が逆バイアス電圧供給線である。
逆バイアス電圧供給線１０８は直接エミッタ引出線１０
５に接続されているが、順バイアス電圧供給線１０７は
ロード抵抗等の抵抗１０９を介して逆バイアス電圧供給
線に接続されている。このような構造をとることによ
り、順バイアスと逆バイアスで同じ大きさの電圧を印加
した時でも、逆バイアス印加時の方がより多く電流を流
すことができる。

【００３５】図１４は第１１実施例のエミッタ電極の給
電部を示す図である。図において、１１０は順バイアス
と逆バイアス共通の電圧供給線であり、各エミッタ電極
の集合体１００は抵抗１４１及び一方向性導電素子１４
２を介してこの電圧供給線１１０に接続されている。一
方向性導電素子１４２は逆バイアスのときにのみ導通す
る。これにより逆バイアス時には、一方向性導電素子１
４２に電流が流れるため、抵抗を介さずに給電される。
順バイアス時は一方向性導電素子１４２に電流が流れな
いため、一方向性導電素子１４２と並列に接続されてい
る抵抗体１４１に電流が流れる。一方向性導電素子１４
２は半導体のＰＮ接合で得られるため容易に形成でき
る。このような構造をとることにより、順バイアスと逆
バイアスで同じ大きさの電圧を印加した時でも、逆バイ
アス印加時の方がより多くの電流を流すことができる。

【００３６】以上エミッタ電極部とエミッタ電圧供給線
との間の接続の実施例を示したが、これらの構造はゲー
ト電極の接続部にも同様に適用することが可能である。
第８実施例及び第９実施例では、エミッタ側にヒューズ
が設けられているが、その場合の等価回路図を示したの
が図１５である。エミッタ２１Ａと２２Ａ、及び２１Ｂ
と２２Ｂがそれぞれグループを形成し、ヒューズ９Ａ，
９Ｂを介してエミッタ電圧供給線８に接続されている。
４１は順バイアス用電源であり、４２は逆バイアス用電
源であり、４３は切換スイッチである。

【００３７】前述のように本出願人は特願平３−３３９
０２９号で、ゲート側にヒューズを設け順バイアス印加
時に短絡素子に流れる過大電流によって短絡素子に接続
されるヒューズを溶断する発明を出願しているが、図１
１から図１４に示したようにヒューズをエミッタ側に設
けることも可能であり、逆バイアスを印加しないでも適
当な条件を設定すれば、順バイアスを印加するだけで短
絡素子に接続されるヒューズを溶断することも可能であ
る。第１２実施例はヒューズをエミッタ側に設け、順バ
イアスのみを印加するものであり、その回路構成を図１
６に示す。

【００３８】図において、４１は順バイアス用電源であ
る。ゲート３はすべてのゲート電圧供給線７に接続され
ている。エミッタ２個ずつ２１Ａと２２Ａ、２１Ｂと２
２Ｂにグループ分けされた上でヒューズ９Ａ，９Ｂを介
してエミッタ電圧供給線８に接続されている。

【００３９】フィールドエミッション素子は順バイアス
を印加することによって動作するが、素子が短絡すると
過大電流が流れ、その素子が属するグループに接続され
るヒューズが溶断される。これにより短絡素子が切り離
される。

【００４０】

【発明の効果】以上説明したように、本発明によれば短
絡素子の検出が容易に行えるようになり、短絡素子を切
り離すためのヒューズの設計や製作が容易になり、切り
離し動作の確実性も向上する。

【図面の簡単な説明】

【図１】本発明のフィールドエミッション素子の原理構
成図である。

【図２】フィールドエミッション素子のエミッタ−ゲー
ト間電圧対ゲート電流特性を示すグラフである。

【図３】第１実施例の回路構成を示す図である。

【図４】第２実施例の回路構成を示す図である。

【図５】第３実施例の回路構成を示す図である。

【図６】第３実施例のエミッタ−ゲート間印加電圧波形
を示すグラフである。

【図７】第４実施例のエミッタ−ゲート間印加電圧波形
を示すグラフである。

【図８】第５実施例のエミッタ−ゲート間印加電圧波形
を示すグラフである。

【図９】第６実施例のエミッタ−ゲート間印加電圧波形
を示すグラフである。

【図１０】第７実施例の回路構成を示す図である。

【図１１】第８実施例のエミッタ電極構造を示す図であ
る。

【図１２】第９実施例のエミッタ電極構造を示す図であ
る。

【図１３】第１０実施例のエミッタ電極の給電部を示す
図である。

【図１４】第１１実施例のエミッタ電極の給電部を示す
図である。

【図１５】エミッタ側にヒューズを設けた時の等価回路
図である。

【図１６】第１２実施例の回路構成を示す図である。

【図１７】フィールドエミッション素子の断面図であ
る。

【図１８】フィールドエミッション素子を用いた表示素
子のエミッタ電極配列例を示す図である。

【図１９】抵抗により短絡の影響を低減する従来例を示
す図である。

【図２０】ゲート電極への給電線にヒューズを設ける従
来例を示す図である。

【符号の説明】

１…アノード ２…エミッタ（陰極） ３…ゲート ４…電圧印加手段 ５…電流検出手段

Claims (18)

【特許請求の範囲】
1. 【請求項１】 尖った先端（２０）を有するエミッタ
   （２）と、該エミッタ（２）の先端（２０）の周囲に設
   けられたゲート（３）とを備え、前記エミッタ（２）と
   前記ゲート（３）間に前記ゲート（３）側が高電位にな
   る順バイアス電圧を印加することにより前記エミッタ
   （２）の先端（２０）から電界放出により電子ビームが
   取り出されるフィールドエミッション素子の駆動方法で
   あって、 前記エミッタ（２）と前記ゲート（３）間に前記エミッ
   タ（２）側が高電位になる逆バイアス電圧を適時印加す
   ることを特徴とするフィールドエミッション素子の駆動
   方法。
2. 【請求項２】 前記エミッタ（２）と前記ゲート（３）
   間の順バイアス電圧及び逆バイアス電圧の印加は、交流
   電源により行われることを特徴とする請求項１に記載の
   フィールドエミッション素子の駆動方法。
3. 【請求項３】 尖った先端（２０）を有するエミッタ
   （２）と、該エミッタ（２）の先端（２０）の周囲に設
   けられたゲート（３）とを備え、前記エミッタ（２）と
   前記ゲート（３）間に前記ゲート（３）側が高電位にな
   る順バイアス電圧を印加することにより前記エミッタ
   （２）の先端（２０）から電界放出により電子ビームが
   取り出されるフィールドエミッション素子における前記
   エミッタ（２）と前記ゲート（３）の短絡を検出する方
   法であって、 前記エミッタ（２）と前記ゲート（３）間に、前記エミ
   ッタ（２）側が高電位になる逆バイアス電圧を適時印加
   し、逆バイアス電圧印加時の電流を測定することを特徴
   とするフィールドエミッション素子の短絡検出方法。
4. 【請求項４】 １個以上のフィールドエミッション素子
   を有する複数のグループで構成され、各グループ毎のフ
   ィールドエミッション素子のエミッタ（２）とゲート
   （３）間には共通した電圧が印加可能な構造を有するフ
   ィールドエミッション素子を有する装置における前記エ
   ミッタ（２）と前記ゲート（３）の短絡を前記グループ
   毎に検出する方法であって、 前記グループ毎に前記エミッタ（２）と前記ゲート
   （３）間に前記エミッタ（２）側が高電位になる逆バイ
   アス電圧を適時印加し、逆バイアス電圧印加時の電流を
   測定することを特徴とするフィールドエミッション素子
   装置の短絡検出方法。
5. 【請求項５】 １個以上のフィールドエミッション素子
   を有する複数のグループで構成され各グループのフィー
   ルドエミッション素子のエミッタ（２１Ａ，２２Ａ; ２
   １Ｂ，２２Ｂ; ２）とゲート（３; ３１Ａ，３２Ａ; ３
   １Ｂ，３２Ｂ）間には共通した電圧が印加可能な構造を
   有するフィールドエミッション素子群と、該素子群の各
   グループと当該グループの前記エミッタと前記ゲート間
   に電圧を供給するエミッタ−ゲート間給電線（７）との
   間にヒューズ群（６Ａ，６Ｂ;８Ａ，８Ｂ）とを備える
   保護機能付フィールドエミッション素子装置のヒューズ
   切断方法であって、 前記エミッタと前記ゲート間に、前記エミッタ側が高電
   位になる逆バイアス電圧を適時印加することを特徴とす
   る保護機能付フィールドエミッション素子装置のヒュー
   ズ切断方法。
6. 【請求項６】 １個以上のフィールドエミッション素子
   を有する複数のグループで構成され各グループのフィー
   ルドエミッション素子のエミッタ（２１Ａ，２２Ａ; ２
   １Ｂ，２２Ｂ; ２）とゲート（３; ３１Ａ，３２Ａ; ３
   １Ｂ，３２Ｂ）間には共通した電圧が印加可能な構造を
   有するフィールドエミッション素子群と、該素子群の各
   グループと当該グループの前記エミッタと前記ゲート間
   に電圧を供給するエミッタ−ゲート間給電線（７）との
   間にヒューズ群（６Ａ，６Ｂ;８Ａ，８Ｂ）とを備える
   保護機能付フィールドエミッション素子装置の駆動方法
   であって、 前記逆バイアス電圧の印加と通常使用時の順バイアス電
   圧の印加は、交流電源により行われることを特徴とする
   保護機能付フィールドエミッション素子装置の駆動方
   法。
7. 【請求項７】 前記逆バイアス電圧の絶対値は、前記順
   バイアス電圧の絶対値より大きく、且つフィールドエミ
   ッション素子及びその周辺回路の耐電圧以下であること
   を特徴とする請求項６に記載の保護機能付フィールドエ
   ミッション素子装置の駆動方法。
8. 【請求項８】 前記逆バイアス電圧の印加時間は、前記
   順バイアス電圧の印加時間より長いことを特徴とする請
   求項６又は請求項７のいずれかに記載の保護機能付フィ
   ールドエミッション素子装置の駆動方法。
9. 【請求項９】 前記順バイアス電圧と前記逆バイアス電
   圧は抵抗値の異なる２種類の電圧供給経路を介して印加
   され、逆バイアス電圧供給経路の抵抗値は順バイアス電
   圧供給経路の抵抗値より小さいことを特徴とする請求項
   １，２，５，６，７及び８のいずれか１項に記載の方
   法。
10. 【請求項１０】 尖った先端（２０）を有するエミッタ
    （２）と該エミッタ（２）の先端（２０）の周囲に設け
    られたゲート（３）とを有するフィールドエミッション
    素子と、前記エミッタ（２）と前記ゲート（３）間に前
    記ゲート（３）側が高電位になる順バイアス電圧を印加
    する電圧印加手段（４）とを備え、前記エミッタ（２）
    の先端（２０）から電界放出により電子ビームが取り出
    されるフィールドエミッション素子装置において、 前記電圧印加手段（４）は、前記エミッタ（２）と前記
    ゲート（３）間に前記順バイアス電圧に加えて前記エミ
    ッタ（２）側が高電位になる逆バイアス電圧を適時印加
    可能であり、 前記逆バイアス電圧の印加時に前記エミッタ（２）と前
    記ゲート（３）間の電流を検出する電流検出手段（５）
    を備えることを特徴とするフィールドエミッション素子
    装置。
11. 【請求項１１】 １個以上のフィールドエミッション素
    子を有する複数のグループで構成され各グループ毎のフ
    ィールドエミッション素子のエミッタ（２）ととゲート
    （３）間には共通した電圧が印加可能な構造を有するフ
    ィールドエミッション素子群と、前記エミッタ（２）と
    前記ゲート（３）間に前記ゲート（３）側が高電位にな
    る順バイアス電圧を印加する順方向電圧印加手段（４
    １）とを備えるフィールドエミッション素子装置におい
    て、 前記エミッタ（２）と前記ゲート（３）間に前記エミッ
    タ（２）側が高電位になる逆バイアス電圧を印加する逆
    バイアス電圧印加手段（４２）と、 前記フィールドエミッション素子群の各グループ毎に、
    前記エミッタ（２）と前記ゲート（３）間に印加する電
    圧を前記順バイアス電圧から前記逆バイアス電圧に切り
    換えるスイッチ手段（４３，４４）と、 前記逆バイアス電圧印加時の電流を測定する電流検出手
    段（５１）とを備えることを特徴とするフィールドエミ
    ッション素子装置。
12. 【請求項１２】 １個以上のフィールドエミッション素
    子を有する複数のグループで構成され各グループのフィ
    ールドエミッション素子のエミッタ（２１Ａ，２２Ａ;
    ２１Ｂ，２２Ｂ; ２）とゲート（３：３１Ａ，３２Ａ;
    ３１Ｂ，３２Ｂ）間には共通した電圧が印加可能な構造
    を有するフィールドエミッション素子群と、前記エミッ
    タと前記ゲート間に前記ゲート側が高電位になる順バイ
    アス電圧を印加する電圧印加手段とを備えるフィールド
    エミッション素子装置において、 前記電圧印加手段は、前記エミッタと前記ゲート間に前
    記エミッタ側が高電位になる逆バイアス電圧を適時印加
    可能であり、 前記素子群の各グループと、当該グループの前記エミッ
    タと前記ゲート間に電圧を供給するエミッタ−ゲート間
    給電線（７）との間にヒューズ群（６Ａ，６Ｂ; ８Ａ，
    ８Ｂ）とを備えることを特徴とするフィールドエミッシ
    ョン素子装置。
13. 【請求項１３】 順バイアス電圧用と逆バイアス電圧用
    の２種類の給電線を備え、逆バイアス用の給電線の抵抗
    は順バイアス用の抵抗よりも低いことを特徴とする請求
    項１２に記載のフィールドエミッション素子装置。
14. 【請求項１４】 前記２種類の給電線は平行に配置され
    た２本の導体線であり、逆バイアス用給電線は、直接前
    記フィールドエミッション素子群のグループ、又は該グ
    ループに接続されたヒューズに接続され、順バイアス用
    給電線は抵抗を介して前記逆バイアス用給電線に接続さ
    れることを特徴とする請求項１３に記載のフィールドエ
    ミッション素子装置。
15. 【請求項１５】 前記２種類の給電線は共通の導体線で
    あり、該導体線と前記フィールドエミッション素子群の
    グループ又は該グループに接続されたヒューズとの間に
    平行に接続された抵抗物質と逆バイアスのみを導通させ
    る一方向性導電素子を備えることを特徴とする請求項１
    ３に記載のフィールドエミッション素子装置。
16. 【請求項１６】 １個以上のフィールドエミッション素
    子を有する複数のグループで構成され各グループのフィ
    ールドエミッション素子のエミッタ（２１Ａ，２２Ａ;
    ２１Ｂ，２２Ｂ）とゲート（３）間には共通した電圧が
    印加可能な構造を有するフィールドエミッション素子群
    と、前記エミッタと前記ゲートとの間に電圧を印加する
    電圧印加手段（４１）とを備えるフィールドエミッショ
    ン素子装置において、 前記電圧印加手段（４１）から前記フィールドエミッシ
    ョン素子群の各グループのエミッタにエミッタ電圧を供
    給するエミッタ給電線（８）との間にヒューズ（９Ａ，
    ９Ｂ）を備えることを特徴とするフィールドエミッショ
    ン素子装置。
17. 【請求項１７】 前記ヒューズと前記フィールドエミッ
    ション素子群の基板との接触部分に、前記ヒューズと前
    記基板を断熱するための高断熱性物質で作られた部分を
    備えることを特徴とする請求項１２から１６のいずれか
    １項に記載のフィールドエミッション素子装置。
18. 【請求項１８】 前記フィールドエミッション素子群の
    基板は、前記ヒューズとの接触部分に溝を備えることを
    特徴とする請求項１２から１６のいずれか１項に記載の
    フィールドエミッション素子装置。