JPH06162690A

JPH06162690A - 伝送装置

Info

Publication number: JPH06162690A
Application number: JP4312471A
Authority: JP
Inventors: Hajime Inoue; 肇井上; Hiroyoshi Ishimaru; 博敬石丸; Hisato Shima; 久登嶋; Kazuyuki Ogawa; 和幸小川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-11-20
Filing date: 1992-11-20
Publication date: 1994-06-10
Anticipated expiration: 2017-07-22
Also published as: JP3303368B2

Abstract

(57)【要約】【目的】伝送路上でのデータの改変を無効にすること
ができ、不法ダビングの防止及び著作権保護の強化を確
実に達成させるようにする。【構成】磁気テープにダビング回数規制コード６１と
共に記録されたデータを再生側ＶＴＲにて読み出し、こ
の読み出したデータを伝送路Ｄを介して記録側ＶＴＲに
伝送し、データ内のダビング回数規制コード６１がダビ
ング可能を意味する場合にのみ、記録側ＶＴＲにおける
磁気テープに伝送データを記録するようにした伝送装置
において、再生側ＶＴＲにおける伝送路Ｄの出力段に、
伝送用のパリティ符号を付加するパリティ発生回路６３
を接続し、記録側ＶＴＲにおける伝送路Ｄの入力段に、
再生側で付加されたパリティ符号に基づいて、伝送デー
タのエラー訂正を行うＥＣＣ回路６４を接続して構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の記録再生装置、
例えばディジタルＶＴＲがそれぞれ伝送路を通じて接続
され、記録媒体に記録されているディジタルデータを１
つの記録再生装置を介して読み出し、この読み出したデ
ィジタルデータを別の記録再生装置の記録媒体にダビン
グするようにした伝送装置に関し、特にそのダビングの
回数が記録媒体に主データ（この場合、ビデオデータ）
と共に記録されたダビング規制情報にて管理された伝送
装置に関する。

【０００２】

【従来の技術】現在、放送用のＶＴＲにおいては、既に
Ｄ１方式、Ｄ２方式及びＤ３方式のディジタルＶＴＲが
商品化されている。一方、民生用でもディジタルＶＴＲ
の実用化に向けて各種フォーマットが提案されている。

【０００３】図１１は、離散コサイン変換（以下、単に
ＤＣＴと記す）と可変長符号化に用いたディジタルＶＴ
Ｒの構成を示すブロック図である。

【０００４】図において、入力されたアナログコンポー
ネントビデオ信号（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）は、Ａ／Ｄ変
換器１によってディジタルコンポーネントビデオ信号に
変換され、ブロッキング回路２によりフレームメモリを
用いて水平方向８サンプル、垂直方向８ライン（以下、
８×８単位という）を１つのブロックとするデータにま
とめられ、シャフリング及びＹ／Ｃ多重される。

【０００５】この８×８単位のデータは、ＤＣＴ回路３
によりＤＣＴされ、時間振幅領域のデータが周波数領域
のデータに変換される。ＤＣＴされたデータは、エンコ
ーダ４により再量子化され、２次元ハフマン符号等によ
る可変長符号化されて、データ圧縮される。この可変長
符号化は、所定数のＤＣＴブロック（例えば、３０ＤＴ
ブロック）から構成されるバッファリングユニットごと
に固定長になるように制御される。

【０００６】可変長符号化されたデータは、フレーミン
グ回路５によりＥＣＣ（Error Correction Code ）の積
符号構成となるようにブロック化され、パリティ発生回
路６によりパリティが付加され、チャンネルエンコーダ
７によりシリアルデータに変換されて磁気テープに記録
される。

【０００７】再生時は、逆にチャンネルデコーダ８によ
りデータ検出、シリアル／パラレル変換が行われ、ＥＣ
Ｃ回路９によりエラー訂正が行われる。エラー訂正され
たデータは、デフレーミング回路１０により可変長符号
のワード単位に分解され、デコーダ１１により復号化、
逆量子化され、逆ＤＣＴ回路１２により逆ＤＣＴされて
８×８単位のデータとなる。このデータは、デブロッキ
ング回路１３によりデシャフリング、Ｙ／Ｃ分離、デー
タ補間等が行われて、ディジタルコンポーネントビデオ
信号に戻され、Ｄ／Ａ変換器１４により元のアナログコ
ンポーネントビデオ信号に変換されて出力される。

【０００８】次に、上記ディジタルＶＴＲにてダビング
する場合について図１２を参照しながら説明する。

【０００９】図において、Ａで示すダビング経路を用い
たダビング方法は、再生機のＤ／Ａ変換器１４からのア
ナログ出力を記録機のＡ／Ｄ変換器１に入力するアナロ
グダビングである。また、Ｂで示すダビング経路を用い
たダビング方法は、再生機のディジタルコンポーネント
出力をＦＩＦＯ（first-in first-out）方式のディジタ
ル・インターフェイス（以下、単にＩ／Ｆと記す）１５
を介して記録機のブロッキング回路２に入力するディジ
タルダビングである。

【００１０】しかし、上記ダビング方法のうち、Ａで示
すダビング経路を用いたダビング方法は、アナログダビ
ングであるため、ダビング時に画質が劣化するという不
都合がある。また、Ｂで示すダビング経路を用いたダビ
ング方法は、圧縮されていないビデオ信号を処理するた
め、伝送レートが２１６Ｍｂｐｓとなってしまい、民生
用のダビング端子を考えるとき、この伝送レートは、伝
送装置として装置化した場合、価格の点で不利となり、
商品化する上で困難性が伴うという問題がある。

【００１１】そこで、従来では、Ｃで示すダビング経路
を用いてダビングを行うようにしている。即ち、このダ
ビング方法は、再生機のＥＣＣ回路９によりエラー訂正
を行ったデータをＩ／Ｆ１６を介して記録機のパリティ
発生回路６に入力するディジタルダビングである。

【００１２】このダビング方法によれば、圧縮されてい
るビデオ信号を処理するため、伝送レートが２５Ｍｂｐ
ｓと低くなり、伝送装置として装置化及び商品化する上
で有利となる。

【００１３】また、最近では、上記ディジタルダビング
に関しては、著作権の問題から、ダビングの回数を規制
する必要がある。そのため、従来では、Ｒ−ＤＡＴ（回
転ヘッドを用いたディジタル・オーディオ・テープレコ
ーダ）で既に実施されているＳＣＭＳ（Sirial Copy Ma
nagement System ）コードと同様のダビング規制コード
を用いてダビング回数の制限を行うようにしている。

【００１４】ここで、上記ダビング回数規制コードは、
磁気テープ上に主データ（ビデオデータ及びオーディオ
データ）と共に記録されるもので、その構成は、通常、
著作権保護対象のものであるかの判別ビットと、現在の
ダビング回数を示すデータと、対象の画像データのソー
スがテープ、ディスク又は放送かの種別データが割り当
てられている。

【００１５】そして、ダビング時には、再生機から記録
機に伝送路を介して伝送され、上記判別ビットが著作権
保護対象を意味するものであり、かつダビング回数が所
定の回数を越えている場合、記録機の磁気テープには、
記録は行われない。一方、判別ビットが著作権保護対象
でないことを意味するものであるか、又はダビング回数
が所定の回数未満のときは、記録機に伝送した段階で、
ダビング回数を更新（＋１）して記録機における磁気テ
ープに主データと共に記録する。

【００１６】

【発明が解決しようとする課題】ところで、従来の伝送
装置においては、伝送データを図１３に示すように、主
データ（ビデオデータやオーディオデータ）２１に上記
ダビング回数規制データ２２を付加し、更に伝送の同期
をとるＳＹＮＣコード２３を付加して伝送するようにし
ている。

【００１７】従って、不法にダビングを行う場合は、例
えば伝送路にデータを変更するための機器を挿入し、伝
送されるデータ中、ダビング回数規制コード２２の判別
ビットを無効にする、即ち著作権保護対象でないものに
改変することで簡単に行うことができる。しかも、上記
ダビング回数コード２２は、ＳＹＮＣコード２３をもと
に簡単に検出できるため、上記ダビング回数規制コード
２２を簡単に変更することが可能である。

【００１８】このように、従来の伝送装置においては、
ダビングの回数が所定回数を越えたものについても簡単
にダビングを行うことができ、著作権保護の強化を達成
できないという問題があった。

【００１９】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、伝送路上でのデータの
改変を無効にすることができ、不法ダビングの防止及び
著作権保護の強化を確実に達成させることができる伝送
装置を提供することにある。

【００２０】

【課題を解決するための手段】本発明は、記録媒体に記
録されたダビング規制情報６１と共に主データ４３（５
３）を１つの記録再生装置にて読み出し、この読み出し
た上記ダビング規制情報６１と上記主データ４２（５
３）を伝送路Ｄを介して別の記録再生装置に伝送し、上
記ダビング規制情報６１がダビング可能を意味する場合
にのみ、上記別の記録再生装置における記録媒体に上記
ダビング規制情報６１と上記主データ４３（５３）を記
録するようにした伝送装置において、上記ダビング規制
情報６１と上記主データ４３（５３）にエラー訂正コー
ドを付加して伝送路に供給するように構成する。

【００２１】上記エラー訂正コードとしては、例えば、
記録媒体に記録する際に付加されるエラー訂正コードで
あってもよいし、伝送用のパリティコードであってもよ
い。

【００２２】

【作用】本発明に係る伝送装置においては、１つの記録
再生装置から伝送路Ｄに伝送されるデータが、主データ
４３（５３）とダビング回数規制情報６１のほかに、エ
ラー訂正コードが含まれている。

【００２３】そして、記録媒体に記録されたエラー訂正
コードが付加された状態で伝送路を伝送される。別の記
録再生装置は、上記伝送路Ｄを伝送されてきた主データ
４３（５３）及びダビング回数規制情報６１を、エラー
訂正コードに基づいてエラー訂正を行うことが可能とな
る。

【００２４】従って、伝送路にデータを変更することが
できる機器を挿入してダビング回数規制情報６１を改変
したとしても、１つの記録再生装置側で付加されたエラ
ー訂正コードに基づいて、別の記録再生装置にてエラー
訂正を行うため、改変されたデータは元のデータに復元
されることになる。従って、伝送路Ｄ上でのデータの改
変を無効にすることができ、不法ダビングの防止及び著
作権保護の強化を確実に達成させることができる。

【００２５】

【実施例】以下、本発明に係る伝送装置をディジタルＶ
ＴＲ同士のダビングシステムに適用した実施例（以下、
単に実施例に係るダビングシステムと記す）を図１〜図
１０を参照しながら説明する。

【００２６】この実施例に係るダビングシステムに用い
られる磁気テープの１ヘリカルトラックの記録フォーマ
ットは、図１に示すように、その両端に、磁気テープと
磁気ヘッドが安定した接触状態を得るまでの予備的なマ
ージナルエリア３１ａ及び３１ｂが割り付けられ、ヘリ
カルトラックＴの中央に実際の画像データが記録される
ビデオエリア３２が割り付けられ、一方のマージナルエ
リア３１ａと上記ビデオエリア３２の間にそれぞれ第１
のＡＴＦエリア３３ａとオーディオエリア（音声データ
が記録される）３４が割り付けられ、他方のマージナル
エリア３１ｂとビデオエリア３２との間にそれぞれサブ
コードエリア３５と第２のＡＴＦエリア３３ｂが割り付
けられている。

【００２７】また、各エリアの間、例えば第１及び第２
のＡＴＦエリア３３ａ及び３３ｂの先頭部分、オーディ
オエリア３３の両側部分、ビデオエリア３２の両側部分
及びサブコードエリア３５の両側部分には、それぞれは
ＡＭＢＬＥエリア３６が割り付けられている。なお、斜
線で示すエリア３７は、ブロックギャップエリアであ
る。

【００２８】上記サブコードエリア３５には、サブコー
ド信号（時間や番地など）が記録され、第１及び第２の
ＡＴＦエリア３３ａ及び３３ｂには、トラッキング補正
用のＡＴＦ信号が記録される。

【００２９】そして、これら各エリアに記録されるデー
タのうち、ビデオエリア３２に記録される画像データ及
びオーディオエリア３４に記録される音声データの各符
号構造は、図２及び図３に示すような構造を有する。即
ち、画像データは、図２に示すように、例えば列方向に
９１バイトを有するブロックが、行方向に４９個配列さ
れたフレーム構造を有し、更にこのフレームが３つ配列
された符号構造を有する。

【００３０】各ブロックは、伝送の同期をとる２バイト
構成のＳＹＮＣデータ４１と、３バイト構成のＩＤデー
タ４２と、７８バイト構成の主データ４３と、８バイト
構成の第１のパリティ符号４４ａから構成されている。
これらの構成を有するブロック（便宜的に画像データブ
ロックと記す）は、行方向４５個まで配列されている。
また、残りのブロックは、列方向に７８バイト構成の第
２のパリティ符号４４ｂと、８バイト構成の第１のパリ
ティ符号４４ａが配列された符号構造を有する。これら
の構成を有するブロックは行方向に４個配列されてい
る。

【００３１】次に、音声データは、図３に示すように、
例えば列方向に９１バイトを有するブロックが、行方向
に１４個配列されたフレーム構造を有する。

【００３２】各ブロックは、伝送の同期をとる２バイト
構成のＳＹＮＣデータ５１と、３バイト構成のＩＤデー
タ５２と、７８バイト構成の主データ５３と、８バイト
構成の第１のパリティ符号５４ａから構成されている。
これらの構成を有するブロック（便宜的に音声データブ
ロックと記す）は、先頭行から５個及び最終行から５個
の計１０個配列されている。また、残りのブロックは、
列方向に７８バイト構成の第２のパリティ符号５４ｂ
と、８バイト構成の第１のパリティ符号５４ａが配列さ
れた符号構造を有する。これらの構成を有するブロック
は行方向に４個配列されている。

【００３３】そして、本実施例においては、図４に示す
ように、画像データブロックＶＢ及び音声データブロッ
クＡＢにおける各主データ４３及び５３の先頭部分に１
バイト構成のダビング回数規制コード６１が挿入されて
いる。このダビング回数規制コード６１は、例えば図５
に示すように、先頭ビットに著作権保護対象のものであ
るかの判別ビットが割り当てられ、次の２ビットに現在
のダビング回数を示すデータが割り当てられ、次の５ビ
ットに対象の画像データのソースがテープ、ディスク又
は放送かの種別データが割り当てられている。

【００３４】このダビング回数規制コード６１は、例え
ば、対象の画像データ及び音声データが著作権保護対象
で、かつ既に１回ダビングした磁気テープでは、「１０
１ＸＸＸＸＸ」と表される（ここでは、カテゴリーコー
ドをドントケアーＸＸＸＸＸで表した）。

【００３５】そして、第１実施例に係るダビングシステ
ムの構成は、図６に示すように、基本的に２つのディジ
タルＶＴＲとこれらＶＴＲ間を電気的につなぐ伝送路Ｄ
から構成される。そして、一方のディジタルＶＴＲを再
生側とし、他方のディジタルＶＴＲを記録側とする。各
ディジタルＶＴＲ内には、それぞれ再生系と記録系が組
み込まれているが、図示の例では、再生側ＶＴＲに再生
系のみを示し、記録側ＶＴＲに記録系のみを示す。

【００３６】記録系は、通常のディジタルＶＴＲにおけ
る記録系（図１１参照）と同様に、入力されたアナログ
コンポーネントビデオ信号（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）を、
ディジタルコンポーネントビデオ信号に変換するＡ／Ｄ
変換器１と、このＡ／Ｄ変換器１からのディジタルデー
タを、フレームメモリを用いて水平方向８サンプル、垂
直方向８ライン（以下、８×８単位という）を１つのブ
ロックとするデータにまとめ、シャフリング及びＹ／Ｃ
多重を行うブロッキング回路２と、ブロッキング回路２
からの時間振幅領域のデータに対してＤＣＴを行って、
周波数領域のデータに変換するＤＣＴ回路３と、ＤＣＴ
されたデータを再量子化し、２次元ハフマン符号等によ
る可変長符号化を行って、データ圧縮するエンコーダ４
を有する。この可変長符号化は、所定数のＤＣＴブロッ
ク（例えば、３０ＤＴブロック）から構成されるバッフ
ァリングユニットごとに固定長になるように制御され
る。

【００３７】更に、この記録系においては、上記デコー
ダ４からの可変長符号化されたデータをＥＣＣ（Error
Correction Code ）の積符号構成となるようにブロック
化するフレーミング回路５と、ブロック化されたデータ
にパリティを付加するパリティ発生回路６と、このパリ
ティ発生回路６からのデータをシリアルデータに変換し
て磁気テープに記録するための記録データとして出力す
るチャンネルエンコーダ７とを有する。

【００３８】再生系は、通常のディジタルＶＴＲにおけ
る再生系（図１１参照）と同様に、再生データの検出及
び再生データのシリアル／パラレル変換を行うチャンネ
ルデコーダ８と、このデコーダ８からの再生データに対
しエラー訂正を行うＥＣＣ回路９と、エラー訂正された
データを可変長符号のワード単位に分解するデフレーミ
ング回路１０と、ワード単位に分解されたデータを復号
化、逆量子化するデコーダ１１と、このデコーダ１１か
らのデータに対して逆ＤＣＴを行って８×８単位のデー
タに変換する逆ＤＣＴ回路１２と、この逆ＤＣＴ回路１
２からのデータに対し、デシャフリング、Ｙ／Ｃ分離、
データ補間等を行ってディジタルコンポーネントビデオ
信号に戻すデブロッキング回路１３と、このディジタル
コンポーネントビデオ信号をアナログコンポーネントビ
デオ信号に変換して出力するＤ／Ａ変換器１４とを有す
る。

【００３９】そして、この第１実施例においては、再生
側ＶＴＲにおける再生系のＥＣＣ回路９と伝送路Ｄ間
に、ＦＩＦＯ（first-in first-out）方式のディジタル
・インターフェイス（以下、単にＩ／Ｆと記す）６２
と、例えば８バイト構成の伝送用のパリティ符号を付加
するパリティ発生回路６３が挿入され、また、記録側Ｖ
ＴＲにおける記録系のパリティ発生回路６と伝送路Ｄ間
に、上記再生側のパリティ発生回路６３で付加されたパ
リティ符号に基づいてエラー訂正を行うＥＣＣ回路６４
と、Ｉ／Ｆ６５と、ダビング判定回路６６と、切換えス
イッチ６７が挿入されて構成されている。

【００４０】ここで、切換えスイッチ６７は、通常は、
パリティ発生回路６側の可動接点６７ａとフレーミング
回路５側の固定接点６７ｂとがスイッチ６７ｓを介して
電気的に接続されているが、ダビング開始に基づいてス
イッチ６７ｓが切り換わり、上記可動接点６７ａとダビ
ング判定回路６６側の固定接点６７ｃとが電気的に接続
される。

【００４１】ダビング判定回路６６は、伝送路Ｄを通じ
て供給されたデータに含まれているダビング回数規制コ
ード６１を読み出して、対象のデータが著作権保護対象
であるかを判別し、更に保護対象であった場合におい
て、そのダビング回数規制コード６１に記録されている
ダビング回数と所定のダビング回数とを比較する回路で
あり、記録されているダビング回数が所定回数以上であ
る場合、コントローラ６８にエラー信号を出力し、記録
系へのデータ伝送を禁止する。

【００４２】また、記録されているダビング回数が所定
回数未満である場合、コントローラ６８に許可信号を出
力し、記録系へのデータ伝送を許可する。この場合、こ
のダビング判定回路６６内において、ダビング回数規制
コード６１のダビング回数データを更新（＋１）し、主
データと共に切換えスイッチ６７を介してパリティ発生
回路６側に送る。コントローラ６８は、少なくともダビ
ング判定回路６６からエラー信号が供給された場合、こ
のＶＴＲに接続されているモニタにエラーメッセージを
出力・表示して使用者にその旨を伝える。

【００４３】この第１実施例に係るダビングシステムに
おいてダビングを行う場合は、まず、再生側ＶＴＲにお
いて、チャンネルデコーダ８によって再生されたデータ
（図７Ａ参照）が、ＥＣＣ回路９に供給され、このＥＣ
Ｃ回路９によってエラー訂正が行われる。このとき、記
録用の第１及び第２のパリティ符号４４ａ（５４ａ）及
び４４ｂ（５４ｂ）は取り除かれる（図７Ｂ参照）。パ
リティ符号４４ａ（及び４４ｂ）が除かれたビデオデー
タ（圧縮された状態となっている）４３及びダビング回
数規制コード６１を含む画像データブロック群、並びに
パリティ符号５４ａ（及び５４ｂ）が除かれたオーディ
オデータ５３及びダビング回数規制コード６１を含む音
声データブロック群は、後段のＩ／Ｆ６２に書き込まれ
る。このＩ／Ｆ６２からは、上記画像データブロック群
並びに音声データブロック群が伝送用のクロックで読み
出され、これらデータブロック群は、後段のパリティ発
生回路６３によって、各データブロックの後ろに伝送用
のパリティ符号６９が付加され（図７Ｃ参照）、更に伝
送路Ｄを介して記録側ＶＴＲに伝送される。

【００４４】記録側ＶＴＲにおいては、まず、伝送路Ｄ
を通じて伝送されてきた上記データを、ＥＣＣ回路６４
にて、それぞれデータブロック毎に付加されているパリ
ティ符号６９に基づいてエラー訂正を行う。即ち、伝送
路中でエラーが発生したとしても、このＥＣＣ回路６４
にてエラー訂正が行われ、再生側ＶＴＲのＥＣＣ回路９
から出力されたデータに復元される。

【００４５】従って、伝送路Ｄ中にデータの変更を行う
ことができる機器を挿入して、例えばダビング回数規制
コード６１、特に判別ビットを改変したとしても、その
改変は、記録側ＶＴＲにおけるＥＣＣ回路６４におい
て、伝送エラーとして処理され、元の内容に復元される
ことになる。即ち、伝送路Ｄ上でのデータの改変が無効
になる。つまり、エラー訂正の符号からみると、このデ
ータの改変は、１バイト分のダビング回数規制コード６
１に伝送エラーが発生したことと同じであり、この伝送
エラーは、付加された８バイト分のパリティ符号６９に
よって十分にエラー訂正可能である。このことから、伝
送路Ｄに不法に機器を挿入してデータを置き換えるだけ
では、不法ダビングの実行は不可能となる。ダビング回
数規制コード６１を改変して不法ダビングを行う場合
は、伝送用のパリティ６９も再計算しなければならず、
改変するための回路構成が非常に複雑になる。

【００４６】そして、ＥＣＣ回路６４からのデータは、
Ｉ／Ｆ６５を介してダビング判定回路６６に供給され、
データに含まれているダビング回数規制コード６１に基
づいて、ダビングの禁止・許可が電気的に判別される。
ダビング許可の場合、上記Ｉ／Ｆ６５からのデータは、
切換えスイッチ６７を介してパリティ発生回路６に供給
され、更にチャンネルエンコード７を通じて磁気テープ
に記録される。他方、ダビング禁止の場合、上記Ｉ／Ｆ
６５からのデータは、パリティ発生回路６には供給され
ず、そのまま捨てられることになる。この場合、例えば
コントローラ６８を通じてモニタにダビング禁止である
ことを知らせるためのメッセージが表示される。

【００４７】このように、上記第１実施例に係るダビン
グシステムによれば、再生側ＶＴＲの伝送路Ｄの出力段
にパリティ符号６９を付加するパリティ発生回路６３を
接続し、記録側ＶＴＲの伝送路Ｄの入力段に上記付加さ
れたパリティ符号６９に基づいて、伝送データのエラー
訂正を行うＥＣＣ回路６４を接続するようにしたので、
伝送路Ｄ上でのデータの改変を無効にすることができ、
不法ダビングの防止及び著作権保護の強化を確実に達成
させることができる。

【００４８】次に、第２実施例に係るダビングシステム
について図８を参照しながら説明する。なお、図６と対
応するものについては同符号を記し、その重複説明を省
略する。

【００４９】この第２実施例に係るダビングシステムに
おいては、再生側ＶＴＲのＥＣＣ回路９において、再生
時のエラー訂正を行った後、第１のパリティ符号４４ａ
（５４ａ）を付加したままＩ／Ｆ６２を介してデータを
伝送する。従って、この再生側ＶＴＲは、ＥＣＣ回路９
と伝送路Ｄ間に、Ｉ／Ｆ６２のみが接続された構成とな
り、第１実施例の場合よりも簡単な回路構成となってい
る。

【００５０】記録側ＶＴＲは、伝送路Ｄと再生系のＥＣ
Ｃ回路（９）間にＩ／Ｆ６５と第１の切換えスイッチ７
０が挿入され、更にこの再生系のＥＣＣ回路（９）と記
録系のパリティ発生回路６間にダビング判定回路６６と
第２の切換えスイッチ６７が挿入されて構成され、第１
実施例に係るＥＣＣ回路６４が省略された回路構成とな
っている。

【００５１】第１及び第２の切換えスイッチ７０及び６
７は、通常は、各可動接点７０ａ及び６７ａと各一方の
固定接点７０ｂ及び６７ｂとがそれぞれスイッチ７０ｓ
及び６７ｓを介して電気的に接続される。従って、再生
系においては、チャンネルデコーダ（８）からの再生デ
ータが第１の切換えスイッチ７０を介してＥＣＣ回路
（９）に供給され、記録系においては、フレーミング回
路５からのデータが第２の切換えスイッチ６７を介して
パリティ発生回路６に供給されるようになっている。

【００５２】そして、ダビング開始に基づいてそれぞれ
スイッチ７０ｓ及び６７ｓが切り換わり、各可動接点７
０ａ及び６７ａと各他方の固定接点７０ｃ及び６７ｃと
が電気的に接続される。従って、この場合、再生系にお
いては、Ｉ／Ｆ６５からの伝送データが第１の切換えス
イッチ７０を介してＥＣＣ回路（９）に供給され、記録
系においては、ダビング判定回路６６からの伝送データ
が第２の切換えスイッチ６７を介してパリティ発生回路
６に供給されることになる。

【００５３】この第２実施例に係るダビングシステムに
おいてダビングを行う場合は、まず、再生側ＶＴＲにお
いて、チャンネルデコーダ８によって再生されたデータ
が、ＥＣＣ回路９に供給され、このＥＣＣ回路９におい
てエラー訂正が行われる。この場合、記録用の第１のパ
リティ符号４４ａ（５４ａ）は付加したままである。な
お、第２のパリティ符号４４ｂ（５４ｂ）は取り除かれ
る。

【００５４】第１のパリティ符号４４ａが付加されたビ
デオデータ及びダビング回数規制コードを含む画像デー
タブロック群、並びに第１のパリティ符号５４ａが付加
されたオーディオデータ及びダビング回数規制コードを
含む音声データブロック群は、後段のＩ／Ｆ６２に書き
込まれる。このＩ／Ｆ６２からは、上記画像データブロ
ック群並びに音声データブロック群が伝送用のクロック
で読み出され、伝送路Ｄを介して記録側ＶＴＲに伝送さ
れる。

【００５５】記録側ＶＴＲにおいては、まず、伝送路Ｄ
を通じて伝送されてきた上記データがＩ／Ｆ６５及び第
１の切換えスイッチ７０を介して再生系のＥＣＣ回路
（９）に供給される。このＥＣＣ回路（９）に供給され
たデータは、付加されている第１のパリティ符号４４ａ
（５４ａ）に基づいてエラー訂正が行われる。このこと
から、伝送路Ｄ中でエラーが発生したとしても、この再
生系におけるＥＣＣ回路（９）にてエラー訂正が行わ
れ、再生側ＶＴＲのＥＣＣ回路９から出力されたデータ
に復元される。

【００５６】従って、この場合も、伝送路Ｄ中にデータ
の変更を行うことができる機器を挿入して、例えばダビ
ング回数規制コード６１、特に判別ビットを改変したと
しても、その改変は、記録側ＶＴＲの再生系におけるＥ
ＣＣ回路（９）において、伝送エラーとして処理され、
元の内容に復元されることになる。

【００５７】上記ＥＣＣ回路（９）からのデータは、そ
れぞれ再生系のデフレーミング回路（１０）及びダビン
グ判定回路６６に供給される。再生系のデフレーミング
回路（１０）に供給されたデータは、その後、再生処理
されて例えばモニタに映像として映し出される。また、
ダビング判定回路６６に供給された上記データは、この
ダビング判定回路６６において、データに含まれている
ダビング回数規制コード６１が読み出され、このダビン
グ回数規制コード６１に基づいて、ダビングの禁止・許
可が電気的に判別される。

【００５８】ダビング許可の場合、上記ＥＣＣ回路
（９）からのデータは、第２の切換えスイッチ６７を介
してパリティ発生回路６に供給され、更にチャンネルエ
ンコード７を通じて磁気テープに記録される。他方、ダ
ビング禁止の場合、上記ＥＣＣ回路（９）からのデータ
は、パリティ発生回路６には供給されず、そのまま捨て
られることになる。この場合、例えばコントローラ６８
を通じてモニタにダビング禁止であることを知らせるた
めのメッセージが表示される。

【００５９】このように、上記第２実施例に係るダビン
グシステムによれば、上記第１実施例の場合と同様に、
伝送路Ｄ上でのデータの改変を無効にすることができ、
不法ダビングの防止及び著作権保護の強化を確実に達成
させることができる。

【００６０】特に、記録用の第１のパリティ符号４４ａ
（５４ａ）を付加した状態で伝送するようにしたので、
再生側ＶＴＲの伝送路Ｄの出力段にＩ／Ｆ６２のみを接
続した回路構成を採用することができる。また、伝送デ
ータに記録用の第１のパリティ符号４４ａ（５４ａ）を
付加しているため、記録側において、再生系のＥＣＣ回
路（９）にてエラー訂正を行うことが可能となり、エラ
ー訂正を行うＥＣＣ回路を新たに挿入する必要がなくな
る。このように、上記第２実施例によれば、ダビングシ
ステムの回路構成を簡単化することができ、製造コスト
の点でも有利になる。

【００６１】上記第２実施例においては、第１のパリテ
ィ符号４４ａ（５４ａ）のみを付加して伝送するように
したが、もちろん第１及び第２のパリティ符号４４ａ
（５４ａ）及び４４ｂ（５４ｂ）を付加して伝送するよ
うにしてもよい。この場合、伝送路に伝送するデータの
符号構成が図２及び図３で示すフレーム構造と同じにな
る。

【００６２】次に、第３実施例に係るダビングシステム
について図９を参照しながら説明する。なお、図６と対
応するものについては同符号を記し、その重複説明を省
略する。

【００６３】この第３実施例に係るダビングシステムに
おいては、再生側ＶＴＲにおける再生系のＥＣＣ回路９
と伝送路Ｄ間に、Ｉ／Ｆ６２と、スクランブル回路７１
と、パリティ発生回路６３とが挿入され、また、記録側
ＶＴＲにおける記録系のパリティ発生回路６と伝送路Ｄ
間に、ＥＣＣ回路６４と、ダビング判定回路６６と、Ｉ
／Ｆ６５と、切換えスイッチ６７が挿入されて構成され
ている。

【００６４】また、再生側ＶＴＲには、ＥＣＣ回路９か
らのデータからダビング回数規制コード６１のみを読み
出すダビングデータ読み出し回路７２が接続されてい
る。この読み出し回路７２は、記録側ＶＴＲのダビング
判定回路６６とほぼ同じ機能を有し、これから伝送する
データがダビング禁止のデータである場合に、後段のス
クランブル回路７１に起動信号を出力する。

【００６５】スクランブル回路７１は、上記起動信号の
供給に基づいてＥＣＣ回路９からのデータ、特にビデオ
データ４３及びオーディオデータ５３のみの並べ換え
（スクランブル）を行う。従って、それ以外のＳＹＮＣ
データ４１（５１）、ＩＤデータ４２（５２）及びダビ
ング回数規制コード６１は並べ換えの対象とはならな
い。このスクランブル回路７１でスクランブルされたデ
ータは、次段のパリティ発生回路６３に供給される。

【００６６】一方、ＥＣＣ回路９からのデータがダビン
グ許可である場合は、スクランブル回路７１においてデ
ータの並べ換えは行わず、そのままの状態でパリティ発
生回路６３に供給する。

【００６７】そして、この第３実施例に係るダビングシ
ステムにおいてダビングを行う場合は、まず、再生側Ｖ
ＴＲにおいて、チャンネルデコーダ８によって再生され
たデータが、ＥＣＣ回路９に供給され、このＥＣＣ回路
９にてエラー訂正が行われる。この場合、記録用の第１
及び第２のパリティ符号４４ａ（５４ａ）及び４４ｂ
（５４ｂ）は取り除かれる。パリティ符号４４ａ及び４
４ｂが除かれたビデオデータ４３及びダビング回数規制
コード６１を含む画像データブロック群、並びにパリテ
ィ符号５４ａ及び５４ｂが除かれたオーディオデータ５
３及びダビング回数規制コード６１を含む音声データブ
ロック群は、次段のＩ／Ｆ６２を介してスクランブル回
路７１に供給される。

【００６８】スクランブル回路７１は、読み出し回路７
２から起動信号が供給された場合、上記データブロック
群の各ビデオデータ４３及びオーディオデータ５３のス
クランブルを行って、パリティ発生回路６３に供給す
る。他方、起動信号が供給されない場合は、スクランブ
ルを行わないでそのままパリティ発生回路６３に供給す
る。

【００６９】スクランブルされたデータブロック群、も
しくはスクランブルされなかったデータブロック群は、
パリティ発生回路６３によって、各データブロックの後
ろに伝送用のパリティ符号６９が付加され、更に伝送路
Ｄを介して記録側ＶＴＲに伝送される。

【００７０】記録側ＶＴＲにおいては、まず、伝送路Ｄ
を通じて伝送されてきた上記データを、ＥＣＣ回路６４
にて、それぞれデータブロック毎に付加されているパリ
ティ符号６９に基づいてエラー訂正を行う。即ち、伝送
路Ｄ中でエラーが発生したとしても、このＥＣＣ回路６
４にてエラー訂正が行われ、再生側ＶＴＲのスクランブ
ル回路７１から出力されたデータに復元される。

【００７１】ＥＣＣ回路６４からのデータは、ダビング
判定回路６６に供給され、データに含まれているダビン
グ回数規制コード６１に基づいて、ダビングの禁止・許
可が電気的に判別される。ダビング許可の場合、ＥＣＣ
回路６４からのデータは、Ｉ／Ｆ６５及び切換えスイッ
チ６７を介してパリティ発生回路６に供給され、更にチ
ャンネルエンコード７を通じて磁気テープに記録され
る。他方、ダビング禁止の場合、上記ＥＣＣ回路６４か
らのデータは、パリティ発生回路６には供給されず、そ
のまま捨てられることになる。この場合、例えばコント
ローラ６８を通じてモニタにダビング禁止であることを
知らせるためのメッセージが表示される。

【００７２】このように、上記第３実施例に係るダビン
グシステムによれば、再生側ＶＴＲの伝送路Ｄの出力段
に、ダビング禁止の場合のみスクランブルをかけるスク
ランブル回路７１と、伝送用のパリティ符号６９を付加
するパリティ発生回路６３を接続し、記録側ＶＴＲの伝
送路Ｄの入力段に上記付加されたパリティ符号６９に基
づいて、伝送データのエラー訂正を行うＥＣＣ回路６４
を接続するようにしたので、伝送路Ｄ上でのデータの改
変を無効にすることができる。しかも、ダビング禁止の
データがスクランブルされることから、伝送路Ｄ上でダ
ビング可能なデータに改変するには、デスクランブルし
なければならず、改変は非常に困難となり、不法ダビン
グの防止及び著作権保護の強化をより確実に実現させる
ことができる。

【００７３】次に、第４実施例に係るダビングシステム
について図１０を参照しながら説明する。なお、図９と
対応するものについては同符号を記し、その重複説明を
省略する。

【００７４】この第４実施例に係るダビングシステムに
おいては、上記第３実施例に係るダビングシステムとほ
ぼ同じ構成を有するが、スクランブル回路７１及びＩ／
Ｆ６２の代わりにＲＡＭ７３を用いたことで異なる。こ
のＲＡＭ７３は、ＥＣＣ回路９からのデータを、書込み
アドレス生成回路７４からの書込みアドレスに基づいて
一時保存し、読出しアドレス生成回路７５からの読出し
アドレスに従って、上記データを読み出す。そして、こ
の読出しアドレス生成回路７５は、通常は、読出しアド
レスを書込みアドレス順次に更新するわけだが、上記読
出し回路７２からの起動信号（ダビング禁止を示す）に
基づいて、読出しアドレスを書込みアドレス順次とは異
なる順序で更新する。例えばデータをシンクブロック単
位で逆順に読み出すように読み出しアドレスを更新す
る。

【００７５】そして、この第４実施例に係るダビングシ
ステムにおいてダビングを行う場合は、まず、再生側Ｖ
ＴＲにおいて、チャンネルデコーダ８によって再生され
たデータが、ＥＣＣ回路９に供給され、このＥＣＣ回路
９にてエラー訂正が行われる。この場合も、記録用の第
１及び第２のパリティ符号４４ａ（５４ａ）及び４４ｂ
（５４ｂ）は取り除かれる。パリティ符号４４ａ及び４
４ｂが除かれたビデオデータ４３及びダビング回数規制
コード６１を含む画像データブロック群、並びにパリテ
ィ符号５４ａ及び５４ｂが除かれたオーディオデータ５
３及びダビング回数規制コード６１を含む音声データブ
ロック群は、書込みアドレス生成回路７４からの書込み
アドレス順次にＲＡＭ７３に格納される。

【００７６】そして、読み出し回路７２から起動信号が
供給された場合、読出しアドレス生成回路７５からの読
み出しアドレス更新が通常の逆順になり、ＲＡＭ７３に
格納されたデータブロック群が逆順に並べ換えられた状
態で読み出され、後段のパリティ発生回路６３に供給さ
れる。一方、上記読出しアドレス生成回路７５に起動信
号が供給されない場合、ＲＡＭ７３内のデータブロック
群は、通常の読出しアドレス順次に読み出されて後段の
パリティ発生回路６３に供給される。

【００７７】並べ換えられたデータブロック群、もしく
は並べ換えが行われなかったデータブロック群は、パリ
ティ発生回路６３によって、各データブロックの後ろに
伝送用のパリティ符号６９が付加され、更に伝送路Ｄを
介して記録側ＶＴＲに伝送される。

【００７８】記録側ＶＴＲにおいては、伝送路Ｄを通じ
て伝送されてきた上記データを、ＥＣＣ回路６４にて、
それぞれデータブロック毎に付加されているパリティ符
号６９に基づいてエラー訂正を行う。これによって、再
生側ＶＴＲのＲＡＭ７３から出力されたデータに復元さ
れる。

【００７９】ＥＣＣ回路６４からのデータは、ダビング
判定回路６６に供給され、データに含まれているダビン
グ回数規制コード６１に基づいて、ダビングの禁止・許
可が電気的に判別される。ダビング許可の場合、上記Ｅ
ＣＣ回路６４からのデータは、Ｉ／Ｆ６５及び切換えス
イッチ６７を介してパリティ発生回路６に供給され、更
にチャンネルエンコード７を通じて磁気テープに記録さ
れる。他方、ダビング禁止の場合、上記ＥＣＣ回路６４
からのデータは、パリティ発生回路６には供給されず、
そのまま捨てられることになる。この場合、例えばコン
トローラ６８を通じてモニタにダビング禁止であること
を知らせるためのメッセージが表示される。

【００８０】このように、上記第４実施例に係るダビン
グシステムによれば、再生側ＶＴＲの伝送路Ｄの出力段
に、ダビング禁止の場合のみ読出しアドレスの更新順序
が変わるＲＡＭ７３と、伝送用のパリティ符号６９を付
加するパリティ発生回路６３を接続し、記録側ＶＴＲの
伝送路Ｄの入力段に上記付加されたパリティ符号６９に
基づいて、伝送データのエラー訂正を行うＥＣＣ回路６
４を接続するようにしたので、伝送路Ｄ上でのデータの
改変を無効にすることができる。

【００８１】しかも、ダビング禁止の場合、ＲＡＭ７３
における読出しアドレスの更新順序が通常の更新順序と
異なるようにしているため、疑似的にスクランブルされ
ることと等価になる。従って、伝送路Ｄ上でダビング可
能なデータに改変するには、デスクランブルしなければ
ならず、改変は非常に困難となり、上記第３実施例と同
様に、不法ダビングの防止及び著作権保護の強化をより
確実に実現させることができる。

【００８２】なお、上記第３及び第４実施例において
は、共に再生側ＶＴＲの伝送路Ｄの出力段にパリティ発
生回路６３を設け、記録側ＶＴＲの伝送路Ｄの入力段に
ＥＣＣ回路６４を設けた例を示したが、もちろん、第２
実施例に係るダビングシステムの構成に準じた構成を採
用することも可能である。

【００８３】上記各実施例では、２つのディジタルＶＴ
Ｒ間におけるダビングシステムに適用した例を示した
が、その他、再生側が１台で記録側が複数台のディジタ
ルＶＴＲ間のダビングシステムにも適用させることがで
きる。もちろんＤＡＴ（ディジタル・オーディオ・テプ
レコーダー）に適用することもできる。

【００８４】

【発明の効果】上述のように、本発明に係る伝送装置に
よれば、記録媒体に記録されたダビング規制情報と共に
主データを１つの記録再生装置にて読み出し、この読み
出した上記ダビング規制情報と上記主データを伝送路を
介して別の記録再生装置に伝送し、上記ダビング規制情
報がダビング可能を意味する場合にのみ、上記別の記録
再生装置における記録媒体に上記ダビング規制情報と上
記主データを記録するようにした伝送装置において、上
記ダビング規制情報と上記主データにエラー訂正コード
を付加して伝送路に供給するようにしたので、伝送路上
でのデータの改変を無効にすることができ、不法ダビン
グの防止及び著作権保護の強化を確実に達成させること
ができる。

【図面の簡単な説明】

【図１】本発明に係る伝送装置をディジタルＶＴＲ同士
のダビングシステムに適用した実施例（以下、単に実施
例に係るダビングシステムと記す）に用いられる磁気テ
ープの１ヘリカルトラックの記録フォーマットを示す概
念図である。

【図２】本実施例に係るダビングシステムに用いられる
磁気テープの１ヘリカルトラックの記録フォーマット
中、ビデオエリアに記録される画像データの符号構造を
示す概念図である。

【図３】本実施例に係るダビングシステムに用いられる
磁気テープの１ヘリカルトラックの記録フォーマット
中、オーディオエリアに記録される音声データの符号構
造を示す概念図である。

【図４】画像データ及び音声データに記録されるダビン
グ回数規制コードの記録位置を示す概念図である。

【図５】ダビング回数規制コードのビット構成を示す概
念図である。

【図６】第１実施例に係るダビングシステムの回路構成
を示すブロック図である。

【図７】第１実施例に係るダビングシステムにおけるデ
ータ伝送処理を示す説明図である。

【図８】第２実施例に係るダビングシステムの回路構成
を示すブロック図である。

【図９】第３実施例に係るダビングシステムの回路構成
を示すブロック図である。

【図１０】第４実施例に係るダビングシステムの回路構
成を示すブロック図である。

【図１１】一般的なディジタルＶＴＲの回路構成を示す
ブロック図である。

【図１２】従来例に係る各種ダビング方法を示すブロッ
ク図である。

【図１３】従来例に係るダビングにおいて、その伝送デ
ータの内容を示す概念図である。

【符号の説明】

１・・・・Ａ／Ｄ変換器２・・・・ブロッキング回路３・・・・ＤＣＴ（離散コサイン変換）回路４・・・・エンコーダ５・・・・フレーミング回路６・・・・パリティ発生回路７・・・・チャンネルエンコンダー８・・・・チャンネルデコーダ９・・・・ＥＣＣ回路１０・・・デフレーミング回路１１・・・デコーダ１２・・・逆ＤＣＴ回路１３・・・デブロッキング回路１４・・・Ｄ／Ａ変換器４１（５１）・・・・ＳＹＮＣデータ４２（５２）・・・・ＩＤデータ４３（５３）・・・・主データ（ビデオデータ，オーデ
ィオデータ）４４ａ（５４ａ）・・第１のパリティ符号４４ｂ（５４ｂ）・・第２のパリティ符号６１・・・ダビング回数規制コード６２，６５・・・Ｉ／Ｆ６３・・・パリティ発生回路６４・・・ＥＣＣ回路６６・・・ダビング判定回路６７・・・切換えスイッチ（第２の切換えスイッチ）６８・・・コントローラー６９・・・伝送用パリティ符号７０・・・第１の切換えスイッチ７１・・・スクランブル回路７２・・・読出し回路７３・・・ＲＡＭ７４・・・書込みアドレス生成回路７５・・・読出しアドレス生成回路

フロントページの続き (72)発明者小川和幸東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】記録媒体に記録されたダビング規制情報
と共に主データを１つの記録再生装置にて読み出し、こ
の読み出した上記ダビング規制情報と上記主データを伝
送路を介して別の記録再生装置に伝送し、上記ダビング
規制情報がダビング可能を意味する場合にのみ、上記別
の記録再生装置における記録媒体に上記ダビング規制情
報と上記主データを記録するようにした伝送装置におい
て、上記ダビング規制情報と上記主データにエラー訂正コー
ドを付加して伝送路に供給することを特徴とする伝送装
置。
【請求項２】上記エラー訂正コードは、上記記録媒体
に記録する際に付加されるエラー訂正コードであること
を特徴とする請求項１記載の伝送装置。
【請求項３】上記エラー訂正コードは、伝送用のパリ
ティコードであることを特徴とする請求項１記載の伝送
装置。