JPH06161800A - Dual electronic computer - Google Patents
Dual electronic computerInfo
- Publication number
- JPH06161800A JPH06161800A JP4336607A JP33660792A JPH06161800A JP H06161800 A JPH06161800 A JP H06161800A JP 4336607 A JP4336607 A JP 4336607A JP 33660792 A JP33660792 A JP 33660792A JP H06161800 A JPH06161800 A JP H06161800A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- cpu
- memory
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、二重化電子計算機に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual computer.
【０００２】[0002]
【従来の技術】従来、図３を伴って次に述べる二重化電
子計算機が提案されている。2. Description of the Related Art Heretofore, a duplicated computer described below with reference to FIG. 3 has been proposed.
【０００３】図３に示す従来の二重化電子計算機は、次
に述べる手段を有する。The conventional dual computer shown in FIG. 3 has the following means.
【０００４】すなわち、（ａ）第１及び第２の中央演算
処理装置ＣＰＵ−１及びＣＰＵ−２と、（ｂ）第１及び
第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２での
演算処理の結果のデ―タをそれぞれ記憶する第１及び第
２のメモリＭＥＭ−１及びＭＥＭ−２と、（ｃ）第１の
中央演算処理装置ＣＰＵ−１及び第１のメモリＭＥＭ−
１間を接続している第１のメモリバスＢＵＳ−１と、
（ｄ）第２の中央演算処理装置ＣＰＵ−２及び第２のメ
モリＭＥＭ−２間を接続している第２のメモリバスＢＵ
Ｓ−２と、（ｅ）第１及び第２の中央演算処理装置ＣＰ
Ｕ−１及びＣＰＵ−２のいずれか一方からそれに対する
第１及び第２のメモリＭＥＭ−１及びＭＥＭ−２中のい
ずれか一方に書込まれた演算処理の結果のデ―タを第１
及び第２のメモリＭＥＭ−１及びＭＥＭ−２中の他方に
転送するメモリ交差と、（ｆ）第１及び第２の中央演算
処理装置ＣＰＵ−１及びＣＰＵ−２のそれぞれに設けら
れた、第１及び第２の中央演算処理装置ＣＰＵ−１及び
ＣＰＵ−２自身の故障をそれぞれ検出する第１及び第２
の故障検出回路ＤＥＴ−１及びＤＥＴ−２と、（ｇ）第
１及び第２の故障検出回路ＤＥＴ−１及びＤＥＴ−２で
の自身の故障の検出結果にもとずき、第１及び第２の中
央演算処理装置ＣＰＵ−１及びＣＰＵ−２間でそれらの
それぞれの演算処理の正常及び異常を互に連絡するため
の中央演算処理装置間通信線６とを有する。That is, (a) first and second central processing units CPU-1 and CPU-2, and (b) first and second central processing units CPU-1 and CPU-2. First and second memories MEM-1 and MEM-2 for respectively storing data as a result of processing, and (c) first central processing unit CPU-1 and first memory MEM-.
A first memory bus BUS-1 connecting between 1 and
(D) A second memory bus BU which connects between the second central processing unit CPU-2 and the second memory MEM-2.
S-2, and (e) first and second central processing units CP
The data of the result of the arithmetic processing written in one of the first and second memories MEM-1 and MEM-2 corresponding to the U-1 and the CPU-2 is stored as the first data.
And a memory cross to transfer to the other of the second memories MEM-1 and MEM-2, and (f) a first memory provided in each of the first and second central processing units CPU-1 and CPU-2, First and second central processing units CPU-1 and CPU-2, respectively, for detecting a failure in the first and second CPUs, respectively.
The fault detection circuits DET-1 and DET-2 of (1) and (g) the first and second fault detection circuits DET-1 and DET-2 based on their own fault detection results. Between the two central processing units CPU-1 and CPU-2, there is provided an inter-central processing unit communication line 6 for communicating the normality and abnormality of their respective arithmetic processing.
【０００５】また、図３に示す従来の二重化電子計算機
は、上述した手段を有して、次に、述べる機能が得られ
るように構成されている。Further, the conventional duplicated computer shown in FIG. 3 has the above-mentioned means and is constructed so as to obtain the function described below.
【０００６】正常時 正常時、第１及び第２の中央演算処理装置ＣＰＵ−１及
びＣＰＵ−２中の一方である例えば第１の中央演算処理
装置ＣＰＵ−１は、現用中の中央演算処理装置として、
演算処理の実行を継続し、一方、この場合の第１及び第
２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２中の他
方である第２の中央演算処理装置ＣＰＵ−２は、待機中
の中央演算処理装置として、動作を停止している。この
場合、現用中の中央演算処理装置としての第１の中央演
算処理装置ＣＰＵ−１は、メモリバスＢＵＳ−１を駆動
し、中央演算処理装置ＣＰＵ−１での演算処理の実行の
結果のデ―タを、メモリバスＢＵＳ−１を介して、第１
のメモリＭＥＭ−１に書込み、一方、第１のメモリＭＥ
Ｍ−１は、いま第１のメモリＭＥＭ−１に書込まれた第
１の中央演算処理装置ＣＰＵ−１での演算処理の結果の
デ―タを、メモリ交差５を介して、第２のメモリＭＥＭ
−２に書込み、よって、第１及び第２のメモリＭＥＭ−
１及びＭＥＭ−２が、第１の中央演算処理装置ＣＰＵ−
１での演算処理の結果のデ―タをともに同じ内容で記憶
している状態になる。また、待機中の中央演算処理装置
としての第２の中央演算処理装置ＣＰＵ−２は、メモリ
バスＢＵＳ−２を駆動せず、よって、上述した書込みが
なされる第２のメモリＭＥＭ−２が、第２の中央演算処
理装置ＣＰＵ−２によってなんら影響を受けることがな
い。Under normal conditions Under normal conditions, one of the first and second central processing units CPU-1 and CPU-2, for example, the first central processing unit CPU-1 is the central processing unit currently in use. As
While continuing the execution of the arithmetic processing, the second central processing unit CPU-2, which is the other of the first and second central processing units CPU-1 and CPU-2 in this case, is in the standby state. The central processing unit has stopped operating. In this case, the first central processing unit CPU-1 as the currently-used central processing unit drives the memory bus BUS-1 and outputs the result of the execution of the arithmetic processing in the central processing unit CPU-1. -The first data via the memory bus BUS-1
To the memory MEM-1 of the first memory ME
The M-1 stores the data, which has been written in the first memory MEM-1 and is the result of the arithmetic processing in the first central processing unit CPU-1, through the memory intersection 5 to the second data. Memory MEM
-2, and thus the first and second memories MEM-
1 and MEM-2 are the first central processing unit CPU-
The data of the result of the arithmetic processing in 1 is stored in the same content. Further, the second central processing unit CPU-2 as the central processing unit in the standby state does not drive the memory bus BUS-2, and thus the second memory MEM-2 to which the above-mentioned writing is performed is It is not affected by the second central processing unit CPU-2.
【０００７】現用中の中央演算処理装置に故障が発生
した場合 第１及び第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ
−２が上述した正常時の状態を有している状態から、現
用中の中央演算処理装置である第１の中央演算処理装置
ＣＰＵ−１に故障が発生した場合、第１の故障検出回路
ＤＥＴ−１が、第１の中央演算処理装置ＣＰＵ−１に故
障が発生したことを検出し、そして、第１の中央演算処
理装置ＣＰＵ−１は、第１の故障検出回路ＤＥＴ−１に
よる第１の中央演算処理装置ＣＰＵ−１に故障が発生し
たことの検出信号にもとずき、演算処理の実行を停止
し、また、起動信号を、待機中の中央演算処理装置とし
ての第２の中央演算処理装置ＣＰＵ−２に、中央演算処
理装置間通信線６を介して送出し、一方、第２の中央演
算処理装置ＣＰＵ−２は、第１の中央演算処理装置ＣＰ
Ｕ−１からの起動信号を受けて起動し、現用中の中央演
算処理装置になり、第２のメモリＭＥＭ−２にいままで
記憶されていた、第１のメモリＭＥＭ−１と同じ内容の
デ―タを受けて、いままで第１の中央演算処理装置ＣＰ
Ｕ−１で実行していた演算処理に続く演算処理を、第１
の中央演算処理装置ＣＰＵ−１に代って、上述した正常
時の場合の第１の中央演算処理装置ＣＰＵ−１と同様に
動作する。When a failure occurs in the central processing unit currently in use First and second central processing units CPU-1 and CPU
-2 has the above-described normal state, and when a failure occurs in the first central processing unit CPU-1 which is the currently used central processing unit, the first failure detection circuit DET -1 detects that a failure has occurred in the first central processing unit CPU-1, and the first central processing unit CPU-1 uses the first failure detection circuit DET-1 for the first The central processing unit CPU-1 stops the execution of the arithmetic processing based on a detection signal that a failure has occurred in the central processing unit CPU-1. The data is sent to the central processing unit CPU-2 via the inter-central processing unit communication line 6, while the second central processing unit CPU-2 outputs the first central processing unit CP.
It is activated by receiving the activation signal from U-1, becomes the central processing unit in use, and has the same contents as the first memory MEM-1 stored in the second memory MEM-2. -In response to this, the first central processing unit CP
The operation processing subsequent to the operation processing executed in U-1 is
Instead of the central processing unit CPU-1 of No. 1, it operates similarly to the first central processing unit CPU-1 in the normal case described above.
【０００８】なお、上述したように、第１の中央演算処
理装置ＣＰＵ−１に故障が発生した場合に、第２の中央
演算処理装置ＣＰＵ−２が、第１の中央演算処理装置Ｃ
ＰＵ−１に代って演算処理を実行している状態になれ
ば、その故障になった第１の中央演算処理装置ＣＰＵ−
１の故障を修理することができることは注意すべきであ
る。As described above, when a failure occurs in the first central processing unit CPU-1, the second central processing unit CPU-2 causes the first central processing unit CPU-1 to operate.
If a state where the arithmetic processing is being executed in place of the PU-1, the first central processing unit CPU-
It should be noted that one failure can be repaired.
【０００９】上述したところから明らかなように、従来
の二重化電子計算機によれば、第１及び第２の中央演算
処理装置ＣＰＵ−１及びＣＰＵ−２中の現用中の中央演
算処理装置、例えば第１の中央演算処理装置ＣＰＵ−１
に故障が発生しても、この場合の待機中の中央演算処理
装置である第２の中央演算処理装置ＣＰＵ−２が、現用
中の中央演算処理装置になって、演算処理の実行を継続
し、第１の中央演算処理装置が、待機中の中央演算処理
装置になる。As is clear from the above description, according to the conventional dual computer, the active central processing units in the first and second central processing units CPU-1 and CPU-2, for example, the first central processing unit Central processing unit CPU-1
Even if a failure occurs, the second central processing unit CPU-2, which is the waiting central processing unit in this case, becomes the active central processing unit and continues the execution of the arithmetic processing. , The first central processing unit becomes the standby central processing unit.
【００１０】また、そのようにして中央演算処理装置に
なった現用中の第２の中央演算処理装置ＣＰＵ−２に故
障が発生すれば、それまでの間に待機中の中央演算処理
装置になった第１の中央演算処理装置ＣＰＵ−１の故障
を修理しておくことによって、待機中の中央演算処理装
置になった第１の中央演算処理装置ＣＰＵ−１が、現用
中の中央演算処理装置になって、演算処理の実行を継続
し、第２の中央演算処理装置が、待機中の中央演算処理
装置になる。Further, if a failure occurs in the second central processing unit CPU-2 currently in use which has thus become the central processing unit, it becomes the central processing unit on standby by then. The first central processing unit CPU-1 that has become the standby central processing unit by repairing the failure of the first central processing unit CPU-1 is the currently used central processing unit. Then, the execution of the arithmetic processing is continued, and the second central processing unit becomes the standby central processing unit.
【００１１】以上のことから、図３に示す従来の二重化
電子計算機の場合、第１及び第２の中央演算処理装置中
のいずれか一方に故障が発生しても、演算処理の実行を
継続する。From the above, in the case of the conventional duplicated electronic computer shown in FIG. 3, even if one of the first and second central processing units fails, the execution of the arithmetic processing is continued. .
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、図３に
示す従来の二重化電子計算機の場合、第１及び第２の中
央演算処理装置ＣＰＵ−１及びＣＰＵ−２中の待機中の
中央演算処理装置に故障が発生しても、その待機中の中
央演算処理装置が動作を停止しているので、その待機中
の中央演算処理装置における故障検出回路ＤＥＴ−２
が、その故障を検出できない。However, in the case of the conventional duplicated computer shown in FIG. 3, the standby central processing units in the first and second central processing units CPU-1 and CPU-2 are the same. Even if a failure occurs, the standby central processing unit has stopped operating, so the failure detection circuit DET-2 in the standby central processing unit
However, the failure cannot be detected.
【００１３】このため、現用の中央演算処理装置が故障
して、それから起動信号を、待機中の中央演算処理装置
に送出させるまで、すなわち、中央演算処理装置の切替
が要求されるまで、待機中の中央演算処理装置に故障が
あったことが不明である。For this reason, the current central processing unit is in a stand-by state until it fails and the activation signal is sent to the waiting central processing unit, that is, until the switching of the central processing units is requested. It is unknown that there was a failure in the central processing unit.
【００１４】以上のことから、図３に示す従来の二重化
電子計算機の場合、待機中の中央演算処理装置に故障が
発生した場合、演算処理を継続して行うことができな
い、という欠点を有していた。From the above, the conventional dual computer shown in FIG. 3 has a drawback that the arithmetic processing cannot be continuously performed when a failure occurs in the central processing unit in the standby state. Was there.
【００１５】なお、従来、このような欠点を改良するた
め、第１及び第２の中央演算処理装置の運転状態を定期
的に切り替えるようにした二重化電子計算機が提案され
ている。In order to remedy such a drawback, a dual computer has been proposed in which the operating states of the first and second central processing units are periodically switched.
【００１６】しかしながら、このような従来の二重化電
子計算機の場合、第１及び第２の中央演算処理装置の切
替周期まで、待機中の中央演算処理装置の故障が不明で
あるので、待機中の中央演算処理装置になる故障が発生
した場合に、演算処理を継続して行うことができないこ
とは、図３に示す従来の二重化電子計算機の場合となん
ら変るところがない。However, in the case of such a conventional dual computer, since the failure of the central processing unit in the standby state is unknown until the switching cycle of the first and second central processing units, the central processing unit in the standby state is unknown. The fact that the arithmetic processing cannot be continuously performed when a failure occurs in the arithmetic processing device is no different from the case of the conventional dual computer shown in FIG.
【００１７】[0017]
【発明の目的】よって、本発明は、上述した欠点のな
い、新規な二重化電子計算機を提案せんとするものであ
る。OBJECTS OF THE INVENTION Therefore, the present invention proposes a new dual computer without the above-mentioned drawbacks.
【００１８】[0018]
【課題を解決するための手段】本願第１番目の発明によ
る二重化電子計算機は、図３で上述した従来の二重化電
子計算機の場合と同様に、（ｉ）（ａ）第１及び第２の
中央演算処理装置と、（ｂ）上記第１及び第２の中央演
算処理装置での演算処理の結果のデ―タをそれぞれ記憶
する第１及び第２のメモリと、（ｃ）上記第１の中央演
算処理装置及び上記第１のメモリ間を接続している第１
のメモリバスと、（ｄ）上記第２の中央演算処理装置及
び上記第２のメモリ間を接続している第２のメモリバス
と、（ｅ）上記第１及び第２のメモリ中の一方からそれ
に対する上記第１及び第２の中央演算処理装置の他方に
書込まれた演算処理の結果のデ―タを上記第１及び第２
のメモリ中の他方に転送するためのメモリ交差と、
（ｆ）上記第１及び第２の中央演算処理装置にそれぞれ
設けられた、上記第１及び第２の中央演算処理装置自身
の故障をそれぞれ検出する第１及び第２の故障検出回路
と、（ｇ）上記第１及び第２の故障検出回路での自身の
故障の検出結果にもとずき、上記第１及び第２の中央演
算処理装置間でそれらの正常及び異常を互に連絡するた
めの中央演算処理装置間通信線とを有する。The duplicated computer according to the first invention of the present application is the same as the case of the conventional duplicated computer described in FIG. An arithmetic processing unit; (b) first and second memories for respectively storing data as a result of arithmetic processing by the first and second central arithmetic processing units; and (c) the first central unit. A first connecting device between the arithmetic processing unit and the first memory
Memory bus, (d) a second memory bus connecting the second central processing unit and the second memory, and (e) one of the first and second memories. On the other hand, the data of the result of the arithmetic processing written in the other of the first and second central processing units is used as the first and second data.
Memory crossing to transfer to the other in the memory of
(F) first and second failure detection circuits provided in the first and second central processing units, respectively, for detecting a failure of the first and second central processing units themselves, g) To communicate the normality and abnormality between the first and second central processing units based on the detection result of their own faults in the first and second fault detection circuits. And a communication line between the central processing units.
【００１９】しかしながら、本発明による二重化電子計
算機は、このような二重化電子計算機において、（ｉ
ｉ）上記第１及び第２の中央演算処理装置が、上記第１
及び第２の故障検出回路をそれぞれ有する外、第１及び
第２のキャッシュメモリをそれぞれ有するとともに、
（ｉｉｉ）上記第１及び第２の中央演算処理装置を現用
中及び待機中の中央演算処理装置にそれぞれ初期設定す
る初期設定手段と、（ｉｖ）上記初期設定手段による上
記初期設定時において、上記第１及び第２の中央演算処
理装置中の待機中の中央演算処理装置を構成している上
記第１及び第２のキャッシュメモリ中のキャッシュメモ
リに、上記待機中の中央演算処理装置に対応している上
記第１及び第２のメモリ中のメモリから中央演算処理装
置故障監視プログラムを読込ませる手段と、（ｖ）上記
初期設定手段による上記初期設定後、上記第１及び第２
の中央演算処理装置中の待機中の中央演算処理装置をそ
れに対する上記第１及び第２のメモリ中のメモリから隔
離させるメモリ隔離手段とを有する。However, the duplicated computer according to the present invention is such that in such a duplicated computer, (i
i) The first and second central processing units are the first and second central processing units.
And a second failure detection circuit, and first and second cache memories, respectively,
(Iii) initial setting means for initializing the first and second central processing units to the active and standby central processing units, respectively, and (iv) at the time of the initial setting by the initial setting means, The cache memory in the first and second cache memories constituting the standby central processing unit in the first and second central processing units corresponds to the standby central processing unit. Means for reading the central processing unit failure monitoring program from the memory in the first and second memories, and (v) after the initial setting by the initial setting means, the first and second
Memory isolation means for isolating a waiting central processing unit in the central processing unit of the above from the memory in the first and second memories for it.
【００２０】また、本願第２番目の発明による二重化電
子計算機は、本願第１番目の発明による二重化電子計算
機において、上記第１及び第２の中央演算処理装置が、
中央演算処理装置故障監視プログラムを格納している第
１及び第２のリ―ドオンリ―メモリと、上記初期設定手
段による上記初期設定時において、上記待機中の中央演
算処理装置のキャッシュロモリに格納した上記中央演算
処理装置故障監視プログラムを上記待機中の中央演算処
理装置のリ―ドオンリ―メモリに転送させる手段とを有
する。The duplicated computer according to the second invention of the present application is the duplicated computer according to the first invention of the present application, wherein the first and second central processing units are:
First and second read-only memories storing a central processing unit failure monitoring program, and stored in the cache ROM of the standby central processing unit at the time of the initial setting by the initial setting means. Means for transferring the central processing unit failure monitoring program to the read-only memory of the standby central processing unit.
【００２１】[0021]
【実施例１】次に、図１を伴って本発明による二重化電
子計算機の第１の実施例を述べよう。[Embodiment 1] Next, a first embodiment of the duplicated computer according to the present invention will be described with reference to FIG.
【００２２】図１において、図３との対応部分には同一
符号を付して示す。In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals.
【００２３】図１に示す本発明による二重化電子計算機
は、次に述べる手段を有する。The duplicated computer according to the present invention shown in FIG. 1 has the following means.
【００２４】すなわち、図３で上述した従来の二重化電
子計算機の場合と同様に、（ａ）第１及び第２の中央演
算処理装置ＣＰＵ−１及びＣＰＵ−２と、（ｂ）第１及
び第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２で
の演算処理の結果のデ―タをそれぞれ記憶する第１及び
第２のメモリＭＥＭ−１及びＭＥＭ−２と、（ｃ）第１
の中央演算処理装置ＣＰＵ−１及び第１のメモリＭＥＭ
−１間を接続している第１のメモリバスＢＵＳ−１と、
（ｄ）第２の中央演算処理装置ＣＰＵ−２及び第２のメ
モリＭＥＭ−２間を接続している第２のメモリバスＢＵ
Ｓ−２と、（ｅ）第１及び第２の中央演算処理装置ＣＰ
Ｕ−１及びＣＰＵ−２のいずれか一方からそれに対する
第１及び第２のメモリＭＥＭ−１及びＭＥＭ−２中のい
ずれか一方に書込まれた演算処理の結果のデ―タを第１
及び第２のメモリＭＥＭ−１及びＭＥＭ−２中の他方に
転送するメモリ交差と、（ｆ）第１及び第２の中央演算
処理装置ＣＰＵ−１及びＣＰＵ−２のそれぞれに設けら
れた、第１及び第２の中央演算処理装置ＣＰＵ−１及び
ＣＰＵ−２自身の故障をそれぞれ検出する第１及び第２
の故障検出回路ＤＥＴ−１及びＤＥＴ−２と、（ｇ）第
１及び第２の故障検出回路ＤＥＴ−１及びＤＥＴ−２で
の自身の故障の検出結果にもとずき、第１及び第２の中
央演算処理装置ＣＰＵ−１及びＣＰＵ−２間でそれらの
それぞれの演算処理の正常及び異常を互に連絡するため
の中央演算処理装置間通信線６とを有する。That is, as in the case of the conventional duplicated electronic computer described above with reference to FIG. 3, (a) first and second central processing units CPU-1 and CPU-2, and (b) first and second central processing units. First and second memories MEM-1 and MEM-2 for storing data of results of arithmetic processing in the central processing units CPU-1 and CPU-2, respectively; and (c) first
Central processing unit CPU-1 and first memory MEM
A first memory bus BUS-1 connecting between -1 and
(D) A second memory bus BU which connects between the second central processing unit CPU-2 and the second memory MEM-2.
S-2, and (e) first and second central processing units CP
The data of the result of the arithmetic processing written in one of the first and second memories MEM-1 and MEM-2 corresponding to the U-1 and the CPU-2 is stored as the first data.
And a memory cross to transfer to the other of the second memories MEM-1 and MEM-2, and (f) a first memory provided in each of the first and second central processing units CPU-1 and CPU-2, First and second central processing units CPU-1 and CPU-2, respectively, for detecting a failure in the first and second CPUs, respectively.
The fault detection circuits DET-1 and DET-2 of (1) and (g) the first and second fault detection circuits DET-1 and DET-2 based on their own fault detection results. Between the two central processing units CPU-1 and CPU-2, there is provided an inter-central processing unit communication line 6 for communicating the normality and abnormality of their respective arithmetic processing.
【００２５】しかしながら、図１に示す本発明による二
重化電子計算機の場合、第１及び第２の中央演算処理装
置ＣＰＵ−１及びＣＰＵ−２が、上述した故障検出回路
ＤＥＴ−１及びＤＥＴ−２をそれぞれ有する外、第１及
び第２のキャッシュメモリＣＡＳＨ−１及びＣＡＳＨ−
２をそれぞれ有する。However, in the case of the dual computer according to the present invention shown in FIG. 1, the first and second central processing units CPU-1 and CPU-2 are provided with the above-mentioned failure detection circuits DET-1 and DET-2. Besides, respectively, first and second cache memories CASH-1 and CASH-
Have 2 each.
【００２６】また、図１に示す本発明による二重化電子
計算機は、上述した手段を有して、次に述べる機能が得
られるように構成されている。The duplicated computer according to the present invention shown in FIG. 1 has the above-mentioned means and is constructed so as to obtain the functions described below.
【００２７】１）初期状態の設定 電源投入時、リセット操作時などの初期状態設定時にお
いて、リセット信号を発生し、そのリセット信号によっ
て、第２の中央演算処理装置ＣＰＵ−２における第２の
キャッシュメモリＣＡＳＨ−２に、第２のメモリＭＥＭ
−２から、それに予め記憶されている中央演算処理装置
故障監視プログラムが転送される。1) Initial State Setting At the time of initial state setting such as power-on and reset operation, a reset signal is generated, and the reset signal causes the second cache in the second central processing unit CPU-2. The second memory MEM is added to the memory CASH-2.
-2, the central processing unit failure monitoring program stored in advance is transferred thereto.
【００２８】また、上述した初期状態設定時、上述した
ように、第２の中央演算処理装置ＣＰＵ−２における第
２のキャッシュメモリＣＡＳＨ−２に、第２のメモリＭ
ＥＭ−２から、それに予め記憶されている中央演算処理
装置故障監視プログラムが転送されて後、第２の中央演
算処理装置ＣＰＵ−２が、第２のキャッシュメモリＣＡ
ＳＨ−２に上述した中央演算処理装置故障監視プログラ
ムを保存させている状態で、第１の中央演算処理装置Ｃ
ＰＵ−１に、中央演算処理装置間通信線６を介して、切
替信号を送出する。Further, when the above-mentioned initial state is set, as described above, the second memory M is added to the second cache memory CASH-2 in the second central processing unit CPU-2.
After the central processing unit failure monitoring program stored in advance in it is transferred from the EM-2, the second central processing unit CPU-2 causes the second central processing unit CPU-2 to operate.
With the central processing unit failure monitoring program described above stored in SH-2, the first central processing unit C
A switching signal is sent to PU-1 via the communication line 6 between central processing units.
【００２９】さらに、上述した初期状態設定時、上述し
たように、第２の中央演算処理装置ＣＰＵ−２が、第１
の中央演算処理装置ＣＰＵ−１に、中央演算処理装置間
通信線６を介して、切替信号を送出したとき、その切替
信号を、第１の中央演算処理装置ＣＰＵ−１が受け、そ
の第１の中央演算処理装置ＣＰＵ−１が、、第１のメモ
リＭＥＭ−１から、それに予め記憶されている処理（業
務）プログラムを引き上げ、よって、第１の中央演算処
理装置ＣＰＵ−１に処理（業務）プログラムが格納さ
れ、第２の中央演算処理装置ＣＰＵ−２に中央演算処理
装置故障監視プログラムが格納されている状態が得ら
れ、従って、第１の中央演算処理装置ＣＰＵ−１が現用
中の中央演算処理装置になり、また、第２の中央演算処
理装置ＣＰＵ−２が待機中の中央演算処理装置になって
いる、演算処理を開始し得る状態の初期状態の設定が行
われる。Further, when the above-mentioned initial state is set, as described above, the second central processing unit CPU-2 is
When a switching signal is sent to the central processing unit CPU-1 of the CPU via the inter-central processing unit communication line 6, the switching signal is received by the first central processing unit CPU-1. Central processing unit CPU-1 pulls up a processing (business) program stored in advance from the first memory MEM-1, and thus the first central processing unit CPU-1 performs processing (business). ) A program is stored, and a state in which the central processing unit failure monitoring program is stored in the second central processing unit CPU-2 is obtained, so that the first central processing unit CPU-1 is currently in use. The central processing unit is set as the central processing unit, and the second central processing unit CPU-2 is set as the standby central processing unit. The initial state is set so that the processing can be started.
【００３０】２）正常時 上述した初期状態の設定によって現用中の中央演算処理
装置になった、現用中の中央演算処理装置としての第１
の中央演算処理装置ＣＰＵ１−１は、第１のキャッシュ
メモリＣＡＳＨ−１に上述した初期状態の設定時に保存
している処理（業務）プログラムを用いて、演算処理の
実行を開始し、また、その演算処理の進行に伴い、必要
に応じて、第１のメモリＭＥＭ−１から、他の処理（業
務）プログラムを、キャッシュメモリＣＡＳＨ−１に取
り込み、演算処理の実行を継続する。2) Normal state The first central processing unit in use, which has become the central processing unit in use by setting the above-mentioned initial state.
The central processing unit CPU1-1 starts the execution of the arithmetic processing using the processing (business) program stored in the first cache memory CASH-1 when the above-mentioned initial state is set, and As the arithmetic processing progresses, another processing (business) program is fetched from the first memory MEM-1 into the cache memory CASH-1 as necessary, and the arithmetic processing is continued.
【００３１】この第１の中央演算処理装置ＣＰＵ−１に
よる処理の結果は、第１のキャッシュメモリＣＡＳＨ−
１（ライトスル、コピ―バックするなどのモ―ドで）を
通じて、または通ずることなしに、第１のメモリＭＥＭ
−１に、第１の中央演算処理装置ＣＰＵ−１によって予
め駆動された第１のメモリバスＢＵＳ−１を介して書込
み、一方、その第１のメモリＭＥＭ−１は、それにいま
書込まれた第１のＣＰＵ−１での演算処理の結果のデ―
タを、メモリ交差５を介して、第２のメモリＭＥＭ−２
に書込み、よって、第１及び第２のメモリＭＥＭ−１及
びＭＥＭ−２が、第１の中央演算処理装置ＣＰＵ−１で
の演算処理の結果のデ―タをともに同じ内容で記憶して
いる状態になる。The result of the processing by the first central processing unit CPU-1 is the first cache memory CASH-.
First memory MEM, through or without 1 (in modes such as write through, copy back, etc.)
-1 via the first memory bus BUS-1 pre-driven by the first central processing unit CPU-1, while its first memory MEM-1 has just been written to it. Data of the result of arithmetic processing in the first CPU-1
To the second memory MEM-2 via the memory intersection 5.
Therefore, the first and second memories MEM-1 and MEM-2 both store the data of the result of the arithmetic processing in the first central processing unit CPU-1 with the same contents. It becomes a state.
【００３２】また、待機中の中央演算処理装置としての
第２の中央演算処理装置ＣＰＵ−２は、第２のメモリＭ
ＥＭ−２から第２のキャッシュメモリＣＡＳＨ−２に転
送された中央演算処理装置故障監視プログラムを用い
て、自身が故障であるか否かの監視を実行している。こ
こで、その故障監視が、第２のキャッシュメモリＣＡＳ
Ｈ−２を用いて実行され、第２のメモリＭＥＭ−２を用
いる必要がないことは注意すべきである。Further, the second central processing unit CPU-2 as the central processing unit in the standby state is provided with the second memory M.
The central processing unit failure monitoring program transferred from the EM-2 to the second cache memory CASH-2 is used to monitor whether or not it is a failure. Here, the failure monitoring is based on the second cache memory CAS.
It should be noted that it is implemented with H-2 and does not need to use the second memory MEM-2.
【００３３】さらに、待機中の中央演算処理装置として
は第２の中央演算処理装置ＣＰＵ−２は、メモリバスＢ
ＵＳ−２を駆動せず、よって、上述した書込みが行なわ
れている第２のメモリＭＥＭ−２が、第２の中央演算処
理装置ＣＰＵ−２、及びその第２のキャッシュメモリＣ
ＡＳＨ−２によって影響を受けないようにしている。Further, the second central processing unit CPU-2 as the central processing unit on standby is the memory bus B.
Therefore, the second memory MEM-2 which does not drive the US-2 and in which the above-mentioned writing is performed is the second central processing unit CPU-2 and the second cache memory C thereof.
It is not affected by ASH-2.
【００３４】３）現用中の中央演算処理装置に故障が発
生した場合 現用中の中央演算処理装置である第１の中央演算処理装
置ＣＰＵ−１に故障が発生した場合、それが故障検出回
路Ｄ−１によって検出され、そして、それにもとずき、
第１の中央演算処理装置ＣＰＵ−１は、演算処理の実行
を停止し、待機中の中央演算処理装置になり、起動信号
を、待機中の中央演算処理装置としての第２の中央演算
処理装置ＣＰＵ−２に、中央演算処理装置間通信線６を
介して送出し、一方、第２の中央演算処理装置ＣＰＵ−
２は、第１の中央演算処理装置ＣＰＵ−１からの起動信
号を受けて起動し、現用中の中央演算処理装置になり、
その現用中の中央演算処理装置になった第２の中央演算
処理装置ＣＰＵ−２の第２のキャッシュメモリＣＡＳＨ
−２上の中央演算処理装置故障監視プログラムを、リセ
ットし、第２のメモリＭＥＭ−２にいままで記憶されて
いた、第１のメモリＭＥＭ−１と同じ内容のデ―タと処
理プログラムデ―タとを用いて、いままで第１の中央演
算処理装置ＣＰＵ−１で実行していた演算処理に続く演
算処理を、第１の中央演算処理装置ＣＰＵ−１に代っ
て、上述した正常時における第１の中央演算処理装置Ｃ
ＰＵ−１の場合と同様の動作を行う。3) When a failure occurs in the central processing unit currently in use When a failure occurs in the first central processing unit CPU-1 which is the central processing unit currently in use, the failure detection circuit D Detected by -1, and accordingly,
The first central processing unit CPU-1 stops the execution of the arithmetic processing, becomes a standby central processing unit, and outputs a start signal to the second central processing unit as a standby central processing unit. To the CPU-2 via the inter-central processing unit communication line 6, while the second central processing unit CPU-
2 is a central processing unit in use, which is activated by receiving a start signal from the first central processing unit CPU-1.
The second cache memory CASH of the second central processing unit CPU-2 which has become the currently used central processing unit
-2, the central processing unit failure monitoring program is reset, and the data and processing program data stored in the second memory MEM-2 are the same as those in the first memory MEM-1. Data processing by using the CPU and the first central processing unit CPU-1 to perform the following arithmetic processing instead of the first central processing unit CPU-1. First central processing unit C in
The same operation as in the case of PU-1 is performed.
【００３５】なお、上述したように、現用中の中央演算
処理装置としての第１の中央演算処理装置ＣＰＵ−１に
故障が発生した場合に、第２の中央演算処理装置ＣＰＵ
−２が、第１の中央演算処理装置ＣＰＵ−１に代って、
現用中の中央演算処理装置としての演算処理を実行して
いる状態になれば、その故障になって待機中になった第
１の中央演算処理装置ＣＰＵ−１の故障を修理すること
ができることは注意すべきである。As described above, when a failure occurs in the first central processing unit CPU-1 as the currently used central processing unit, the second central processing unit CPU-1
-2 replaces the first central processing unit CPU-1.
If the central processing unit currently in use is in the state of executing the arithmetic processing, it is possible to repair the failure of the first central processing unit CPU-1 which is in the standby state due to the failure. You should be careful.
【００３６】また、待機中になった第１の中央演算処理
装置ＣＰＵ−１の故障の修理を終了してから、現用中に
なった第２の中央演算処理装置ＣＰＵ−２に仕掛り中の
処理が無いことを確認して、上述した初期状態の設定で
上述した初期状態の設定を行えば、待機中になった第１
の中央演算処理装置ＣＰＵ−１に処理プログラムを格納
し、現用中になった第２の中央演算処理装置ＣＰＵ−２
に中央演算処理装置故障監視プログラムを格納した状態
が得られる。Further, after the repair of the failure of the first central processing unit CPU-1 which is in the standby state is completed, the second central processing unit CPU-2 which is in the active state is in the process of being processed. After confirming that there is no processing and setting the above-mentioned initial state in the above-mentioned initial state setting, the first standby
The second central processing unit CPU-2, which stores the processing program in the central processing unit CPU-1 of
A state in which the central processing unit failure monitoring program is stored in is obtained.
【００３７】４）待機中の中央演算処理装置に故障が発
生した場合 第１及び第２の措置素ＣＰＵ−１及びＣＰＵ−２が上述
した正常時の状態を有している状態から、待機中の中央
演算処理装置としての第２の中央演算処理装置ＣＰＵ−
２に故障が発生し、それが、故障検出回路ＤＥＴ−２に
よって検出された場合、待機中の中央演算処理装置とし
ての第２の中央演算処理装置ＣＰＵ−２は、いままで中
央演算処理装置故障監視プログラムにより実行していた
処理を停止し、現用中の中央演算処理装置としての中央
演算処理装置ＣＰＵ−１に、中央演算処理装置間通信線
６を介して、待機中の第２の中央演算処理装置ＣＰＵ−
２に故障が発生したこと、従って、現用中の中央演算処
理装置としての第１の中央演算処理装置ＣＰＵ−１を、
待機中の中央演算処理装置としての第２の中央演算処理
装置ＣＰＵ−２に切替えることができない状態にあるこ
とを通知する。4) When a failure occurs in the central processing unit in the standby state From the state in which the first and second measures CPU-1 and CPU-2 have the above-described normal state, the standby state Second central processing unit CPU as the central processing unit of
When a failure occurs in the CPU 2, and the failure is detected by the failure detection circuit DET-2, the second central processing unit CPU-2, which is the central processing unit in the standby state, is the central processing unit failure until now. The processing that was being executed by the monitoring program is stopped, and the second central processing unit that is on standby is sent to the central processing unit CPU-1 as the currently used central processing unit via the inter-central processing unit communication line 6. Processor CPU-
2 has a failure, and accordingly, the first central processing unit CPU-1 as the currently used central processing unit is
The second central processing unit CPU-2 as the standby central processing unit is notified that it is in a state in which it cannot switch.
【００３８】なお、上述したように、待機中の中央演算
処理装置としての第２の中央演算処理装置ＣＰＵ−２に
故障が発生し、そのことが現用中の第１の中央演算処理
装置ＣＰＵ−１に通知された場合、その通知を監視者が
判知できるようにしておけば、現用中の中央演算処理装
置としての第１の中央演算処理装置ＣＰＵ−１が演算処
理を実行している状態で、待機中の中央演算処理装置と
しての第２の中央演算処理装置ＣＰＵ−２の故障を修理
することができる。As described above, a failure occurs in the second central processing unit CPU-2 as the central processing unit in the standby state, which causes the failure of the first central processing unit CPU- 1 is notified so that the observer can know the notification, the state in which the first central processing unit CPU-1 as the currently active central processing unit is executing the arithmetic processing Thus, the failure of the second central processing unit CPU-2 as the central processing unit in the standby state can be repaired.
【００３９】また、待機中の中央演算処理装置としての
第２の中央演算処理装置ＣＰＵ−２の故障の修理が終了
すれば、現用中の中央演算処理装置としての第１の中央
演算処理装置ＣＰＵ−１に仕掛かり中の処理が無くなっ
たことを確認して、上述した初期状態の設定で、上述し
た初期状態の設定を行えば、第１の中央演算処理装置Ｃ
ＰＵ−１に処理プログラムを格納し、第２の中央演算処
理装置ＣＰＵ−２に中央演算処理装置故障監視プログラ
ムを格納している状態が得られる。When the repair of the failure of the second central processing unit CPU-2 serving as the central processing unit in the standby state is completed, the first central processing unit CPU serving as the active central processing unit CPU is completed. -1 confirms that there is no processing in progress, and if the above-mentioned initial state is set in the above-mentioned initial state setting, the first central processing unit C
A state in which the processing program is stored in PU-1 and the central processing unit failure monitoring program is stored in the second central processing unit CPU-2 is obtained.
【００４０】上述したところから明らかなように、図１
に示す本発明による二重化電子計算機の第１の実施例に
よれば、第１及び第２の中央演算処理装置ＣＰＵ−１及
びＣＰＵ−２中の待機中の中央演算処理装置が中央演算
処理装置故障検出プログラムを常時実行し、現用中の中
央演算処理装置が演算処理を正常に実行している状態
で、待機中の中央演算処理装置に故障が発生しても、そ
れを判知することができ、そして、待機中の中央演算処
理装置の故障を修理することができるので、演算処理の
実行が継続する。As is clear from the above description, FIG.
According to the first embodiment of the duplicated computer according to the present invention shown in FIG. 1, the standby central processing units in the first and second central processing units CPU-1 and CPU-2 have a central processing unit failure. Even if the standby central processing unit fails, it is possible to detect it while the active central processing unit is executing the processing normally by executing the detection program all the time. Then, the failure of the central processing unit in standby can be repaired, so that the execution of the arithmetic processing continues.
【００４１】[0041]
【実施例２】次に、図２を伴って本発明による二重化電
子計算機の第２の実施例を述べよう。Second Embodiment Next, a second embodiment of the duplicated computer according to the present invention will be described with reference to FIG.
【００４２】図２において、図１との対応部分に同一符
号を付し、詳細説明を省略する。In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００４３】図２に示す本発明による二重化電子計算機
は、図１に示す本発明による二重化電子計算機におい
て、第１及び第２の中央演算処理装置ＣＰＵ−１及びＣ
ＰＵ−２が、キャッシュメモリＣＡＳＨ−１及びＣＡＳ
Ｈ−２をそれぞれ有するとともに故障検出回路ＤＥＴ−
１及びＤＥＴ−２をそれぞれ有する外、中央演算処理装
置故障監視プログラムをそれぞれ格納しているリ―ドオ
ンリ―メモリＲＯＭ−１及びＲＯＭ−２をそれぞれ有す
る。The duplicated computer according to the present invention shown in FIG. 2 is the same as the duplicated computer according to the present invention shown in FIG. 1, except that the first and second central processing units CPU-1 and C
PU-2 is cache memory CASH-1 and CAS
H-2 respectively and a failure detection circuit DET-
1 and DET-2 respectively, and read-only memories ROM-1 and ROM-2 respectively storing the central processing unit failure monitoring program.
【００４４】図２に示す本発明による二重化電子計算機
は、（ａ）所期状態の設定時において、第２の中央演算
処理装置ＣＰＵ−２の第２のキャッシュメモリＣＡＳＨ
−２に、第２のリ―ドオンリ―メモリＲＯＭ−２から、
中央演算処理装置故障監視プログラムが転送され、
（ｂ）正常時において、待機中の中央演算処理装置とし
ての中央演算処理装置ＣＰＵ−２が、リ―ドオンリ―メ
モリＲＯＭ−２から、キャッシュメモリＭＥＭ−２に転
送した中央演算処理装置故障監視プログラムと、キャッ
シュメモリＭＥＭ−２の残りの領域を用いて、中央演算
処理装置ＣＰＵ−２の故障監視を実行し、従って、待機
中の中央演算処理装置としての中央演算処理装置ＣＰＵ
−２が、キャッシュメモリＣＡＳＨ−２上でのみ処理を
実行し、メモリＭＥＭ−２に影響を与えず、また、
（ｃ）現用中の中央演算処理装置の故障発生時におい
て、故障が発生した待機中の中央演算処理装置としての
中央演算処理装置ＣＰＵ−１の故障の修理の終了後、中
央演算処理装置ＣＰＵ−１が、待機中に設定され、キャ
ッシュメモリＣＡＳＨ−２に、リ―ドオンリ―メモリＲ
ＯＭ−１から、ＣＰＵ故障監視プログラムが転送され、
中央演算処理装置の監視状態となり、さらに、（ｄ）待
機中の中央演算処理装置の故障発生時において、故障し
た第２の中央演算処理装置ＣＰＵ−２の修理を終了して
後、第２の中央演算処理装置ＣＰＵ−２が待機中に設定
され、キャッシュメモリＣＡＳＨ−２に、リ―ドオンリ
―メモリＲＯＭ−２から、中央演算処理装置故障監視プ
ログラムが転送され、中央演算処理装置の監視状態とな
ることを除いて、図１で上述した本発明による二重化電
子計算機の場合と同様の機能を有する。The duplicated computer according to the present invention shown in FIG. 2 is (a) a second cache memory CASH of the second central processing unit CPU-2 at the time of setting a desired state.
-2, from the second read-only memory ROM-2,
The central processing unit failure monitoring program is transferred,
(B) A central processing unit failure monitoring program transferred from the read-only memory ROM-2 to the cache memory MEM-2 by the central processing unit CPU-2 as a central processing unit on standby in a normal state And the remaining area of the cache memory MEM-2 are used to execute failure monitoring of the central processing unit CPU-2, and thus the central processing unit CPU as a standby central processing unit CPU
-2 executes the processing only on the cache memory CASH-2, does not affect the memory MEM-2, and
(C) When a failure occurs in the active central processing unit, after the failure of the central processing unit CPU-1 as a standby central processing unit in which the failure has occurred is repaired, the central processing unit CPU- 1 is set to the standby state, and the read only memory R is set in the cache memory CASH-2.
The CPU failure monitoring program is transferred from OM-1,
When the central processing unit becomes the monitoring state and (d) a failure occurs in the central processing unit in the standby state, the second central processing unit CPU-2 that has failed is repaired, and then the second The central processing unit CPU-2 is set in the standby state, the central processing unit failure monitoring program is transferred from the read-only memory ROM-2 to the cache memory CASH-2, and the central processing unit monitoring status is displayed. It has the same function as that of the dual computer according to the present invention described above with reference to FIG.
【００４５】上述したところから明らかなように、図２
に示す本発明による２重化計算機によれば、中央演算処
理装置としての機能が、上述した事項を除いて、図１で
上述した本発明による二重化電子計算機の場合と同様で
あるので、図１に示す本発明による二重化電子計算機の
場合と同様の作用効果が得られるとともに、初期設定時
及び故障回復時において、リ―ドオンリ―メモリから、
キャッシュメモリに、中央演算処理装置故障検出プログ
ラム転送するだけでよいので、演算処理の実行が簡単で
ある。As is clear from the above description, FIG.
According to the dual computer according to the present invention shown in FIG. 1, the function as the central processing unit is the same as that of the dual electronic computer according to the present invention described above with reference to FIG. 1 except for the matters described above. In addition to the same effects and advantages as in the case of the duplicated computer according to the present invention shown in, at the time of initial setting and failure recovery, from a read-only memory,
Since it is only necessary to transfer the central processing unit failure detection program to the cache memory, execution of the arithmetic processing is easy.
【図１】本発明による二重化電子計算機の第１の実施例
を示す系統的接続図である。FIG. 1 is a systematic connection diagram showing a first embodiment of a duplicated computer according to the present invention.
【図２】本発明による二重化電子計算機の第２の実施例
を示す系統的接続図である。FIG. 2 is a systematic connection diagram showing a second embodiment of the duplicated computer according to the present invention.
【図３】従来の二重化電子計算機を示す系統的接続図で
ある。FIG. 3 is a systematic connection diagram showing a conventional duplicated computer.
５ メモリ交差 ６ 中央演算処理装
置間通信線 ＣＡＳＨ−１、ＣＡＳＨ−２ キャッシュメモ
リ ＢＵＳ−１、ＢＵＳ−２ メモリバス ＣＰＵ−１、ＣＰＵ−２ 中央演算処理装
置 ＤＥＴ−１、ＤＥＴ−２ 故障検出回路 ＭＥＭ−１、ＭＥＭ−２ メモリ ＲＯＭ−１、ＲＯＭ−２ リ―ドオンリ―
メモリ5 memory intersection 6 communication line between central processing units CASH-1, CASH-2 cache memory BUS-1, BUS-2 memory bus CPU-1, CPU-2 central processing unit DET-1, DET-2 failure detection circuit MEM-1, MEM-2 memory ROM-1, ROM-2 read-only
memory
【手続補正書】[Procedure amendment]
【提出日】平成５年２月１５日[Submission date] February 15, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【書類名】 明細書[Document name] Statement
【発明の名称】 二重化電子計算機Title of the invention Duplicated computer
【特許請求の範囲】[Claims]
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】本発明は、二重化電子計算機に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual computer.
【０００２】[0002]
【従来の技術】従来、図３を伴って次に述べる二重化電
子計算機が提案されている。2. Description of the Related Art Heretofore, a duplicated computer described below with reference to FIG. 3 has been proposed.
【０００３】図３に示す従来の二重化電子計算機は、次
に述べる手段を有する。The conventional dual computer shown in FIG. 3 has the following means.
【０００４】すなわち、（ａ）第１及び第２の中央演算
処理装置ＣＰＵ−１及びＣＰＵ−２と、（ｂ）第１及び
第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２での
演算処理の結果のデ―タをそれぞれ記憶する第１及び第
２のメモリＭＥＭ−１及びＭＥＭ−２と、（ｃ）第１の
中央演算処理装置ＣＰＵ−１及び第１のメモリＭＥＭ−
１間を接続している第１のメモリバスＢＵＳ−１と、
（ｄ）第２の中央演算処理装置ＣＰＵ−２及び第２のメ
モリＭＥＭ−２間を接続している第２のメモリバスＢＵ
Ｓ−２と、（ｅ）第１及び第２の中央演算処理装置ＣＰ
Ｕ−１及びＣＰＵ−２中のいずれか一方からそれに対す
る第１及び第２のメモリＭＥＭ−１及びＭＥＭ−２中の
いずれか一方に書込まれた演算処理の結果のデ―タを第
１及び第２のメモリＭＥＭ−１及びＭＥＭ−２中の他方
に転送するメモリ交差４と、（ｆ）第１及び第２の中央
演算処理装置ＣＰＵ−１及びＣＰＵ−２のそれぞれに設
けられた、第１及び第２の中央演算処理装置ＣＰＵ−１
及びＣＰＵ−２自身の故障をそれぞれ検出する第１及び
第２の故障検出回路ＤＥＴ−１及びＤＥＴ−２と、
（ｇ）第１及び第２の故障検出回路ＤＥＴ−１及びＤＥ
Ｔ−２での自身の故障の検出結果にもとずき、第１及び
第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２間で
それらのそれぞれの演算処理の正常及び異常を互に連絡
するための中央演算処理装置間通信線５とを有する。That is, (a) first and second central processing units CPU-1 and CPU-2, and (b) first and second central processing units CPU-1 and CPU-2. First and second memories MEM-1 and MEM-2 for respectively storing data as a result of processing, and (c) first central processing unit CPU-1 and first memory MEM-.
A first memory bus BUS-1 connecting between 1 and
(D) A second memory bus BU which connects between the second central processing unit CPU-2 and the second memory MEM-2.
S-2, and (e) first and second central processing units CP
The data of the result of the arithmetic processing written in any one of the first and second memories MEM-1 and MEM-2 from the U-1 and the CPU-2 is stored as the first data. And a memory cross 4 for transferring to the other of the second memories MEM-1 and MEM-2, and (f) provided in each of the first and second central processing units CPU-1 and CPU-2. First and second central processing unit CPU-1
And first and second failure detection circuits DET-1 and DET-2 for respectively detecting a failure of the CPU-2 itself,
(G) First and second failure detection circuits DET-1 and DE
Based on the detection result of its own failure at T-2, the first and second central processing units CPU-1 and CPU-2 communicate the normality and abnormality of their respective arithmetic processing to each other. And a communication line 5 between the central processing units.
【０００５】そして、図３に示す従来の二重化電子計算
機は、上述した手段を有して、次に、述べる機能が得ら
れるように構成されている。The conventional duplicated computer shown in FIG. 3 has the above-mentioned means and is constructed so as to obtain the following functions.
【０００６】正常時 正常時、第１及び第２の中央演算処理装置ＣＰＵ−１及
びＣＰＵ−２中の一方である例えば第１の中央演算処理
装置ＣＰＵ−１は、現用中の中央演算処理装置として、
演算処理の実行を継続し、一方、この場合の第１及び第
２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２中の他
方である第２の中央演算処理装置ＣＰＵ−２は、待機中
の中央演算処理装置として、動作を停止している。この
場合、現用中の中央演算処理装置としての第１の中央演
算処理装置ＣＰＵ−１は、メモリバスＢＵＳ−１を駆動
し、中央演算処理装置ＣＰＵ−１での演算処理の実行の
結果のデ―タを、メモリバスＢＵＳ−１を介して、第１
のメモリＭＥＭ−１に書込み、一方、第１のメモリＭＥ
Ｍ−１は、いま第１のメモリＭＥＭ−１に書込まれた第
１の中央演算処理装置ＣＰＵ−１での演算処理の結果の
デ―タを、メモリ交差５を介して、第２のメモリＭＥＭ
−２に書込み、よって、第１及び第２のメモリＭＥＭ−
１及びＭＥＭ−２が、第１の中央演算処理装置ＣＰＵ−
１での演算処理の結果のデ―タをともに同じ内容で記憶
している状態になる。また、待機中の中央演算処理装置
としての第２の中央演算処理装置ＣＰＵ−２は、メモリ
バスＢＵＳ−２を駆動せず、よって、上述した書込みが
なされる第２のメモリＭＥＭ−２が、第２の中央演算処
理装置ＣＰＵ−２によってなんら影響を受けることがな
い。Under normal conditions Under normal conditions, one of the first and second central processing units CPU-1 and CPU-2, for example, the first central processing unit CPU-1 is the central processing unit currently in use. As
While continuing the execution of the arithmetic processing, the second central processing unit CPU-2, which is the other of the first and second central processing units CPU-1 and CPU-2 in this case, is in the standby state. The central processing unit has stopped operating. In this case, the first central processing unit CPU-1 as the currently-used central processing unit drives the memory bus BUS-1 and outputs the result of the execution of the arithmetic processing in the central processing unit CPU-1. -The first data via the memory bus BUS-1
To the memory MEM-1 of the first memory ME
The M-1 stores the data, which has been written in the first memory MEM-1 and is the result of the arithmetic processing in the first central processing unit CPU-1, through the memory intersection 5 to the second data. Memory MEM
-2, and thus the first and second memories MEM-
1 and MEM-2 are the first central processing unit CPU-
The data of the result of the arithmetic processing in 1 is stored in the same content. Further, the second central processing unit CPU-2 as the central processing unit in the standby state does not drive the memory bus BUS-2, and thus the second memory MEM-2 to which the above-mentioned writing is performed is It is not affected by the second central processing unit CPU-2.
【０００７】現用中の中央演算処理装置に故障が発生
した場合 第１及び第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ
−２が上述した正常時の状態にある状態から、現用中の
中央演算処理装置である第１の中央演算処理装置ＣＰＵ
−１に故障が発生した場合、第１の故障検出回路ＤＥＴ
−１が、第１の中央演算処理装置ＣＰＵ−１に故障が発
生したことを検出し、そして、第１の中央演算処理装置
ＣＰＵ−１は、第１の故障検出回路ＤＥＴ−１による第
１の中央演算処理装置ＣＰＵ−１に故障が発生したこと
の検出信号にもとずき、演算処理の実行を停止し、ま
た、起動信号を、待機中の中央演算処理装置としての第
２の中央演算処理装置ＣＰＵ−２に、中央演算処理装置
間通信線５を介して送出し、一方、第２の中央演算処理
装置ＣＰＵ−２は、第１の中央演算処理装置ＣＰＵ−１
からの起動信号を受けて起動し、現用中の中央演算処理
装置になり、第２のメモリＭＥＭ−２にいままで記憶さ
れていた、第１のメモリＭＥＭ−１と同じ内容のデ―タ
を受けて、いままで第１の中央演算処理装置ＣＰＵ−１
で実行していた演算処理に続く演算処理を、第１の中央
演算処理装置ＣＰＵ−１に代って、上述した正常時の場
合の第１の中央演算処理装置ＣＰＵ−１と同様に実行す
る。When a failure occurs in the central processing unit currently in use First and second central processing units CPU-1 and CPU
-2 from the state in the normal state described above, the first central processing unit CPU which is the central processing unit currently in use
-1 when a failure occurs, the first failure detection circuit DET
-1 detects that a failure has occurred in the first central processing unit CPU-1, and the first central processing unit CPU-1 uses the first failure detection circuit DET-1 for the first The central processing unit CPU-1 stops the execution of the arithmetic processing based on a detection signal that a failure has occurred in the central processing unit CPU-1. The data is sent to the central processing unit CPU-2 via the inter-central processing unit communication line 5, while the second central processing unit CPU-2 is the first central processing unit CPU-1.
When it is activated by receiving the activation signal from the first memory MEM-2, it becomes the central processing unit in use, and the data having the same content as that of the first memory MEM-1 stored in the second memory MEM-2 is stored. So far, the first central processing unit CPU-1
The arithmetic processing subsequent to the arithmetic processing executed in step 1 is executed in the same manner as the first central processing unit CPU-1 in the normal case described above, instead of the first central processing unit CPU-1. .
【０００８】なお、上述したように、第１の中央演算処
理装置ＣＰＵ−１に故障が発生した場合に、第２の中央
演算処理装置ＣＰＵ−２が、第１の中央演算処理装置Ｃ
ＰＵ−１に代って演算処理を実行している状態になれ
ば、その故障になった第１の中央演算処理装置ＣＰＵ−
１の故障を修理することができることは注意すべきであ
る。As described above, when a failure occurs in the first central processing unit CPU-1, the second central processing unit CPU-2 causes the first central processing unit CPU-1 to operate.
If a state where the arithmetic processing is being executed in place of the PU-1, the first central processing unit CPU-
It should be noted that one failure can be repaired.
【０００９】上述したところから明らかなように、従来
の二重化電子計算機によれば、第１及び第２の中央演算
処理装置ＣＰＵ−１及びＣＰＵ−２中の現用中の中央演
算処理装置、例えば第１の中央演算処理装置ＣＰＵ−１
に故障が発生しても、この場合の待機中の中央演算処理
装置である第２の中央演算処理装置ＣＰＵ−２が、現用
中の中央演算処理装置になって、演算処理の実行を継続
し、第１の中央演算処理装置が、待機中の中央演算処理
装置になる。As is clear from the above description, according to the conventional dual computer, the active central processing units in the first and second central processing units CPU-1 and CPU-2, for example, the first central processing unit Central processing unit CPU-1
Even if a failure occurs, the second central processing unit CPU-2, which is the waiting central processing unit in this case, becomes the active central processing unit and continues the execution of the arithmetic processing. , The first central processing unit becomes the standby central processing unit.
【００１０】また、そのようにして現用中の中央演算処
理装置になった第２の中央演算処理装置ＣＰＵ−２に故
障が発生すれば、それまでの間に待機中の中央演算処理
装置になった第１の中央演算処理装置ＣＰＵ−１の故障
を修理しておくことによって、待機中の中央演算処理装
置になった第１の中央演算処理装置ＣＰＵ−１が、現用
中の中央演算処理装置になって、演算処理の実行を継続
し、第２の中央演算処理装置が、待機中の中央演算処理
装置になる。Further, if a failure occurs in the second central processing unit CPU-2 which has become the currently used central processing unit in this way, it becomes the standby central processing unit until then. The first central processing unit CPU-1 that has become the standby central processing unit by repairing the failure of the first central processing unit CPU-1 is the currently used central processing unit. Then, the execution of the arithmetic processing is continued, and the second central processing unit becomes the standby central processing unit.
【００１１】以上のことから、図３に示す従来の二重化
電子計算機の場合、第１及び第２の中央演算処理装置Ｃ
ＰＵ−１及びＣＰＵ−２中のいずれに故障が発生して
も、その故障が発生した中央演算処理装置が現用中であ
る限り、演算処理の実行を継続する。From the above, in the case of the conventional dual computer shown in FIG. 3, the first and second central processing units C are used.
Even if a failure occurs in either of the PU-1 and the CPU-2, the execution of the arithmetic processing is continued as long as the central processing unit in which the failure occurs is currently in use.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、図３に
示す従来の二重化電子計算機の場合、第１及び第２の中
央演算処理装置ＣＰＵ−１及びＣＰＵ−２中の待機中の
中央演算処理装置に故障が発生した場合、その待機中の
中央演算処理装置が動作を停止しているので、その待機
中の中央演算処理装置における故障検出回路が、その故
障を検出できない。However, in the case of the conventional duplicated computer shown in FIG. 3, the standby central processing units in the first and second central processing units CPU-1 and CPU-2 are the same. When a failure occurs, the standby central processing unit has stopped its operation, so that the failure detection circuit in the standby central processing unit cannot detect the failure.
【００１３】このため、現用の中央演算処理装置が故障
して、それから起動信号を、待機中の中央演算処理装置
に送出させるまで、すなわち、中央演算処理装置の切替
が要求されるまで、待機中の中央演算処理装置に故障が
あったことが不明である。For this reason, the current central processing unit is in a stand-by state until it fails and the activation signal is sent to the waiting central processing unit, that is, until the switching of the central processing units is requested. It is unknown that there was a failure in the central processing unit.
【００１４】以上のことから、図３に示す従来の二重化
電子計算機の場合、待機中の中央演算処理装置に故障が
発生した場合、演算処理の実行を継続して行わない、と
いう欠点を有していた。From the above, in the case of the conventional dual computer shown in FIG. 3, there is a drawback that the arithmetic processing is not continuously executed when a failure occurs in the central processing unit in the standby state. Was there.
【００１５】なお、従来、このような欠点を改良するた
め、第１及び第２の中央演算処理装置の運転状態を定期
的に切り替えるようにした二重化電子計算機が提案され
ている。In order to remedy such a drawback, a dual computer has been proposed in which the operating states of the first and second central processing units are periodically switched.
【００１６】しかしながら、このような従来の二重化電
子計算機の場合、第１及び第２の中央演算処理装置の切
替周期まで、待機中の中央演算処理装置の故障が不明で
あるので、待機中の中央演算処理装置に故障が発生した
場合に、演算処理を継続して行なわないことは、図３に
示す従来の二重化電子計算機の場合となんら変るところ
がない。However, in the case of such a conventional dual computer, since the failure of the central processing unit in the standby state is unknown until the switching cycle of the first and second central processing units, the central processing unit in the standby state is unknown. When a failure occurs in the arithmetic processing unit, the fact that the arithmetic processing is not continuously performed is no different from the case of the conventional dual computer shown in FIG.
【００１７】[0017]
【発明の目的】よって、本発明は、上述した欠点のな
い、新規な二重化電子計算機を提案せんとするものであ
る。OBJECTS OF THE INVENTION Therefore, the present invention proposes a new dual computer without the above-mentioned drawbacks.
【００１８】[0018]
【課題を解決するための手段】本願第１番目の発明によ
る二重化電子計算機は、図３で上述した従来の二重化電
子計算機の場合と同様に、（ｉ）（ａ）第１及び第２の
中央演算処理装置と、（ｂ）上記第１及び第２の中央演
算処理装置での演算処理の結果のデ―タをそれぞれ記憶
する第１及び第２のメモリと、（ｃ）上記第１の中央演
算処理装置及び上記第１のメモリ間を接続している第１
のメモリバスと、（ｄ）上記第２の中央演算処理装置及
び上記第２のメモリ間を接続している第２のメモリバス
と、（ｅ）上記第１及び第２の中央演算処理装置中のい
ずれか一方からそれに対する上記第１及び第２のメモリ
中のいずれか一方に書込まれた演算処理の結果のデ―タ
を上記第１及び第２のメモリ中の他方に転送するための
メモリ交差と、（ｆ）上記第１及び第２の中央演算処理
装置にそれぞれ設けられた、上記第１及び第２の中央演
算処理装置自身の故障をそれぞれ検出する第１及び第２
の故障検出回路と、（ｇ）上記第１及び第２の故障検出
回路での自身の故障の検出結果にもとずき、上記第１及
び第２の中央演算処理装置間でそれらの正常及び異常を
互に連絡するための中央演算処理装置間通信線とを有す
る。The duplicated computer according to the first invention of the present application is the same as the case of the conventional duplicated computer described in FIG. An arithmetic processing unit; (b) first and second memories for respectively storing data as a result of arithmetic processing by the first and second central arithmetic processing units; and (c) the first central unit. A first connecting device between the arithmetic processing unit and the first memory
And (d) a second memory bus connecting between the second central processing unit and the second memory, and (e) in the first and second central processing units. For transferring the data of the result of the arithmetic processing written in either one of the first and second memories corresponding thereto to the other in the first and second memories. Memory crossing, and (f) first and second detecting the failure of the first and second central processing units themselves provided in the first and second central processing units, respectively.
(G) based on the detection result of its own failure in the first and second failure detection circuits, (g) normality between the first and second central processing units. And a communication line between central processing units for communicating abnormality to each other.
【００１９】しかしながら、本発明による二重化電子計
算機は、このような二重化電子計算機において、（ｉ
ｉ）上記第１及び第２の中央演算処理装置が、上記第１
及び第２の故障検出回路をそれぞれ有する外、第１及び
第２のキャッシュメモリをそれぞれ有するとともに、
（ｉｉｉ）上記第１及び第２の中央演算処理装置を現用
中及び待機中の中央演算処理装置にそれぞれ初期設定す
る初期設定手段と、（ｉｖ）上記初期設定手段による上
記初期設定時において、第２のキャッシュメモリに、上
記第２のメモリから中央演算処理装置故障監視プログラ
ムを読込ませる手段と、（ｖ）上記初期設定手段による
上記初期設定後、上記第２の中央演算処理装置を上記第
２のメモリから隔離させるメモリ隔離手段とを有する。However, the duplicated computer according to the present invention is such that in such a duplicated computer, (i
i) The first and second central processing units are the first and second central processing units.
And a second failure detection circuit, and first and second cache memories, respectively,
(Iii) initial setting means for initializing the first and second central processing units respectively to the active and standby central processing units; and (iv) at the time of the initial setting by the initial setting means, Means for loading the central processing unit failure monitoring program from the second memory into the second cache memory; and (v) after the initial setting by the initial setting means, the second central processing unit is connected to the second central processing unit. Memory isolation means for isolating the memory from the memory.
【００２０】また、本願第２番目の発明による二重化電
子計算機は、本願第１番目の発明による二重化電子計算
機において、上記第１及び第２の中央演算処理装置が、
中央演算処理装置故障監視プログラムを格納している第
１及び第２のリ―ドオンリ―メモリと、上記初期設定手
段による上記初期設定時において、上記第２のキャッシ
ュメモリに格納した上記中央演算処理装置故障監視プロ
グラムを上記第２のリ―ドオンリ―メモリに転送させる
手段とを有する。The duplicated computer according to the second invention of the present application is the duplicated computer according to the first invention of the present application, wherein the first and second central processing units are:
Central processing unit, first and second read-only memories storing a failure monitoring program, and the central processing unit stored in the second cache memory during the initial setting by the initial setting means. Means for transferring the failure monitoring program to the second read-only memory.
【００２１】[0021]
【実施例１】次に、図１を伴って本発明による二重化電
子計算機の第１の実施例を述べよう。[Embodiment 1] Next, a first embodiment of the duplicated computer according to the present invention will be described with reference to FIG.
【００２２】図１において、図３との対応部分には同一
符号を付して示す。In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals.
【００２３】図１に示す本発明による二重化電子計算機
は、次に述べる手段を有する。The duplicated computer according to the present invention shown in FIG. 1 has the following means.
【００２４】すなわち、図３で上述した従来の二重化電
子計算機の場合と同様に、（ａ）第１及び第２の中央演
算処理装置ＣＰＵ−１及びＣＰＵ−２と、（ｂ）第１及
び第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ−２で
の演算処理の結果のデ―タをそれぞれ記憶する第１及び
第２のメモリＭＥＭ−１及びＭＥＭ−２と、（ｃ）第１
の中央演算処理装置ＣＰＵ−１及び第１のメモリＭＥＭ
−１間を接続している第１のメモリバスＢＵＳ−１と、
（ｄ）第２の中央演算処理装置ＣＰＵ−２及び第２のメ
モリＭＥＭ−２間を接続している第２のメモリバスＢＵ
Ｓ−２と、（ｅ）第１及び第２の中央演算処理装置ＣＰ
Ｕ−１及びＣＰＵ−２のいずれか一方からそれに対する
第１及び第２のメモリＭＥＭ−１及びＭＥＭ−２中のい
ずれか一方に書込まれた演算処理の結果のデ―タを第１
及び第２のメモリＭＥＭ−１及びＭＥＭ−２中の他方に
転送するメモリ交差４と、（ｆ）第１及び第２の中央演
算処理装置ＣＰＵ−１及びＣＰＵ−２のそれぞれに設け
られた、第１及び第２の中央演算処理装置ＣＰＵ−１及
びＣＰＵ−２自身の故障をそれぞれ検出する第１及び第
２の故障検出回路ＤＥＴ−１及びＤＥＴ−２と、（ｇ）
第１及び第２の故障検出回路ＤＥＴ−１及びＤＥＴ−２
での自身の故障の検出結果にもとずき、第１及び第２の
中央演算処理装置ＣＰＵ−１及びＣＰＵ−２間でそれら
のそれぞれの演算処理の正常及び異常を互に連絡するた
めの中央演算処理装置間通信線５とを有する。That is, as in the case of the conventional duplicated electronic computer described above with reference to FIG. 3, (a) first and second central processing units CPU-1 and CPU-2, and (b) first and second central processing units. First and second memories MEM-1 and MEM-2 for storing data of results of arithmetic processing in the central processing units CPU-1 and CPU-2, respectively; and (c) first
Central processing unit CPU-1 and first memory MEM
A first memory bus BUS-1 connecting between -1 and
(D) A second memory bus BU which connects between the second central processing unit CPU-2 and the second memory MEM-2.
S-2, and (e) first and second central processing units CP
The data of the result of the arithmetic processing written in one of the first and second memories MEM-1 and MEM-2 corresponding to the U-1 and the CPU-2 is stored as the first data.
And a memory cross 4 for transferring to the other of the second memories MEM-1 and MEM-2, and (f) provided in each of the first and second central processing units CPU-1 and CPU-2. First and second failure detection circuits DET-1 and DET-2 for detecting failures of the first and second central processing units CPU-1 and CPU-2, respectively, and (g)
First and second failure detection circuits DET-1 and DET-2
For communicating normality and abnormality of the respective arithmetic processing between the first and second central processing units CPU-1 and CPU-2 based on the detection result of its own failure in And a communication line 5 between the central processing units.
【００２５】しかしながら、図１に示す本発明による二
重化電子計算機の場合、第１及び第２の中央演算処理装
置ＣＰＵ−１及びＣＰＵ−２が、上述した故障検出回路
ＤＥＴ−１及びＤＥＴ−２をそれぞれ有する外、第１及
び第２のキャッシュメモリＣＡＳＨ−１及びＣＡＳＨ−
２をそれぞれ有する。However, in the case of the dual computer according to the present invention shown in FIG. 1, the first and second central processing units CPU-1 and CPU-2 are provided with the above-mentioned failure detection circuits DET-1 and DET-2. Besides, respectively, first and second cache memories CASH-1 and CASH-
Have 2 each.
【００２６】そして、図１に示す本発明による二重化電
子計算機は、上述した手段を有して、次に述べる機能が
得られるように構成されている。The duplicated computer according to the present invention shown in FIG. 1 has the above-mentioned means and is constructed so as to obtain the following functions.
【００２７】１）初期状態の設定 電源投入時、リセット操作時などの初期状態設定時にお
いて、リセット信号を発生し、そのリセット信号によっ
て、第２の中央演算処理装置ＣＰＵ−２における第２の
キャッシュメモリＣＡＳＨ−２に、第２のメモリＭＥＭ
−２から、それに予め記憶されている中央演算処理装置
故障監視プログラムが転送される。1) Initial State Setting At the time of initial state setting such as power-on and reset operation, a reset signal is generated, and the reset signal causes the second cache in the second central processing unit CPU-2. The second memory MEM is added to the memory CASH-2.
-2, the central processing unit failure monitoring program stored in advance is transferred thereto.
【００２８】また、上述した初期状態設定時、上述した
ように、第２の中央演算処理装置ＣＰＵ−２における第
２のキャッシュメモリＣＡＳＨ−２に、第２のメモリＭ
ＥＭ−２から、それに予め記憶されている中央演算処理
装置故障監視プログラムが転送されて後、第２の中央演
算処理装置ＣＰＵ−２が、第２のキャッシュメモリＣＡ
ＳＨ−２に上述した中央演算処理装置故障監視プログラ
ムを保存させている状態で、第１の中央演算処理装置Ｃ
ＰＵ−１に、中央演算処理装置間通信線５を介して、切
替信号を送出する。Further, when the above-mentioned initial state is set, as described above, the second memory M is added to the second cache memory CASH-2 in the second central processing unit CPU-2.
After the central processing unit failure monitoring program stored in advance in it is transferred from the EM-2, the second central processing unit CPU-2 causes the second central processing unit CPU-2 to operate.
With the central processing unit failure monitoring program described above stored in SH-2, the first central processing unit C
A switching signal is sent to PU-1 via the communication line 5 between central processing units.
【００２９】さらに、上述した初期状態設定時、上述し
たように、第２の中央演算処理装置ＣＰＵ−２が、第１
の中央演算処理装置ＣＰＵ−１に、中央演算処理装置間
通信線５を介して、切替信号を送出したとき、その切替
信号を、第１の中央演算処理装置ＣＰＵ−１が受け、そ
の第１の中央演算処理装置ＣＰＵ−１が、、第１のメモ
リＭＥＭ−１から、それに予め記憶されている処理（業
務）プログラムを引き上げ、よって、第１の中央演算処
理装置ＣＰＵ−１の第１のキャッシュメモリＣＡＳＨ−
１に処理（業務）プログラムが格納され、第２の中央演
算処理装置ＣＰＵ−２の第２のキャッシュメモリＣＡＳ
Ｈ−２にに中央演算処理装置故障監視プログラムが格納
されている状態が得られ、従って、第１の中央演算処理
装置ＣＰＵ−１が現用中の中央演算処理装置になり、ま
た、第２の中央演算処理装置ＣＰＵ−２が待機中の中央
演算処理装置になっている、演算処理を開始し得る状態
の初期状態の設定が行われる。Further, when the above-mentioned initial state is set, as described above, the second central processing unit CPU-2 is
When a switching signal is sent to the central processing unit CPU-1 of the above through the inter-central processing unit communication line 5, the switching signal is received by the first central processing unit CPU-1 and Central processing unit CPU-1 of the first central processing unit CPU-1 retrieves the processing (business) program stored in advance from the first memory MEM-1. Cache memory CASH-
1 stores a processing (business) program, and the second cache memory CAS of the second central processing unit CPU-2.
A state in which the central processing unit failure monitoring program is stored in H-2 is obtained, so that the first central processing unit CPU-1 becomes the active central processing unit, and the second central processing unit CPU-1 becomes the second central processing unit. The central processing unit CPU-2 is set to the standby central processing unit, and the initial state of the state where the arithmetic processing can be started is set.
【００３０】２）正常時 上述した初期状態の設定によって現用中の中央演算処理
装置になった、現用中の中央演算処理装置としての第１
の中央演算処理装置ＣＰＵ１−１は、第１のキャッシュ
メモリＣＡＳＨ−１に上述した初期状態設定時に保存し
ている処理（業務）プログラムを用いて、演算処理の実
行を開始し、また、その演算処理の進行に伴い、必要に
応じて、第１のメモリＭＥＭ−１から、他の処理（業
務）プログラムを、キャッシュメモリＣＡＳＨ−１に取
り込み、演算処理の実行を継続する。2) Normal state The first central processing unit in use, which has become the central processing unit in use by setting the above-mentioned initial state.
The central processing unit CPU1-1 of the CPU starts the execution of the arithmetic processing using the processing (business) program stored in the first cache memory CASH-1 at the time of the above-mentioned initial state setting, and executes the arithmetic operation. As the processing progresses, another processing (business) program is fetched from the first memory MEM-1 into the cache memory CASH-1 as necessary, and execution of the arithmetic processing is continued.
【００３１】この第１の中央演算処理装置ＣＰＵ−１に
よる演算処理の実行の結果は、第１のキャッシュメモリ
ＣＡＳＨ−１（ライトする、コピ―バックするなどのモ
―ドで）を通じて、または通ずることなしに、第１のメ
モリＭＥＭ−１に、第１の中央演算処理装置ＣＰＵ−１
によって予め駆動された第１のメモリバスＢＵＳ−１を
介して書込まれ、一方、その第１のメモリＭＥＭ−１
は、それにいま書込まれた第１の中央演算処理装置ＣＰ
Ｕ−１での演算処理の結果のデ―タを、メモリ交差４を
介して、第２のメモリＭＥＭ−２に書込み、よって、第
１及び第２のメモリＭＥＭ−１及びＭＥＭ−２が、第１
の中央演算処理装置ＣＰＵ−１での演算処理の結果のデ
―タをともに同じ内容で記憶している状態になる。The result of the execution of the arithmetic processing by the first central processing unit CPU-1 is passed through or passed through the first cache memory CASH-1 (in the mode of writing, copying, etc.). In the first memory MEM-1, the first central processing unit CPU-1
Written via a first memory bus BUS-1 pre-driven by, while its first memory MEM-1
Is the first central processing unit CP just written to it.
The data resulting from the arithmetic processing in U-1 is written to the second memory MEM-2 via the memory intersection 4, so that the first and second memories MEM-1 and MEM-2 are First
The data of the result of the arithmetic processing in the central processing unit CPU-1 is stored in the same content.
【００３２】一方、待機中の中央演算処理装置としての
第２の中央演算処理装置ＣＰＵ−２は、第２のメモリＭ
ＥＭ−２から第２のキャッシュメモリＣＡＳＨ−２に転
送された中央演算処理装置故障監視プログラムを用い
て、自身が故障であるか否かの監視を実行している。こ
こで、その故障監視が、第２のキャッシュメモリＣＡＳ
Ｈ−２を用いて実行され、第２のメモリＭＥＭ−２を用
いる必要がないことは注意すべきである。On the other hand, the second central processing unit CPU-2 serving as the central processing unit in the standby state has the second memory M.
The central processing unit failure monitoring program transferred from the EM-2 to the second cache memory CASH-2 is used to monitor whether or not it is a failure. Here, the failure monitoring is based on the second cache memory CAS.
It should be noted that it is implemented with H-2 and does not need to use the second memory MEM-2.
【００３３】さらに、待機中の中央演算処理装置として
の第２の中央演算処理装置ＣＰＵ−２は、メモリバスＢ
ＵＳ−２を駆動せず、よって、上述した書込みが行なわ
れている第２のメモリＭＥＭ−２が、第２の中央演算処
理装置ＣＰＵ−２、及びその第２のキャッシュメモリＣ
ＡＳＨ−２によって影響を受けないようにしている。Further, the second central processing unit CPU-2 as the central processing unit in the standby state is connected to the memory bus B.
Therefore, the second memory MEM-2 which does not drive the US-2 and in which the above-mentioned writing is performed is the second central processing unit CPU-2 and the second cache memory C thereof.
It is not affected by ASH-2.
【００３４】３）現用中の中央演算処理装置に故障が発
生した場合 現用中の中央演算処理装置である第１の中央演算処理装
置ＣＰＵ−１に故障が発生した場合、それが、故障検出
回路ＤＥＴ−１によって検出され、そして、それにもと
ずき、第１の中央演算処理装置ＣＰＵ−１は、演算処理
の実行を停止し、待機中の中央演算処理装置になり、起
動信号を、待機中の中央演算処理装置としての第２の中
央演算処理装置ＣＰＵ−２に、中央演算処理装置間通信
線５を介して送出し、一方、第２の中央演算処理装置Ｃ
ＰＵ−２は、第１の中央演算処理装置ＣＰＵ−１からの
起動信号を受けて起動し、現用中の中央演算処理装置に
なり、その現用中の中央演算処理装置になった第２の中
央演算処理装置ＣＰＵ−２の第２のキャッシュメモリＣ
ＡＳＨ−２上の中央演算処理装置故障監視プログラム
を、リセットし、第２のメモリＭＥＭ−２にいままで記
憶されていた、第１のメモリＭＥＭ−１と同じ内容のデ
―タと処理（業務）プログラムデ―タとを用いて、いま
まで第１の中央演算処理装置ＣＰＵ−１で実行していた
演算処理に続く演算処理を、第１の中央演算処理装置Ｃ
ＰＵ−１に代って、上述した正常時における第１の中央
演算処理装置ＣＰＵ−１の場合と同様に実行する。3) When a failure occurs in the central processing unit currently in use When a failure occurs in the first central processing unit CPU-1 which is the central processing unit currently in use, this is a failure detection circuit. The first central processing unit CPU-1 detects the DET-1 and, accordingly, the first central processing unit CPU-1 stops the execution of the arithmetic processing, becomes the standby central processing unit, and waits for a start signal. To the second central processing unit CPU-2 as the central processing unit in the middle, through the inter-central processing unit communication line 5, while the second central processing unit C
The PU-2 is activated in response to the activation signal from the first central processing unit CPU-1 to become the active central processing unit, and the second central unit which has become the active central processing unit. Second cache memory C of arithmetic processing unit CPU-2
The central processing unit failure monitoring program on the ASH-2 is reset, and the data and processing (operations) of the same contents as the first memory MEM-1 stored in the second memory MEM-2 until now are stored. ) Using the program data, the arithmetic processing subsequent to the arithmetic processing previously executed in the first central processing unit CPU-1 is performed by the first central processing unit C.
Instead of PU-1, it is executed in the same manner as in the case of the first central processing unit CPU-1 in the normal state described above.
【００３５】なお、上述したように、現用中の中央演算
処理装置としての第１の中央演算処理装置ＣＰＵ−１に
故障が発生した場合に、第２の中央演算処理装置ＣＰＵ
−２が、第１の中央演算処理装置ＣＰＵ−１に代って、
現用中の中央演算処理装置としての演算処理を実行して
いる状態になれば、故障が発生して待機中になった第１
の中央演算処理装置ＣＰＵ−１の故障を修理することが
できることは注意すべきである。As described above, when a failure occurs in the first central processing unit CPU-1 as the currently used central processing unit, the second central processing unit CPU-1
-2 replaces the first central processing unit CPU-1.
If the central processing unit currently in use is in the state of executing the arithmetic processing, a failure occurs and the first standby
It should be noted that the failure of the central processing unit CPU-1 can be repaired.
【００３６】また、待機中になった第１の中央演算処理
装置ＣＰＵ−１の故障の修理を終了してから、現用中に
なった第２の中央演算処理装置ＣＰＵ−２に仕掛り中の
処理が無いことを確認して、上述した初期状態の設定で
上述した初期状態の設定を行えば、待機中になった第１
の中央演算処理装置ＣＰＵ−１の第１のキャッシュメモ
リＣＡＳＨ−１に処理（業務）プログラムを格納し、現
用中になった第２の中央演算処理装置ＣＰＵ−２の第２
のキャッシュメモリＣＡＳＨ−２に中央演算処理装置故
障監視プログラムを格納した状態が得られる。Further, after the repair of the failure of the first central processing unit CPU-1 which is in the standby state is completed, the second central processing unit CPU-2 which is in the active state is in the process of being processed. After confirming that there is no processing and setting the above-mentioned initial state in the above-mentioned initial state setting, the first standby
Of the second central processing unit CPU-2, which stores the processing (business) program in the first cache memory CASH-1 of the central processing unit CPU-1 of
It is possible to obtain a state in which the central processing unit failure monitoring program is stored in the cache memory CASH-2.
【００３７】４）待機中の中央演算処理装置に故障が発
生した場合 第１及び第２の中央演算処理装置ＣＰＵ−１及びＣＰＵ
−２が上述した正常時の状態である状態から、待機中の
中央演算処理装置としての第２の中央演算処理装置ＣＰ
Ｕ−２に故障が発生し、それが、故障検出回路ＤＥＴ−
２によって検出された場合、待機中の中央演算処理装置
としての第２の中央演算処理装置ＣＰＵ−２は、いまま
で中央演算処理装置故障監視プログラムにより実行して
いた処理を停止し、現用中の中央演算処理装置としての
中央演算処理装置ＣＰＵ−１に、中央演算処理装置間通
信線５を介して、待機中の第２の中央演算処理装置ＣＰ
Ｕ−２に故障が発生したこと、従って、現用中の中央演
算処理装置としての第１の中央演算処理装置ＣＰＵ−１
を、待機中の中央演算処理装置としての第２の中央演算
処理装置ＣＰＵ−２に切替えることができない状態にあ
ることを通知する。4) When a failure occurs in the central processing unit in the standby state First and second central processing units CPU-1 and CPU
-2 is the above-described normal state, and the second central processing unit CP as the central processing unit on standby from the state
A failure occurs in U-2, which is the failure detection circuit DET-
When detected by the second CPU 2, the second central processing unit CPU-2 as the standby central processing unit stops the processing which has been executed by the central processing unit failure monitoring program until now, The central processing unit CPU-1 as the central processing unit is connected to the second central processing unit CP on standby via the inter-central processing unit communication line 5.
A failure has occurred in U-2, and accordingly, the first central processing unit CPU-1 as the central processing unit currently in use
Is notified to the second central processing unit CPU-2 as the standby central processing unit that it cannot switch.
【００３８】なお、上述したように、待機中の中央演算
処理装置としての第２の中央演算処理装置ＣＰＵ−２に
故障が発生し、そのことが現用中の第１の中央演算処理
装置ＣＰＵ−１に通知された場合、その通知を監視者が
判知できるようにしておけば、現用中の中央演算処理装
置としての第１の中央演算処理装置ＣＰＵ−１が演算処
理を実行している状態で、待機中の中央演算処理装置と
しての第２の中央演算処理装置ＣＰＵ−２の故障を修理
することができる。As described above, a failure occurs in the second central processing unit CPU-2 as the central processing unit in the standby state, which causes the failure of the first central processing unit CPU- 1 is notified so that the observer can know the notification, the state in which the first central processing unit CPU-1 as the currently active central processing unit is executing the arithmetic processing Thus, the failure of the second central processing unit CPU-2 as the central processing unit in the standby state can be repaired.
【００３９】また、待機中の中央演算処理装置としての
第２の中央演算処理装置ＣＰＵ−２の故障の修理が終了
すれば、現用中の中央演算処理装置としての第１の中央
演算処理装置ＣＰＵ−１に仕掛かり中の処理が無くなっ
たことを確認して、上述した初期状態の設定で上述した
初期状態の設定を行えば、第１の中央演算処理装置ＣＰ
Ｕ−１の第１のキャッシュメモリＣＡＳＨ−１に処理プ
ログラムを格納し、第２の中央演算処理装置ＣＰＵ−２
の第２のキャッシュメモリＣＡＳＨ−２に中央演算処理
装置故障監視プログラムを格納している状態が得られ
る。When the repair of the failure of the second central processing unit CPU-2 serving as the central processing unit in the standby state is completed, the first central processing unit CPU serving as the active central processing unit CPU is completed. -1 confirms that the processing in progress has been lost, and if the above-mentioned initial state is set in the above-mentioned initial state setting, the first central processing unit CP
The processing program is stored in the first cache memory CASH-1 of U-1, and the second central processing unit CPU-2
It is possible to obtain a state in which the central processing unit failure monitoring program is stored in the second cache memory CASH-2.
【００４０】上述したところから明らかなように、図１
に示す本発明による二重化電子計算機の第１の実施例に
よれば、第１及び第２の中央演算処理装置ＣＰＵ−１及
びＣＰＵ−２中の待機中の第２の中央演算処理装置ＣＰ
Ｕ−２が中央演算処理装置故障検出プログラムを常時実
行し、現用中の第１の中央演算処理装置ＣＰＵ−１が演
算処理を正常に実行している状態で、待機中の第２の中
央演算処理装置ＣＰＵ−２に故障が発生しても、それを
判知することができ、そして、その待機中の第２の中央
演算処理装置ＣＰＵ−２の故障を修理することができる
ので、現用中の第１の中央演算処理装置ＣＰＵ−１に故
障が発生しても、その故障の発生が第２の中央演算処理
装置ＣＰＵ−２の故障を修理して後であれば、第２の中
央演算処理装置ＣＰＵ−２によって演算処理の実行が継
続する。As is clear from the above description, FIG.
According to the first embodiment of the duplicated computer according to the present invention shown in FIG. 1, the second central processing unit CP in standby in the first and second central processing units CPU-1 and CPU-2.
U-2 constantly executes the central processing unit failure detection program, and the second central processing in standby while the first central processing unit CPU-1 in use is normally executing the arithmetic processing. Even if a failure occurs in the processing unit CPU-2, it can be recognized and the failure of the second central processing unit CPU-2 in the standby state can be repaired. Even if a failure occurs in the first central processing unit CPU-1 of the above, if the failure occurs after the failure of the second central processing unit CPU-2 is repaired, the second central processing unit Execution of the arithmetic processing is continued by the processing device CPU-2.
【００４１】[0041]
【実施例２】次に、図２を伴って本発明による二重化電
子計算機の第２の実施例を述べよう。Second Embodiment Next, a second embodiment of the duplicated computer according to the present invention will be described with reference to FIG.
【００４２】図２において、図１との対応部分に同一符
号を付し、詳細説明を省略する。In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００４３】図２に示す本発明による二重化電子計算機
は、図１に示す本発明による二重化電子計算機におい
て、第１及び第２の中央演算処理装置ＣＰＵ−１及びＣ
ＰＵ−２が、第１及び第２のキャッシュメモリＣＡＳＨ
−１及びＣＡＳＨ−２をそれぞれ有するとともに、第１
及び第２の故障検出回路ＤＥＴ−１及びＤＥＴ−２をそ
れぞれ有する外、中央演算処理装置故障監視プログラム
をそれぞれ格納している第１及び第２のリ―ドオンリ―
メモリＲＯＭ−１及びＲＯＭ−２をそれぞれ有する。The duplicated computer according to the present invention shown in FIG. 2 is the same as the duplicated computer according to the present invention shown in FIG. 1, in which the first and second central processing units CPU-1 and C-1 are provided.
PU-2 uses the first and second cache memories CASH
-1 and CASH-2 respectively, and first
And a second failure detection circuit DET-1 and DET-2, respectively, and first and second read-only programs respectively storing a central processing unit failure monitoring program.
It has memories ROM-1 and ROM-2, respectively.
【００４４】そして、図２に示す本発明による二重化電
子計算機は、（ａ）初期状態設定時において、第２の中
央演算処理装置ＣＰＵ−２の第２のキャッシュメモリＣ
ＡＳＨ−２に、第２のリ―ドオンリ―メモリＲＯＭ−２
から、中央演算処理装置故障監視プログラムが転送さ
れ、（ｂ）正常時において、待機中の中央演算処理装置
としての第２の中央演算処理装置ＣＰＵ−２が、第２の
リ―ドオンリ―メモリＲＯＭ−２から第２のキャッシュ
メモリＭＥＭ−２に転送した中央演算処理装置故障監視
プログラムと、第２のキャッシュメモリＭＥＭ−２の残
りの領域とを用いて、第２の中央演算処理装置ＣＰＵ−
２の故障監視を実行し、従って、待機中の中央演算処理
装置としての第２の中央演算処理装置ＣＰＵ−２が、第
２のキャッシュメモリＣＡＳＨ−２上でのみ処理を実行
し、第２のメモリＭＥＭ−２に影響を与えず、また、
（ｃ）現用中の第１の中央演算処理装置ＣＰＵ−１に故
障が発生した場合、その故障した第１の中央演算処理装
置ＣＰＵ−１の故障の修理の終了後、第１の中央演算処
理装置ＣＰＵ−１が、待機中に設定され、第１のキャッ
シュメモリＣＡＳＨ−１に、第１のリ―ドオンリ―メモ
リＲＯＭ−１から、中央演算処理装置故障監視プログラ
ムが転送され、第１の中央演算処理装置ＣＰＵ−１の監
視状態となり、さらに、（ｄ）待機中の第２の中央演算
処理装置ＣＰＵ−２に故障が発生した場合、その故障し
た第２の中央演算処理装置ＣＰＵ−２の修理を終了して
後、第２の中央演算処理装置ＣＰＵ−２が待機中に設定
され、第２のキャッシュメモリＣＡＳＨ−２に、第２の
リ―ドオンリ―メモリＲＯＭ−２から、中央演算処理装
置故障監視プログラムが転送され、第２の中央演算処理
装置ＣＰＵ−２の監視状態となることを除いて、図１で
上述した本発明による二重化電子計算機の場合と同様の
機能を有する。The dual computer according to the present invention shown in FIG. 2 has the following configuration. (A) The second cache memory C of the second central processing unit CPU-2 at the time of initial state setting.
A second read-only memory ROM-2 is added to the ASH-2.
The central processing unit failure monitoring program is transferred from the second central processing unit CPU-2 as a central processing unit in a standby state, and the second central processing unit CPU-2 is in a second read only memory ROM in a normal state. -2, the second central processing unit CPU- by using the central processing unit failure monitoring program transferred to the second cache memory MEM-2 and the remaining area of the second cache memory MEM-2.
The second central processing unit CPU-2 serving as the central processing unit in the standby state executes the processing only on the second cache memory CASH-2. It does not affect the memory MEM-2, and
(C) When a failure occurs in the first central processing unit CPU-1 currently in use, after the repair of the failure of the failed first central processing unit CPU-1 is completed, the first central processing unit The device CPU-1 is set in the standby state, the central processing unit failure monitoring program is transferred from the first read-only memory ROM-1 to the first cache memory CASH-1, and the first central processor CASH-1 is transferred. When the processing unit CPU-1 is in the monitoring state and further (d) a failure occurs in the second central processing unit CPU-2 in standby, the failure of the second central processing unit CPU-2 After finishing the repair, the second central processing unit CPU-2 is set to the standby state, and the second cache memory CASH-2 is set to the central processing unit from the second read only memory ROM-2. Device failure monitoring program Beam is transferred, except that a second monitoring state of the central processing unit CPU-2, has the same function as in the case of duplicated electronic computer according to the present invention described above in FIG.
【００４５】上述したところから明らかなように、図２
に示す本発明による２重化計算機によれば、中央演算処
理装置としての機能が、上述した事項を除いて、図１で
上述した本発明による二重化電子計算機の場合と同様で
あるので、図１に示す本発明による二重化電子計算機の
場合と同様の作用効果が得られるとともに、初期設定時
及び故障回復時において、リ―ドオンリ―メモリから、
キャッシュメモリに、中央演算処理装置故障検出プログ
ラム転送するだけでよいので、演算処理の実行が簡単で
ある。As is clear from the above description, FIG.
According to the dual computer according to the present invention shown in FIG. 1, the function as the central processing unit is the same as that of the dual electronic computer according to the present invention described above with reference to FIG. 1 except for the matters described above. In addition to the same effects and advantages as in the case of the duplicated computer according to the present invention shown in, at the time of initial setting and failure recovery, from a read-only memory,
Since it is only necessary to transfer the central processing unit failure detection program to the cache memory, execution of the arithmetic processing is easy.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明による二重化電子計算機の第１の実施例
を示す系統的接続図である。FIG. 1 is a systematic connection diagram showing a first embodiment of a duplicated computer according to the present invention.
【図２】本発明による二重化電子計算機の第２の実施例
を示す系統的接続図である。FIG. 2 is a systematic connection diagram showing a second embodiment of the duplicated computer according to the present invention.
【図３】従来の二重化電子計算機を示す系統的接続図で
ある。FIG. 3 is a systematic connection diagram showing a conventional duplicated computer.
【符号の説明】 ５ メモリ交差 ６ 中央演算処理装
置間通信線 ＣＡＳＨ−１、ＣＡＳＨ−２ キャッシュメモ
リ ＢＵＳ−１、ＢＵＳ−２ メモリバス ＣＰＵ−１、ＣＰＵ−２ 中央演算処理装
置 ＤＥＴ−１、ＤＥＴ−２ 故障検出回路 ＭＥＭ−１、ＭＥＭ−２ メモリ ＲＯＭ−１、ＲＯＭ−２ リ―ドオンリ―
メモリ[Explanation of Codes] 5 Memory Crossing 6 Communication Line between Central Processing Units CASH-1, CASH-2 Cache Memory BUS-1, BUS-2 Memory Bus CPU-1, CPU-2 Central Processing Unit DET-1, DET -2 Failure Detection Circuit MEM-1, MEM-2 Memory ROM-1, ROM-2 Read Only
memory
Claims (2)
理装置と、（ｂ）上記第１及び第２の中央演算処理装置
での演算処理の結果のデ―タをそれぞれ記憶する第１及
び第２のメモリと、（ｃ）上記第１の中央演算処理装置
及び上記第１のメモリ間を接続している第１のメモリバ
スと、（ｄ）上記第２の中央演算処理装置及び上記第２
のメモリ間を接続している第２のメモリバスと、（ｅ）
上記第１及び第２のメモリ中の一方からそれに対する上
記第１及び第２の中央演算処理装置の他方に書込まれた
演算処理の結果のデ―タを上記第１及び第２のメモリ中
の他方に転送するためのメモリ交差と、（ｆ）上記第１
及び第２の中央演算処理装置にそれぞれ設けられた、上
記第１及び第２の中央演算処理装置自身の故障をそれぞ
れ検出する第１及び第２の故障検出回路と、（ｇ）上記
第１及び第２の故障検出回路での自身の故障の検出結果
にもとずき、上記第１及び第２の中央演算処理装置間で
それらの正常及び異常を互に連絡するための中央演算処
理装置間通信線とを有する二重化電子計算機において、 （ｉｉ）上記第１及び第２の中央演算処理装置が、上記
第１及び第２の故障検出回路をそれぞれ有する外、第１
及び第２のキャッシュメモリをそれぞれ有するととも
に、 （ｉｉｉ）上記第１及び第２の中央演算処理装置を現用
中及び待機中の中央演算処理装置にそれぞれ初期設定す
る初期設定手段と、 （ｉｖ）上記初期設定手段による上記初期設定時におい
て、上記第１及び第２の中央演算処理装置中の待機中の
中央演算処理装置を構成している上記第１及び第２のキ
ャッシュメモリ中のキャッシュメモリに、上記待機中の
中央演算処理装置に対応している上記第１及び第２のメ
モリ中のメモリから中央演算処理装置故障監視プログラ
ムを読込ませる手段と、 （ｖ）上記初期設定手段による上記初期設定後、上記第
１及び第２の中央演算処理装置中の待機中の中央演算処
理装置をそれに対する上記第１及び第２のメモリ中のメ
モリから隔離させるメモリ隔離手段とを有することを特
徴とする二重化電子計算機。1. (i) (a) first and second central processing units, and (b) data of results of arithmetic processing in the first and second central processing units, respectively. First and second memories, (c) the first central processing unit and the first memory bus connecting the first memory, and (d) the second central processing. Device and second above
A second memory bus connecting between the memories of (e)
The data of the result of the arithmetic processing written from one of the first and second memories to the other of the first and second central processing units is stored in the first and second memories. Memory crossing for transfer to the other of (f) the first
And (2) first and second failure detection circuits provided in the second and second central processing units, respectively, for detecting a failure of the first and second central processing units themselves; Between the central processing units for communicating the normality and abnormality between the first and second central processing units, based on the detection result of the own fault in the second fault detection circuit. In a dual computer having a communication line, (ii) the first and second central processing units each have the first and second failure detection circuits, respectively.
And (ii) initial setting means for respectively initializing the first and second central processing units in the active and standby central processing units, and (iv) At the time of the initial setting by the initial setting means, in the cache memory in the first and second cache memories constituting the standby central processing unit in the first and second central processing units, Means for loading the central processing unit failure monitoring program from the memories in the first and second memories corresponding to the standby central processing unit; and (v) after the initial setting by the initial setting means. A memory for isolating a standby central processing unit in the first and second central processing units from a memory in the first and second memories for it. Duplicated electronic computer and having a isolating means.
て、上記第１及び第２の中央演算処理装置が、中央演算
処理装置故障監視プログラムを格納している第１及び第
２のリ―ドオンリ―メモリと、 上記初期設定手段による上記初期設定時において、上記
待機中の中央演算処理装置のキャッシュロモリに格納し
た上記中央演算処理装置故障監視プログラムを上記待機
中の中央演算処理装置のリ―ドオンリ―メモリに転送さ
せる手段とを有することを特徴とする二重化電子計算
機。2. The dual computer according to claim 1, wherein the first and second central processing units store a central processing unit failure monitoring program. The memory and the central processing unit failure monitoring program stored in the cache ROM of the central processing unit in standby at the time of the initial setting by the initial setting means are read-only in the standby central processing unit. A duplicated computer having means for transferring to a memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4336607A JPH06161800A (en) | 1992-11-24 | 1992-11-24 | Dual electronic computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4336607A JPH06161800A (en) | 1992-11-24 | 1992-11-24 | Dual electronic computer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161800A true JPH06161800A (en) | 1994-06-10 |
Family
ID=18300910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4336607A Pending JPH06161800A (en) | 1992-11-24 | 1992-11-24 | Dual electronic computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161800A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970002628A (en) * | 1995-06-30 | 1997-01-28 | Non-stopping system control device and system control method using same | |
| JP2019016218A (en) * | 2017-07-07 | 2019-01-31 | 富士通株式会社 | Information processing device, control device, and control method of information processing device |
-
1992
- 1992-11-24 JP JP4336607A patent/JPH06161800A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970002628A (en) * | 1995-06-30 | 1997-01-28 | Non-stopping system control device and system control method using same | |
| JP2019016218A (en) * | 2017-07-07 | 2019-01-31 | 富士通株式会社 | Information processing device, control device, and control method of information processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2366012A (en) | Fault Tolerant Computer System | |
| JPH06161800A (en) | Dual electronic computer | |
| JP3063334B2 (en) | Highly reliable information processing equipment | |
| JP2002049509A (en) | Data processing system | |
| JP3448197B2 (en) | Information processing device | |
| JP6111605B2 (en) | Computer system, computer system diagnostic method and diagnostic program | |
| JP3210527B2 (en) | Redundant computer system | |
| US5210863A (en) | Multi-processor system for detecting a malfunction of a dual port memory | |
| JP2693627B2 (en) | Redundant system of programmable controller | |
| JPH06259274A (en) | Duplex system | |
| JPH11149457A (en) | Cpu degrading system for cluster connection multi-cpu system | |
| JPH083807B2 (en) | Automatic switching device for dual magnetic disk device | |
| JP2000347758A (en) | Information processor | |
| JPH05324134A (en) | Duplexed computer system | |
| JPH04211841A (en) | Duplex processor | |
| JPH08221334A (en) | Device and method for setting device address | |
| JPH10254723A (en) | Duplex computer system | |
| JPH05274169A (en) | Computer | |
| JPS6130296B2 (en) | ||
| JPH04252339A (en) | Isolation processing system for faulty processor | |
| JPS635779B2 (en) | ||
| JPH07244613A (en) | Dual-memory control method | |
| JPS6130297B2 (en) | ||
| JPH09146853A (en) | Duplex computer and fault system restoration method therefor | |
| JPH06168151A (en) | Duplex computer system |