JPH06161517A - Monitoring device for pc - Google Patents

Monitoring device for pc

Info

Publication number
JPH06161517A
JPH06161517A JP33521492A JP33521492A JPH06161517A JP H06161517 A JPH06161517 A JP H06161517A JP 33521492 A JP33521492 A JP 33521492A JP 33521492 A JP33521492 A JP 33521492A JP H06161517 A JPH06161517 A JP H06161517A
Authority
JP
Japan
Prior art keywords
program
output element
state data
programmable controller
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33521492A
Other languages
Japanese (ja)
Inventor
Kuniyuki Niwa
邦幸 丹羽
Kenji Yoshida
健二 吉田
Teiji Uno
禎二 宇野
Fuyuhiko Yoshikura
冬彦 吉倉
Yasumasa Ueda
泰正 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyoda Koki KK
Original Assignee
Toyota Motor Corp
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyoda Koki KK filed Critical Toyota Motor Corp
Priority to JP33521492A priority Critical patent/JPH06161517A/en
Publication of JPH06161517A publication Critical patent/JPH06161517A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To easily perform a fault analysis by displaying a laddar circuit block including an abnormal input/output element when the abnormality occurs in the operations of an equipment. CONSTITUTION:At the time of an abnormal stop, the state data of the input/ output elements which are necessary for processings is read from each PC, it is stored in a state data area 151, a logical operation is performed in accordance with the logical expression of a logical operation setting area 157 and the operation result is stored in the state data area 151. In the case of the abnormality, the state data of the output element of an abnormal portion table area 152 is read from the state data area 151, abnormal output elements are specified, the address information on a ladder circuit block including abnormal output elements is read. Next, the program part of the ladder circuit block of a PC designated by the address information is read, it is stored in an object program area 154, it is stored in a source program area 153 by reversely being converted into a source program, and a ladder circuit including output elements showing the abnormality in accordance with it is displayed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は工作機械を制御するプロ
グラマブルコントローラ(以下、「PC」と記す)の実
行時において、異常停止した原因に該当するラダー回路
ブロックを自動的に表示するようにしたモニタ装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention automatically displays the ladder circuit block corresponding to the cause of abnormal stop during execution of a programmable controller (hereinafter referred to as "PC") for controlling a machine tool. The present invention relates to a monitor device.

【0002】[0002]

【従来技術】従来、トランスファマシンの様に複数のP
Cを用いたシステムにおいて、異常停止が発生した場合
には、専門的な知識と経験を有する人が自己の経験と勘
を駆使して、PCのラダー回路を解析して異常箇所を検
索することが行われている。
2. Description of the Related Art Conventionally, a plurality of P's such as a transfer machine is used.
If an abnormal stop occurs in a system using C, a person with specialized knowledge and experience should use his or her own experience and intuition to analyze the ladder circuit of the PC and search for the abnormal point. Is being done.

【0003】即ち、作業者は、PCのラダー回路を画面
上に表示する場合には、マニュアルにより、PC番号
と、入出力要素のアドレスを指定して、対応するラダー
回路ブロックを表示していた。
That is, when displaying the ladder circuit of the PC on the screen, the operator manually specifies the PC number and the address of the input / output element to display the corresponding ladder circuit block. .

【0004】[0004]

【発明が解決しようとする課題】このため、所定のモニ
タしたいラダー回路ブロックを表示するまでに、時間が
かかり、故障解析に時間を要した。又、特定人しか解析
が実行されないという問題があり、作業者の経験と勘に
よって異常箇所が推論されるだけであり、推論された入
出力要素が本当に故障要素であるか否かは、実際にシー
ケンス回路を動作させてみないと判定できないという問
題がある。本発明は、上記の問題点を解決するために成
されたものであり、その目的は、設備の動作に異常が発
生したときに、異常入出力要素を含むラダー回路ブロッ
クを自動的に表示して、故障解析を容易にすることであ
る。
Therefore, it takes a long time to display a predetermined ladder circuit block to be monitored, and it takes a long time for failure analysis. In addition, there is a problem that only a specific person can perform the analysis, and the abnormal part is only inferred based on the experience and intuition of the operator. Whether or not the inferred input / output element is really a failure element is actually There is a problem that it cannot be determined unless the sequence circuit is operated. The present invention has been made to solve the above problems, and an object thereof is to automatically display a ladder circuit block including an abnormal input / output element when an abnormality occurs in the operation of equipment. And to facilitate failure analysis.

【0005】[0005]

【課題を解決するための手段】本発明は、異常検出のた
めの出力要素と、表示すべきラダー回路ブロックを特定
したブロックアドレス情報との関係を規定したテーブル
を設け、入出力要素の状態データを、常時、監視し、出
力要素の監視された状態データが、異常状態を示すか否
かを判定し、異常状態と判定された出力要素に対応する
ブロックアドレス情報を、テーブルから求め、そのブロ
ックアドレス情報に基づいて、対応するプログラムから
対応するブロックを抽出して、その抽出されたプログラ
ムに基づいて、ラダー回路ブロックを、入出力要素の状
態データと共に表示するようにしたことを特徴とする。
SUMMARY OF THE INVENTION According to the present invention, a table defining the relationship between an output element for abnormality detection and block address information specifying a ladder circuit block to be displayed is provided, and status data of input / output elements is provided. Is constantly monitored to determine whether or not the monitored state data of the output element indicates an abnormal state, and block address information corresponding to the output element determined to be in the abnormal state is obtained from the table. A corresponding block is extracted from a corresponding program based on the address information, and the ladder circuit block is displayed together with the state data of the input / output elements based on the extracted program.

【0006】又、他の発明の特徴は、あるPCのある入
出力要素の状態データの論理演算の結果を出力要素の状
態データとする論理演算が設定可能であり、その出力要
素と、ブロックアドレス情報との関係をテーブルに記憶
していることを特徴とする。
Another feature of the present invention is that a logical operation can be set in which the result of the logical operation of the status data of a certain input / output element of a certain PC is used as the status data of the output element. It is characterized in that the relationship with information is stored in a table.

【0007】又、他の発明の特徴は、複数PCを用いた
トランスファマシンのようなシステムの異常モニタ装置
に関する。この複数PCは、それぞれの入出力要素の状
態データを相互に参照できるリンクラインに接続されて
おり、モニタ装置でもその状態データが監視できる。そ
して、ブロックアドレス情報に、ラダー回路ブロックを
有するプログラマブルコントローラを特定するPC情報
を含ませ、ブロックアドレス情報に基づいて、対応する
プログラマブルコントローラに記憶された対応するプロ
グラムから対応するブロックを抽出して、その抽出され
たプログラムに基づいて、ラダー回路ブロックを、入出
力要素の状態データと共に表示することを特徴としてい
る。
Another feature of the present invention relates to an abnormality monitor for a system such as a transfer machine using a plurality of PCs. The plurality of PCs are connected to a link line that can mutually refer to the status data of each input / output element, and the status data can be monitored by a monitor device. Then, the block address information includes PC information that identifies the programmable controller having the ladder circuit block, and based on the block address information, extracts the corresponding block from the corresponding program stored in the corresponding programmable controller, The ladder circuit block is displayed together with the state data of the input / output elements based on the extracted program.

【0008】[0008]

【作用及び発明の効果】PCのプログラムには、異常検
出を可能とするラダー回路ブロックがプログラムされて
いる。即ち、複数又は単数の入出力要素の状態データの
論理演算の結果が出力要素の状態データとなるラダー回
路ブロックがPCのプログラムに設けられている。よっ
て、その出力要素の状態データをPCの実行時に、常
時、監視することで、異常検出が可能となる。又、異常
検出が行われ時には、テーブルを参照して、表示すべき
ラダー回路ブロックが決定されるので、予め、テーブル
において、この出力要素と、異常状態に関連する表示す
べきラダー回路ブロックのアドレス情報を指定するだけ
で、直ちに、異常箇所のラダー回路ブロックの表示が可
能となる。
FUNCTION AND EFFECT OF THE INVENTION A ladder circuit block capable of detecting an abnormality is programmed in the PC program. That is, a ladder circuit block in which the result of the logical operation of the status data of a plurality or a single input / output element becomes the status data of the output element is provided in the program of the PC. Therefore, the abnormality data can be detected by constantly monitoring the state data of the output element when the PC is executed. Also, when an abnormality is detected, the ladder circuit block to be displayed is determined by referring to the table. Therefore, in advance, in the table, the output element and the address of the ladder circuit block to be displayed which is related to the abnormal state are displayed. It is possible to immediately display the ladder circuit block at the abnormal portion simply by specifying the information.

【0009】又、他の発明では、あるPCの複数又は単
数の入出力要素の論理演算の結果を出力要素の状態デー
タとする論理演算を、PCのプログラムとは関係なくモ
ニタ装置において設定することができる。よって、PC
のプログラムの修正及び異常検出のための回路の追加を
必要とすることなく、異常検出及び異常箇所の回路ブロ
ックを表示することが可能となる。
According to another aspect of the invention, a logical operation in which the result of the logical operation of a plurality of or a single input / output element of a certain PC is used as the status data of the output element is set in the monitor device regardless of the program of the PC. You can Therefore, PC
It is possible to display the circuit block of the abnormality detection and the abnormal portion without the need to modify the program and add the circuit for the abnormality detection.

【0010】更に、他の発明では、複数のPCの中か
ら、異常検出された出力要素に対応するラダー回路のブ
ロックアドレスに基づいて、そのラダー回路ブロックを
有するPCが特定され、そのPCのプログラムの対応す
る回路ブロックが読み出され、そのプログラムに基づい
て故障箇所を有するラダー回路ブロックが表示される。
よって、複数PCを有するシステムにおいても、各PC
のプログラムを記憶する別の特別の手段を設けることな
く、異常箇所の回路ブロックの表示が可能となる。
Further, according to another aspect of the invention, the PC having the ladder circuit block is specified from among the plurality of PCs based on the block address of the ladder circuit corresponding to the abnormally detected output element, and the program of the PC is specified. The corresponding circuit block is read out, and the ladder circuit block having the failure point is displayed based on the program.
Therefore, even in a system having multiple PCs, each PC
It is possible to display the circuit block at the abnormal portion without providing another special means for storing the program.

【0011】[0011]

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図2は、複数台のPCPC01〜PC32によって制御
されるトランスファ−マシンの構成を示す。トランスフ
ァ−マシンの各ステ−ションST0,ST1L,ST1R,・・・ST3R
は、図示の如く、対応するPCPC01〜PC32によってそれ
ぞれ制御され、各PCPC01〜PC32は、リンクラインL 及
び通信ラインC によって相互に結合されている。各PC
の入出力要素の状態データは、リンクラインL を介して
相互に参照される。又、リンクラインL 及び通信ライン
C にはモニタ装置1が接続されており、モニタ装置1は
リンクラインL を介して、全PCの入出力要素の状態デ
ータを常時監視することができ、通信ラインC を介して
各PCの対応する回路ブロックのプログラムを読み取る
ことができる。尚、各ステ−ションST0,ST1L,ST1R,・・
・ST3Rには、図示の如く、それぞれ装置M1(以上ステ−
ションST0 )、11M1(同ST1R)、・・・3M1(同ST3R)
が、配設されている。
EXAMPLES The present invention will be described below based on specific examples. FIG. 2 shows the configuration of a transfer machine controlled by a plurality of PCs PC01 to PC32. Stations of transfer machine ST0, ST1L, ST1R, ... ST3R
Are controlled by corresponding PCPC01-PC32, respectively, and each PCPC01-PC32 is coupled to each other by a link line L and a communication line C. Each PC
The state data of the input / output elements of is mutually referred to via the link line L. Also, link line L and communication line
The monitor device 1 is connected to C, and the monitor device 1 can constantly monitor the status data of the input / output elements of all the PCs via the link line L. The program of the circuit block to be read can be read. Each station ST0, ST1L, ST1R, ...
・ As shown in the figure, each ST3R has a device M1
Option ST0), 11M1 (ST1R), ... 3M1 (ST3R)
Are provided.

【0012】図1は本実施例のモニタ装置の具体的な構
成を示したブロック図である。入出力要素の監視、異常
検出、ラダー回路ブロックの表示を行うためのCPU1
0、その処理のためのプログラムを記憶したROM1
1、図10に示すように、サイクル線図やラダー回路を
表示するCRT12、図5に示す形式により入出力要素
の状態データの論理演算の結果を出力要素の状態データ
とするための論理演算を設定するキーボード13、CP
U10とCRT12及びキーボード13の間に介在する
入出力インタフェース14、各種のデータを記憶するR
AM15とで構成されている。又、RAM15は、監視
すべき入出力要素の状態データ、異常検出に係る出力要
素の状態データを記憶する状態データ領域151、図7
に示すように、異常検出のための出力要素の状態データ
を記憶した状態データ領域151におけるアドレスと表
示すべき回路ブロックのアドレス情報(出力要素の属す
るPC番号及びそのPC内アドレス)との関係を記憶し
た異常箇所テーブル領域152、逆変換後のソースプロ
グラムを記憶するソースプログラム領域153、各PC
から読み取ったオブジェクトプログラムを記憶するオブ
ジェクトプログラム領域154、表示すべきラダー回路
ブロックを記憶するラダー回路図領域155、図9に示
すように、実行サイクルを決定するためのサイクルデー
タを記憶したサイクルデータ領域156、PCの入出力
要素の状態データ又は状態データ領域151に記憶され
ている状態データに対して論理演算を設定する論理演算
設定領域157とが形成されている。
FIG. 1 is a block diagram showing a specific configuration of the monitor device of this embodiment. CPU 1 for monitoring input / output elements, detecting abnormalities, and displaying ladder circuit blocks
0, ROM1 storing the program for the processing
1. As shown in FIG. 10, a CRT 12 displaying a cycle diagram or a ladder circuit, and a logical operation for converting the result of the logical operation of the state data of the input / output element into the state data of the output element by the format shown in FIG. Keyboard 13 to set, CP
Input / output interface 14 interposed between U10, CRT 12 and keyboard 13, R for storing various data
It is composed of AM15. Further, the RAM 15 has a status data area 151 for storing status data of input / output elements to be monitored and status data of output elements related to abnormality detection, as shown in FIG.
As shown in FIG. 5, the relationship between the address in the status data area 151 storing the status data of the output element for detecting an abnormality and the address information of the circuit block to be displayed (the PC number to which the output element belongs and the address in the PC) is shown. Abnormal part table area 152 stored, source program area 153 storing source program after inverse conversion, each PC
The object program area 154 for storing the object program read from, the ladder circuit diagram area 155 for storing the ladder circuit block to be displayed, and the cycle data area for storing the cycle data for determining the execution cycle as shown in FIG. 156, a logical operation setting area 157 for setting a logical operation for the status data of the input / output element of the PC or the status data stored in the status data area 151.

【0013】PC01は、図3に示すように、順序制御
及び通信制御用のCPU20と、順序制御プログラム
(オブジェクトプログラム)及びリンクパラメ−タを格
納するとともに、被制御対象の入出力要素の状態及びリ
ンクラインから受信されるリンク要素の状態を格納する
RAM25と、CPU20の処理実行用のプログラムの
格納されたROM21を有している。入出力要素270
1、2702等は駆動回路27、入出力インタフェース
24を介してCPU20により制御される。又、RAM
25には、入出力要素の状態を記憶する入力要素状態メ
モリ251、出力要素状態メモリ252、内部リレーメ
モリ253、リンク要素メモリ254、リンクパラメー
タメモリ255、順序制御プログラムメモリ256が形
成されている。このうち、順序制御プログラムメモリ2
56には順序制御を規定したラダー回路に対応したオプ
ジェクトプログラムが記憶される。又、内部リレーメモ
リ253は、各行のラダー回路を中継するための仮想リ
レーとして用いられる他、故障検出のための出力要素
(リレー)として用いられる。
As shown in FIG. 3, the PC 01 stores a CPU 20 for sequence control and communication control, a sequence control program (object program) and link parameters, and a state of input / output elements to be controlled and It has a RAM 25 for storing the state of the link element received from the link line, and a ROM 21 in which a program for processing execution of the CPU 20 is stored. Input / output element 270
1, 2702 and the like are controlled by the CPU 20 via the drive circuit 27 and the input / output interface 24. RAM
25, an input element state memory 251, an output element state memory 252, an internal relay memory 253, a link element memory 254, a link parameter memory 255, and a sequence control program memory 256, which store the states of the input / output elements, are formed. Of these, the sequence control program memory 2
In 56, an object program corresponding to a ladder circuit that defines order control is stored. Further, the internal relay memory 253 is used as a virtual relay for relaying the ladder circuits of each row, and is also used as an output element (relay) for failure detection.

【0014】次に、モニタ装置1のCPU10の動作手
順について説明する。まず、図7に示すような異常箇所
テーブルがRAM15の領域152に記憶される。この
異常箇所テーブルは異常検出のための出力要素のRAM
15の状態データ領域151におけるアドレスと、その
出力要素の存在するPCの番号とそのPCにおけるアド
レスとの関係定めたテーブルである。
Next, an operation procedure of the CPU 10 of the monitor device 1 will be described. First, an abnormal point table as shown in FIG. 7 is stored in the area 152 of the RAM 15. This abnormality location table is a RAM of output elements for abnormality detection.
15 is a table that defines the relationship between the addresses in the fifteen state data area 151, the number of the PC in which the output element exists, and the address in the PC.

【0015】又、図8に示すようなサイクル線図に対応
して、各サイクル(メインアーム反転、工具緩め、メイ
ンアーム降下等)の終了時点での入出力要素の正常な状
態データを規定した図9に示すサイクルデータ(図9に
示すサイクルデータは、メインアーム反転サイクルの終
了時におけるサイクルデータを表している。)が、RA
M15のサイクルデータ領域156に記憶される。
Corresponding to the cycle diagram shown in FIG. 8, the normal state data of the input / output elements at the end of each cycle (main arm inversion, tool loosening, main arm lowering, etc.) is defined. The cycle data shown in FIG. 9 (the cycle data shown in FIG. 9 represents the cycle data at the end of the main arm inversion cycle) is RA.
It is stored in the cycle data area 156 of M15.

【0016】次に、図4に示す処理手順に従って異常検
出のための論理演算の設定が行われる。もしも、各PC
のプログラムにおいて、出力要素の状態データにより異
常検出が可能なようにプログラムが組まれている場合に
は、その出力要素の状態データが直接、異常判定に採用
される。この論理演算の設定は、各PCのプログラムと
は関係なく異常検出のプログラムが組めることを意味し
ている。
Next, the logical operation for abnormality detection is set according to the processing procedure shown in FIG. What if each PC
In the above program, when the program is built so that the abnormality can be detected by the state data of the output element, the state data of the output element is directly adopted for the abnormality determination. The setting of this logical operation means that a program for abnormality detection can be set up regardless of the program of each PC.

【0017】ステップ100において、キーボード13
の採用により、図5に示すように論理演算式が入力され
る。図5において、「1−1000」の「1」は、出力
要素の属するPC番号、「1000」は出力要素の番号
1のPCにおけるアドレスを意味する。右辺の「300
2」は、モニタ装置1のRAM15の状態データ領域1
51におけるアドレスを意味する。図5の第1式は、番
号1のPCのアドレス「1000」の入出力要素の状態
データと、番号1のPCのアドレス「1020」の入出
力要素の状態データとの論理積演算の結果を状態データ
領域151のアドレス「3002」の出力要素の状態デ
ータとすることを意味する。又、第4式は、状態データ
領域151のアドレス「3004」の出力要素の状態デ
ータとアドレス「3006」の出力要素の状態データと
の論理和演算の結果をアドレス「3008」の出力要素
の状態データとすることを意味する。
In step 100, the keyboard 13
By adopting, the logical operation expression is input as shown in FIG. In FIG. 5, “1” of “1-1000” means the PC number to which the output element belongs, and “1000” means the address of the PC of the output element number 1. "300 on the right side
2 ”is the state data area 1 of the RAM 15 of the monitor device 1.
Means the address at 51. The first expression of FIG. 5 shows the result of the logical product operation of the state data of the input / output element of the address “1000” of the PC with number 1 and the state data of the input / output element of the address “1020” of the PC with number 1. This means that the status data of the output element of the address “3002” in the status data area 151 is used. In the fourth expression, the result of the logical sum operation of the state data of the output element at the address “3004” and the state data of the output element at the address “3006” in the state data area 151 is the state of the output element at the address “3008”. It means to be data.

【0018】このような論理演算式が入力されると、ス
テップ102において、その論理演算式は、RAM15
の論理演算設定領域157に記憶される。ステップ10
4で論理演算式の入力終了の指令が与えられるまで、繰
り返して論理演算式が入力される。
When such a logical operation expression is input, the logical operation expression is stored in the RAM 15 in step 102.
Is stored in the logical operation setting area 157 of FIG. Step 10
The logical operation expression is repeatedly input until a command for ending the input of the logical operation expression is given in 4.

【0019】次に、図6のフローチャートに従って異常
停止時における対応するラダー回路ブロックの表示手順
について説明する。ステップ200において、各PCか
ら処理に必要な入出力要素の状態データが読み込まれ
る。処理に必要な入出力要素とは、現実行サイクルの判
定に必要な図8に示す入出力要素、異常検出に必要な図
7に示す異常箇所テーブルに設定されている出力要素で
ある。これらの読み込まれた状態データはRAM15の
状態データ領域151に記憶される。
Next, the display procedure of the corresponding ladder circuit block at the time of abnormal stop will be described with reference to the flowchart of FIG. In step 200, the status data of the input / output elements necessary for the processing is read from each PC. The input / output elements necessary for processing are the input / output elements shown in FIG. 8 necessary for determining the current execution cycle, and the output elements set in the abnormal point table shown in FIG. 7 necessary for abnormality detection. These read status data are stored in the status data area 151 of the RAM 15.

【0020】次に、ステップ202において、RAM1
5の論理演算設定領域157に記憶されている図5に示
す論理式に従って状態データの論理演算が実行され、演
算結果は状態データ領域151の論理演算式により指定
されたアドレスに記憶される。
Next, in step 202, the RAM 1
5, the logical operation of the state data is executed according to the logical expression shown in FIG. 5 stored in the logical operation setting area 157 of FIG. 5, and the operation result is stored in the address designated by the logical operation expression of the state data area 151.

【0021】次に、ステップ204において、各PCの
入出力要素の状態データは、サイクルデータ領域156
に記憶されている図9に示す第1サイクルのサイクルデ
ータと一致するか否かが判定される。そして、一致した
場合には、第1サイクル終了と判定され、現実行サイク
ルが決定される。このように、順次、サイクルデータが
満たされる毎に、実行サイクルを計数することにより、
現サイクルが管理される。
Next, at step 204, the status data of the input / output elements of each PC is stored in the cycle data area 156.
It is determined whether or not it matches the cycle data of the first cycle shown in FIG. If they match, it is determined that the first cycle has ended, and the current execution cycle is determined. In this way, by sequentially counting execution cycles each time the cycle data is satisfied,
The current cycle is managed.

【0022】次に、ステップ206において、図10に
示すように、CRT12において、実行完了のサイクル
が太線で表示される。次に、ステップ208において、
所定時間内にサイクルが変化したか否かが判定される。
即ち、所定時間経過前では、ステップ200に戻り、上
記の処理が繰り返され、現サイクルが表示される。サイ
クル変化後、所定時間経過してもサイクルが変化しない
場合には、異常と判定される。異常の場合には、ステッ
プ210において、RAM15の異常箇所テーブル領域
152に設定されている出力要素の状態データが、RA
M15の状態データ領域151から読み取られる。次
に、ステップ210において、その出力要素の状態デー
タが「1」であれば、異常と判定される。出力要素が異
常と判定された場合には、ステップ214において、そ
の異常な出力要素が異常箇所テーブルにおいて特定さ
れ、異常な出力要素を含むラダー回路ブロックのアドレ
ス情報が読み出される。
Next, in step 206, as shown in FIG. 10, the execution completion cycle is displayed in bold on the CRT 12. Then, in step 208,
It is determined whether the cycle has changed within a predetermined time.
That is, before the elapse of the predetermined time, the process returns to step 200, the above process is repeated, and the current cycle is displayed. If the cycle does not change after a predetermined time elapses after the cycle changes, it is determined to be abnormal. In the case of an abnormality, in step 210, the state data of the output element set in the abnormal point table area 152 of the RAM 15 is RA.
It is read from the state data area 151 of M15. Next, in step 210, if the state data of the output element is "1", it is determined to be abnormal. When it is determined that the output element is abnormal, the abnormal output element is specified in the abnormal point table in step 214, and the address information of the ladder circuit block including the abnormal output element is read.

【0023】次に、ステップ216において、そのアド
レス情報により指定されたPC番号、及び出力要素のア
ドレスから、指定されたPCのRAM25の順序制御プ
ログラムメモリ256から対応するプログラムの対応す
るラダー回路ブロックに当たるプログラム部分が読み込
まれ、RAM15のオブジェクトプログラム領域154
に記憶される。次に、ステップ218において、そのオ
ブジェクトプログラムはソースプログラムに逆変換さ
れ、ソースプログラム領域153に記憶される。
Next, in step 216, from the PC number designated by the address information and the address of the output element, the corresponding ladder circuit block of the corresponding program is accessed from the sequence control program memory 256 of the RAM 25 of the designated PC. The program portion is read, and the object program area 154 of the RAM 15
Memorized in. Next, in step 218, the object program is converted back into a source program and stored in the source program area 153.

【0024】次に、ステップ220において、その逆変
換されたソースプログラムに従って、図10の画面2に
示すように異常を示した出力要素を含むラダー回路が表
示される。この時、その回路に含まれる入出力要素のオ
ン又はオフ状態と、PC番号と入出力要素のアドレスも
表示される。
Next, in step 220, the ladder circuit including the output element indicating the abnormality is displayed as shown in screen 2 of FIG. At this time, the on / off state of the input / output element included in the circuit, the PC number and the address of the input / output element are also displayed.

【0025】次に、ステップ212において、出力要素
の状態データが異常を示さない場合には、ステップ22
2へ移行してCRT12に正常である旨の表示が行われ
る。
Next, in step 212, when the state data of the output element does not indicate abnormality, step 22
The display shifts to 2 and the CRT 12 displays a message indicating that it is normal.

【0026】以上のように、設備が異常停止した場合
に、その異常箇所を含むラダー回路がCRT画面上に表
示されることにより、その回路の入出力要素の状態を順
次チェクすることで、最終的な異常原因を追求すること
ができる。
As described above, when the equipment is abnormally stopped, the ladder circuit including the abnormal portion is displayed on the CRT screen, so that the states of the input / output elements of the circuit are sequentially checked, thereby making a final check. The cause of a specific abnormality can be pursued.

【0027】上記実施例では、図11に示したように、
複数のPC(PC1、PC2、PC3)に記憶されてい
るプログラムのうち指定されたプログラムの指定された
ブロックがモニタ装置1により読み取られ、その読み取
られたプログラムに基づいて異常箇所を含むラダー回路
が表示される。
In the above embodiment, as shown in FIG.
Of the programs stored in the plurality of PCs (PC1, PC2, PC3), the designated block of the designated program is read by the monitor device 1, and the ladder circuit including the abnormal portion is read based on the read program. Is displayed.

【0028】しかし、図12に示すように、PC1によ
り、異常な出力要素の検出を行い、その出力要素のアド
レス情報をモニタ装置1にPC1から伝送して、モニタ
装置1によって、異常を示したPCのプログラムの異常
なブロックを読取り、そのラダー回路をCRT上に表示
するようにしても良い。
However, as shown in FIG. 12, the abnormal output element is detected by the PC 1, the address information of the output element is transmitted from the PC 1 to the monitor apparatus 1, and the abnormal state is indicated by the monitor apparatus 1. You may make it read the abnormal block of the program of PC, and display the ladder circuit on CRT.

【0029】又、図13に示すように、モニタ装置1
で、全てのPCにロードされているプログラムを記憶し
ておき、異常検出の時に、PCからプログラムを読み取
る代わりに、モニタ装置1に記憶されているプログラム
に従って、異常箇所を含むラダー回路ブロックをCRT
画面に表示するようにしても良い。
Further, as shown in FIG. 13, the monitor device 1
Then, the programs loaded in all the PCs are stored, and instead of reading the programs from the PCs when an abnormality is detected, the ladder circuit block including the abnormal portion is CRT-processed according to the program stored in the monitor device 1.
It may be displayed on the screen.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の具体的な実施例に係るモニタ装置の構
成を示したブロック図。
FIG. 1 is a block diagram showing a configuration of a monitor device according to a specific embodiment of the present invention.

【図2】本モニタ装置の接続されるPCを使用したトラ
ンスファマシンの構成を示したブロック図。
FIG. 2 is a block diagram showing a configuration of a transfer machine using a PC to which the monitor device is connected.

【図3】PCの構成を示したブロック図。FIG. 3 is a block diagram showing the configuration of a PC.

【図4】モニタ装置のCPUの処理手順を示したフロー
チャート。
FIG. 4 is a flowchart showing a processing procedure of a CPU of the monitor device.

【図5】論理演算設定を説明した説明図。FIG. 5 is an explanatory diagram illustrating logical operation setting.

【図6】モニタ装置のCPUの異常表示の処理手順を示
したフローチャート。
FIG. 6 is a flowchart showing a processing procedure for displaying an abnormality of the CPU of the monitor device.

【図7】異常検出のための出力要素と表示するラダー回
路ブロックのアドレス情報との関係を示した異常箇所テ
ーブルの構成図。
FIG. 7 is a configuration diagram of an abnormal point table showing a relationship between output elements for detecting an abnormality and address information of a ladder circuit block to be displayed.

【図8】サイクル線図を説明した説明図。FIG. 8 is an explanatory diagram illustrating a cycle diagram.

【図9】サクイル判定のための入出力要素の状態データ
を示した説明図。
FIG. 9 is an explanatory diagram showing state data of input / output elements for sequel determination.

【図10】CRTに表示されるサイクル線図及び異常箇
所のラダー回路を示した説明図。
FIG. 10 is an explanatory diagram showing a cycle diagram displayed on a CRT and a ladder circuit of an abnormal portion.

【図11】異常監視及びプログラムの読取の概念を示し
た説明図。
FIG. 11 is an explanatory diagram showing the concepts of abnormality monitoring and program reading.

【図12】他の実施例に係るモニタ装置の異常監視及び
プログラムの読取の概念を示した説明図。
FIG. 12 is an explanatory diagram showing the concepts of abnormality monitoring of a monitor device and reading of a program according to another embodiment.

【図13】他の実施例に係るモニタ装置の異常監視及び
プログラムの読取の概念を示した説明図。
FIG. 13 is an explanatory diagram showing the concepts of abnormality monitoring of a monitor device and reading of a program according to another embodiment.

【符号の説明】[Explanation of symbols]

1…モニタ装置 10…CPU(状態監視手段、異常判定手段、ブロック
検出手段、回路表示手段、論理演算設定手段) 13…キーボード(論理演算設定手段) 12…CRT(回路表示手段) 15…RAM(データ記憶手段) 151…状態データ領域(状態監視手段) 152…異常箇所テーブル領域(データ記憶手段) 157…論理演算設定手段 25…RAM(プログラム記憶手段) 256…順序制御プログラムメモリ(プログラム記憶手
段) ステップ100〜104…論理演算設定手段 ステップ200…状態監視手段 ステップ200〜212…異常判定手段 ステップ214…ブロック検出手段 ステップ216〜220…回路表示手段
DESCRIPTION OF SYMBOLS 1 ... Monitor device 10 ... CPU (state monitoring means, abnormality determination means, block detection means, circuit display means, logical operation setting means) 13 ... Keyboard (logical operation setting means) 12 ... CRT (circuit display means) 15 ... RAM ( Data storage means 151 ... Status data area (status monitoring means) 152 ... Abnormal location table area (data storage means) 157 ... Logical operation setting means 25 ... RAM (program storage means) 256 ... Sequence control program memory (program storage means) Steps 100 to 104 ... Logical operation setting means Step 200 ... Status monitoring means Steps 200 to 212 ... Abnormality determination means Step 214 ... Block detection means Steps 216-220 ... Circuit display means

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇野 禎二 愛知県刈谷市朝日町1丁目1番地 豊田工 機株式会社内 (72)発明者 吉倉 冬彦 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内 (72)発明者 上田 泰正 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Sadaji Uno 1-1, Asahi-cho, Kariya city, Aichi prefecture Toyota Koki Co., Ltd. (72) Inventor Yasumasa Ueda 1 Toyota-cho, Toyota-shi, Aichi Toyota Motor Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 プログラマブルコントローラにより制御
されている設備の異常状態を表示するモニタ装置におい
て、 プログラマブルコントローラによる順序制御のためのプ
ログラムを記憶したプログラム記憶手段と、 異常検出のための出力要素と、表示すべきラダー回路ブ
ロックを特定したブロックアドレス情報との関係を規定
したテーブルを記憶したデータ記憶手段と、 前記プログラマブルコントローラの入出力要素の状態デ
ータを前記プログラマブルコントローラの実行時に、常
時、監視する状態監視手段と、 前記データ記憶手段に設定されている前記出力要素の前
記状態監視手段により監視された状態データが、異常状
態を示すか否かを判定する異常判定手段と、 前記異常判定手段により異常状態と判定された前記出力
要素に対応する前記ブロックアドレス情報を、前記デー
タ記憶手段に記憶されている前記テーブルを検索して求
めるブロック検出手段と、 前記ブロック検出手段により検出された前記ブロックア
ドレス情報に基づいて、前記プログラム記憶手段に記憶
されている対応するプログラムから対応するブロックを
抽出して、その抽出されたプログラムに基づいて、ラダ
ー回路ブロックを、入出力要素の状態データと共に表示
する回路表示手段とを有するプログラマブルコントロー
ラのモニタ装置。
1. A monitor device for displaying an abnormal state of equipment controlled by a programmable controller, comprising: a program storing means for storing a program for sequence control by the programmable controller; an output element for detecting an abnormality; and a display. A data storage unit that stores a table that defines the relationship with the block address information that specifies the ladder circuit block to be performed, and a state monitor that constantly monitors the state data of the input / output elements of the programmable controller when the programmable controller is executed. Means, an abnormality determining means for determining whether or not the state data monitored by the state monitoring means of the output element set in the data storage means indicates an abnormal state, and an abnormal state by the abnormality determining means. Corresponding to the output element determined to be The block address information is stored in the program storage means on the basis of the block detection means for obtaining the block address information by searching the table stored in the data storage means, and the block address information detected by the block detection means. A programmable controller monitor device having circuit display means for extracting a corresponding block from a corresponding program and displaying the ladder circuit block together with the state data of the input / output elements based on the extracted program.
【請求項2】 前記モニタ装置は、前記プログラマブル
コントローラの前記入出力要素の状態データの論理演算
の結果を出力要素の状態データとする論理演算設定手段
を有し、前記データ記憶手段に記憶されている前記テー
ブルは、その出力要素と、ブロックアドレス情報とを記
憶していることを特徴とする請求項1に記載のプログラ
マブルコントローラのモニタ装置。
2. The monitor device has logical operation setting means for setting the result of the logical operation of the state data of the input / output element of the programmable controller as the state data of the output element, and is stored in the data storage means. 2. The programmable controller monitor device according to claim 1, wherein the table stores the output element and block address information.
【請求項3】 前記モニタ装置は、入出力要素の状態デ
ータを相互に参照できるリンクラインに複数のプログラ
マブルコントローラが接続されたシステムにおけるモニ
タ装置であり、前記プログラム記憶手段は、各プログラ
マブルコントローラにおける順序制御のためのプログラ
ムを記憶した記憶手段であり、前記ブロックアドレス情
報は、前記ラダー回路ブロックを有するプログラマブル
コントローラを特定するPC情報を含み、前記回路表示
手段は、前記ブロックアドレス情報に基づいて、対応す
るプログラマブルコントローラに記憶された対応するプ
ログラムから対応するブロックを抽出して、その抽出さ
れたプログラムに基づいて、ラダー回路ブロックを、入
出力要素の状態データと共に表示する手段であることを
特徴とする請求項1に記載のプログラマブルコントロー
ラのモニタ装置。
3. The monitor device is a monitor device in a system in which a plurality of programmable controllers are connected to a link line that can mutually refer to the state data of input / output elements, and the program storage means is a sequence in each programmable controller. The block address information includes PC information for specifying a programmable controller having the ladder circuit block, and the circuit display means corresponds to the block address information based on the block address information. The means for extracting the corresponding block from the corresponding program stored in the programmable controller, and displaying the ladder circuit block together with the state data of the input / output elements based on the extracted program. Claim 1 A programmable controller monitor device according to.
JP33521492A 1992-11-19 1992-11-19 Monitoring device for pc Pending JPH06161517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33521492A JPH06161517A (en) 1992-11-19 1992-11-19 Monitoring device for pc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33521492A JPH06161517A (en) 1992-11-19 1992-11-19 Monitoring device for pc

Publications (1)

Publication Number Publication Date
JPH06161517A true JPH06161517A (en) 1994-06-07

Family

ID=18286044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33521492A Pending JPH06161517A (en) 1992-11-19 1992-11-19 Monitoring device for pc

Country Status (1)

Country Link
JP (1) JPH06161517A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282314A (en) * 2000-03-31 2001-10-12 Toyoda Mach Works Ltd Device for displaying ladder circuit at the time of abnormality generation in programmable controller
WO2011074518A1 (en) * 2009-12-17 2011-06-23 株式会社安川電機 Control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282314A (en) * 2000-03-31 2001-10-12 Toyoda Mach Works Ltd Device for displaying ladder circuit at the time of abnormality generation in programmable controller
WO2011074518A1 (en) * 2009-12-17 2011-06-23 株式会社安川電機 Control system

Similar Documents

Publication Publication Date Title
CN113821009B (en) Edge controller and quality detection system
US20100145484A1 (en) System and method for monitoring computerized numerical control devices
JPH06161517A (en) Monitoring device for pc
CN115509212A (en) Automated testing system and method based on VTD
JP2001195110A (en) Numerical controller
JPH10201002A (en) Vehicle information monitor
JP3692990B2 (en) Numerical controller
JP3309434B2 (en) PC programming device
JP3213958B2 (en) Cycle time measuring device
JP4409786B2 (en) Control system
JP2642084B2 (en) Multi-protocol network monitoring and diagnostic system
CN114968665A (en) CPLD firmware switching method, system, device and server
JP2001242926A (en) Control device for operation of apparatus and method of control
JPH06250709A (en) Peripheral equipment of programmable controller
JPH04291428A (en) Fault information display device
JPS63194921A (en) Injection molder changing color of alarm display in response to kind of alarm
KR100442493B1 (en) Monitoring device for enabling a user to define a protocol function of a communication apparatus, and then to perform communication
CN114328157A (en) Serial port data recording and displaying method and related components
JPH02253305A (en) Signal tracing system for programmable controller
JP2536386B2 (en) Online information processing device
JPH0757004A (en) Method for processing production facility information
JP2000035902A (en) Simulation execution device and execution method of simulation
CN116296439A (en) Control method and device for vehicle-mounted intelligent hardware test bench and computer equipment
JP2665520B2 (en) Programmable controller
CN114595144A (en) Drive test method and device and computer equipment