JP3309434B2 - PC programming device - Google Patents

PC programming device

Info

Publication number
JP3309434B2
JP3309434B2 JP22521992A JP22521992A JP3309434B2 JP 3309434 B2 JP3309434 B2 JP 3309434B2 JP 22521992 A JP22521992 A JP 22521992A JP 22521992 A JP22521992 A JP 22521992A JP 3309434 B2 JP3309434 B2 JP 3309434B2
Authority
JP
Japan
Prior art keywords
ladder circuit
identification code
program
stored
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22521992A
Other languages
Japanese (ja)
Other versions
JPH0651810A (en
Inventor
賢朗 杉浦
禎二 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP22521992A priority Critical patent/JP3309434B2/en
Publication of JPH0651810A publication Critical patent/JPH0651810A/en
Application granted granted Critical
Publication of JP3309434B2 publication Critical patent/JP3309434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プログラマブルコント
ローラ(以下、「PC」と記す)の動作状態を高速でモ
ニタできるようにしたプログラミング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programming device capable of monitoring the operating state of a programmable controller (hereinafter, referred to as "PC") at a high speed.

【0002】[0002]

【従来技術】従来、PCの動作プログラムを作成する場
合、プログラミング装置を用いてラダー回路図を作成す
ることが行われている。ラダー回路図に対応するソース
プログラムはPCで実行できる実行形式のオブジェクト
プログラムに変換されて、PCにロードされる。
2. Description of the Related Art Conventionally, when creating an operation program for a PC, a ladder circuit diagram is created using a programming device. The source program corresponding to the ladder circuit diagram is converted into an executable object program that can be executed on the PC, and is loaded on the PC.

【0003】PCの動作状態を表示する場合には、プロ
グラミング装置の画面にラダー回路図を表示して、その
回路図上で接点がオン又はオフ状態となっていることを
表示している。従って、PCの動作状態を表示するに
は、PCにロードされているプログラムを知る必要があ
る。
When displaying the operating state of the PC, a ladder circuit diagram is displayed on the screen of the programming device, and the fact that the contacts are on or off is displayed on the circuit diagram. Therefore, in order to display the operating state of the PC, it is necessary to know the program loaded on the PC.

【0004】[0004]

【発明が解決しようとする課題】PCにロードされてい
るプログラムを知るには、次の2つの方法が採用されて
いる。第1の方法は、PCに記憶されているオブジェク
トプログラムをプログラミング装置に読み取り、ラダー
回路図に対応したソースプログラムに逆変換して、その
ソースプログラムに従ってラダー回路図を表示する方法
である。又、第2の方法は、ラダー回路図に対応したソ
ースプログラム及びオブジェクトプログラムは、作成時
にFD等の外部記憶媒体に記憶しているので、PCにロ
ードされているオブジェクトプログラムを読み取り、F
Dに記憶されているオブジェクトプログラムと内容の照
合をとるという方法である。
The following two methods are used to determine the program loaded on the PC. The first method is a method of reading an object program stored in a PC into a programming device, inversely converting the object program into a source program corresponding to the ladder circuit diagram, and displaying the ladder circuit diagram according to the source program. In the second method, the source program and the object program corresponding to the ladder circuit diagram are stored in an external storage medium such as an FD at the time of creation.
In this method, the content is compared with the object program stored in D.

【0005】上記のいずれの方法も、PCにロードされ
ているプログラムの確認に時間がかかり、画面上にPC
の動作表示を行うまでに多くの時間を要した。PCの動
作モニタは、システムに障害が発生した時に障害を割り
出すために行われる場合が多い。このことが、障害復旧
に時間を要する原因となっていた。
[0005] In any of the above methods, it takes time to check the program loaded on the PC, and the PC is displayed on the screen.
It took a lot of time to display the operation. The monitoring of the operation of the PC is often performed to determine a failure when a failure occurs in the system. This has caused a long time for the recovery from the failure.

【0006】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、PCの動作モニタを高速
化することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to increase the speed of an operation monitor of a PC.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
の発明の構成は、プログラマブルコントローラの動作状
態をラダー回路で表示するようにしたプログラミング装
置において、プログラマブルコントローラの動作を規定
したラダー回路のプログラミング終了時を検出する終了
検出手段と、ラダー回路の識別コードを作成する識別コ
ード作成手段と、プログラミングの終了が終了検出手段
で検出されたことにより識別コードと共にラダー回路の
ソースプログラムを記憶するデータ記憶手段と、プログ
ラマブルコントローラにラダー回路に対応したオブジェ
クトプログラムをロードするとき、その識別コードと共
にロードするロード手段と、プログラマブルコントロー
ラの動作状態を表示する場合には、データ記憶手段に記
憶されている識別コードとプログラマブルコントローラ
に記憶されている識別コードとが一致するか否かを判定
する判定手段と、判定手段により2つの識別コードが一
致すると判定された場合には、プログラマブルコントロ
ーラから入出力要素の状態データを入力して、データ記
憶手段に記憶されているラダー回路のソースプログラム
に従ってラダー回路の動作状態を表示する表示手段とを
設けたことである。
According to a first aspect of the present invention, there is provided a programming device for displaying an operation state of a programmable controller by a ladder circuit. End detection means for detecting the end time, identification code creation means for creating an identification code of the ladder circuit, and data storage for storing a source program of the ladder circuit together with the identification code when the end of the programming is detected by the end detection means. Means for loading an object program corresponding to the ladder circuit into the programmable controller, the loading means for loading the object program together with the identification code; and, when displaying the operation state of the programmable controller, the identification information stored in the data storage means. Determining means for determining whether the identification code matches the identification code stored in the programmable controller. If the determination means determines that the two identification codes match, the programmable controller determines whether the input / output element Display means for inputting state data and displaying the operation state of the ladder circuit in accordance with the ladder circuit source program stored in the data storage means.

【0008】[0008]

【作用及び発明の効果】ラダー回路のプログラミング終
了時にそのラダー回路を特定する識別コードが生成され
る。この識別コードは例えばプログラミング終了時の日
付時刻とすれば異なるラダー回路が同一日付及び同一時
刻で作成完了となることは殆どあり得ない。よって、異
なるラダー回路には異なる識別コードが付されることに
なる。この識別コードはPCにラダー回路のオブジェク
トプログラムがロードされる時に共にロードされ記憶さ
れる。プログラミング装置はラダー回路のソースプログ
ラムをその識別コードと共に保存している。PCの動作
モニタ時には、PCに記憶されている識別コードが読み
出され、その識別コードとプログラミング装置に保存さ
れたソースプログラムの識別コードとが一致するか否か
が判定される。そして、2つの識別コードが一致すれ
ば、プログラミング装置に記憶されているラダー回路の
ソースプログラムに従って、ラダー回路図が画面に表示
され、PCから入出力要素の状態データが読み出され
て、接点のオン又はオフ状態が表示される。
When the programming of the ladder circuit is completed, an identification code for specifying the ladder circuit is generated. If this identification code is, for example, the date and time at the end of programming, it is unlikely that a different ladder circuit will be completed on the same date and at the same time. Therefore, different identification codes are assigned to different ladder circuits. This identification code is loaded and stored together when the object program of the ladder circuit is loaded on the PC. The programming device stores the ladder circuit source program together with its identification code. When the operation of the PC is monitored, the identification code stored in the PC is read, and it is determined whether or not the identification code matches the identification code of the source program stored in the programming device. If the two identification codes match, the ladder circuit diagram is displayed on the screen according to the ladder circuit source program stored in the programming device, the status data of the input / output elements is read from the PC, and the The on or off state is displayed.

【0009】このように、本発明の装置では、PCに記
憶されているオブジェクトプログラムを全て読み出し
て、逆変換したり、別の記憶媒体に記憶されているプロ
グラムと内容を照合させる必要がないので、PCに記憶
されているプログラムを高速で特定することができる。
よって、PCの動作モニタを高速で行うことができる。
この結果、障害復旧を高速化することができる。
As described above, according to the apparatus of the present invention, there is no need to read out all the object programs stored in the PC and perform an inverse conversion or collate the contents with the program stored in another storage medium. , The program stored in the PC can be specified at high speed.
Therefore, the operation monitor of the PC can be performed at high speed.
As a result, failure recovery can be speeded up.

【0010】[0010]

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図2は、複数台のPCPC01〜PC32によって制御
されるトランスファ−マシンの構成を示す。トランスフ
ァ−マシンの各ステ−ションST0,ST1L,ST1R,・・・ST3R
は、図示の如く、対応するPCPC01〜PC32によってそれ
ぞれ制御され、各PCPC01〜PC32は、リンクラインL に
よって相互に結合されている。また、各ステ−ションST
0,ST1L,ST1R,・・・ST3Rには、図示の如く、それぞれ装
置M1、11M ・・・32M が、配設されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to specific embodiments. FIG. 2 shows the configuration of a transfer machine controlled by a plurality of PCs PC01 to PC32. Each station ST0, ST1L, ST1R, ... ST3R of transfer machine
Are controlled by corresponding PCPC01 to PC32, respectively, and the PCPC01 to PC32 are mutually connected by a link line L. In addition, each station ST
.., ST3R are provided with devices M1, 11M,..., 32M, respectively, as shown in FIG.

【0011】図1は本実施例のプログラミング装置の具
体的な構成を示したブロック図である。ラダー回路図の
作成、修正、表示、PCの動作表示を行うためのCPU
10、その処理のためのプログラムを記憶したROM1
1、ラダー回路や動作状態を表示するCRT12、ラダ
ー回路を作成するための入出力要素のシンボルのデータ
や各種のコマンドを入力するキーボード13、CPU1
0とCRT12及びキーボード13の間に介在する入出
力インタフェース14、ラダー回路のソースプログラム
やオブジェクトプログラムをその識別コードと共に記憶
するRAM15、RAM15に記憶されるソースプログ
ラムをフロッピィディスクに記憶させるためのフロッピ
ィディスク装置およびPC01に接続するためのインタ
フェース17とで構成されている。又、RAM15は、
識別コードを記憶するID領域151、ラダー回路図を
記号で記憶したラダー回路図領域152、ラダー回路に
対応したソースプログラムを記憶するソースプログラム
領域153、PCの実行形式のオブジェクトプログラム
を記憶するオブジェクトプログラム領域154、リンク
パラメータを記憶するリンクパラメータ領域155が形
成されている。
FIG. 1 is a block diagram showing a specific configuration of the programming device of the present embodiment. CPU for creating, modifying, and displaying ladder circuit diagrams and displaying the operation of PCs
10. ROM 1 storing a program for the processing
1, a CRT 12 for displaying a ladder circuit and an operation state, a keyboard 13 for inputting symbol data and various commands of input / output elements for creating a ladder circuit, a CPU 1
0, an input / output interface 14 interposed between the CRT 12 and the keyboard 13, a RAM 15 for storing a ladder circuit source program and an object program together with its identification code, a floppy disk for storing the source program stored in the RAM 15 on a floppy disk An interface 17 for connecting to the device and the PC01. Also, the RAM 15
ID area 151 for storing an identification code, ladder circuit diagram area 152 for storing a ladder circuit diagram by symbol, source program area 153 for storing a source program corresponding to the ladder circuit, object program for storing an object program in a PC execution format An area 154 and a link parameter area 155 for storing link parameters are formed.

【0012】PC01は、図3に示すように、順序制御
及び通信制御用のCPU20と、順序制御プログラム
(オブジェクトプログラム)及びリンクパラメ−タを格
納するとともに、被制御対象の入出力要素の状態及びリ
ンクラインから受信されるリンク要素の状態を格納する
RAM25と、CPU20の処理実行用のプログラムの
格納されたROM21を有している。入出力要素270
1、2702等は駆動回路27、入出力インタフェース
24を介してCPU20により制御される。又、RAM
25には、入出力要素の状態を記憶する入力要素状態メ
モリ251、出力要素状態メモリ252、内部リレーメ
モリ253、リンク要素メモリ254、リンクパラメー
タメモリ255、順序制御プログラムメモリ256およ
び識別コード(ID)を記憶するIDメモリ257が形
成されている。このうち、順序制御プログラムメモリ2
56には順序制御を規定したラダー回路に対応したオプ
ジェクトプログラムが記憶される。又、内部リレーメモ
リ253は、各行のラダー回路を中継するための仮想リ
レーとして用いられる他、故障検出のためのリレーとし
て用いられる。
As shown in FIG. 3, the PC01 stores a CPU 20 for sequence control and communication control, a sequence control program (object program) and link parameters, and also controls the state of input / output elements to be controlled and It has a RAM 25 for storing the state of the link element received from the link line, and a ROM 21 for storing a program for executing the processing of the CPU 20. Input / output element 270
1, 2702 and the like are controlled by the CPU 20 via the drive circuit 27 and the input / output interface 24. Also RAM
Reference numeral 25 denotes an input element state memory 251, an output element state memory 252, an internal relay memory 253, a link element memory 254, a link parameter memory 255, a sequence control program memory 256, and an identification code (ID) for storing states of input / output elements. ID memory 257 is stored. Of these, the sequence control program memory 2
56 stores an object program corresponding to a ladder circuit that defines order control. The internal relay memory 253 is used not only as a virtual relay for relaying the ladder circuit of each row, but also as a relay for detecting a failure.

【0013】図4、図5、図6は、CPU10によって
処理される手順を示したフローチャートである。図4は
ラダー回路作成時のCPU10による処理手順を示して
いる。ステップ100において、キーボード13から入
力されたデータに従って、ラダー回路が作成される。ス
テップ102で、キーボード13から入力されたデータ
がEND か否かによりラダー回路の作成終了か否かが判定
される。ラダー回路の作成終了でない場合には、ステッ
プ100において、継続してラダー回路が作成される。
又、ラダー回路の作成が終了した場合には、ステップ1
04において、CPU10の有するタイマの値から作成
終了時における日付時刻(西暦年、月、日、時、分、
秒)が演算される。そして、その一連の日付時刻の数値
が、作成されたラダー回路の識別コード(ID)とされ
る。
FIG. 4, FIG. 5, and FIG. 6 are flowcharts showing the procedure performed by the CPU 10. FIG. 4 shows a processing procedure by the CPU 10 when creating a ladder circuit. In step 100, a ladder circuit is created according to the data input from the keyboard 13. In step 102, it is determined whether the ladder circuit has been created based on whether the data input from the keyboard 13 is END. If the creation of the ladder circuit is not completed, the ladder circuit is continuously created in step 100.
When the creation of the ladder circuit is completed, step 1
In 04, the date and time (year, month, day, hour, minute,
Second) is calculated. Then, the numerical values of the series of times are used as the identification code (ID) of the created ladder circuit.

【0014】次に、ステップ106において、作成され
たラダー回路図に対応したソースプログラムは識別コー
ドと共にフロッピィディスク装置(FD)16に記憶さ
れる。
Next, in step 106, the source program corresponding to the created ladder circuit diagram is stored in the floppy disk drive (FD) 16 together with the identification code.

【0015】図5は、PCへのプログラムロード時にお
いてCPU10によって処理される手順を示したフロー
チャートである。ステップ200において、キーボード
13からプログラムロードが指令されたか否かが判定さ
れる。プログラムロードが指令された場合には、ステッ
プ202において、FD16からIDとラダー回路のソ
ースプログラムが入力され、それぞれ、RAM15のI
D領域151、ソースプログラム領域153に記憶され
る。次に、ステップ204において、そのソースプログ
ラムがオブジェクトプログラムに変換されて、RAM1
5のオブジェクトプログラム領域154に記憶される。
次に、ステップ206において、RAM15のID領域
151、オブジェクトプログラム領域154に記憶され
た識別コード、オブジェクトプログラムが入出力インタ
フェース14、28を介してPCにロードされ、ロード
されたそれらは、それぞれ、PCのRAM25のIDメ
モリ257、順序制御プログラムメモリ256に記憶さ
れる。
FIG. 5 is a flowchart showing a procedure performed by the CPU 10 when a program is loaded to the PC. In step 200, it is determined whether a program load has been instructed from the keyboard 13. When the program load is instructed, in step 202, the ID and the source program of the ladder circuit are input from the FD 16,
It is stored in the D area 151 and the source program area 153. Next, in step 204, the source program is converted into an object program, and
5 in the object program area 154.
Next, in step 206, the identification code and the object program stored in the ID area 151 and the object program area 154 of the RAM 15 are loaded on the PC via the input / output interfaces 14 and 28, respectively. Is stored in the ID memory 257 of the RAM 25 and the order control program memory 256.

【0016】図6は、PCの動作モニタのためのCPU
10による処理手順を示したフローチャートである。ス
テップ300において、キーボード13から入力された
コマンドは、動作モニタか否かが判別される。動作モニ
タ指令であれば、ステップ302に移行して、PCのR
AM25のIDメモリ257に記憶されている識別コー
ドが読み取られる。次に、ステップ303において、こ
のPCから読み取られた識別コードをCRT12に表示
する。そしてステップ304においてFD16からソー
スプログラムを読み込みのコマンドが入力されるまで待
機し、読み込みコマンドが入力されるとステップ305
にてRAM15にソースプログラムが識別コードととも
に読み込まれる。次にステップ304において、PCか
ら読み取られた識別コードとプログラミング装置のRA
M15のID領域151に記憶されている識別コードと
が一致するか否かが判定される。両識別コードが一致す
れば、ステップ306に移行して、PCのRAM25の
入力要素メモリ251、出力要素メモリ252、内部リ
レーメモリ253から状態データが読み出される。
FIG. 6 shows a CPU for monitoring the operation of a PC.
10 is a flowchart illustrating a processing procedure according to the first embodiment. In step 300, it is determined whether the command input from the keyboard 13 is an operation monitor. If the command is an operation monitor command, the process proceeds to step 302, where R
The identification code stored in the ID memory 257 of the AM 25 is read. Next, in step 303, the identification code read from the PC is displayed on the CRT 12. In step 304, the process waits until a command to read the source program is input from the FD 16.
The source program is read into the RAM 15 together with the identification code. Next, at step 304, the identification code read from the PC and the RA of the programming device are read.
It is determined whether the identification code stored in the ID area 151 of M15 matches. If the two identification codes match, the process proceeds to step 306 to read the status data from the input element memory 251, output element memory 252, and internal relay memory 253 of the RAM 25 of the PC.

【0017】次に、ステップ308において、RAM1
5のソースプログラム領域153に記憶されているソー
スプログラムに従って、CRT12にPCの動作点のラ
ダー回路図と共に回路図の接点のオン又はオフ状態が表
示される。次に、ステップ310において、PCの動作
終了か否かが判定され、PCの動作終了となるまで、P
Cの動作の流れに従ってステップ306と308が繰り
返されて、図7に示すようにラダー回路図及び接点状態
が表示される。尚、PCの故障で運転が停止した状態で
動作モニタを行う場合には、ステップ306、308の
繰り返しにより全ラダー回路と接点状態を順次表示する
ことができる。
Next, at step 308, the RAM 1
According to the source program stored in the source program area 153 of No. 5, the CRT 12 displays the ladder circuit diagram of the operating point of the PC and the on / off state of the contact point of the circuit diagram. Next, in step 310, it is determined whether or not the operation of the PC is completed.
Steps 306 and 308 are repeated according to the flow of the operation C, and the ladder circuit diagram and the contact state are displayed as shown in FIG. When the operation is monitored in a state where the operation is stopped due to the failure of the PC, all the ladder circuits and the contact states can be sequentially displayed by repeating steps 306 and 308.

【0018】尚、ステップ304で識別コードが不一致
であると判定された場合には、ステップ312に移行し
て、CRT12にPCにロードされているラダー回路の
ソースプログラムとプログラミング装置1に記憶されて
いるソースプログラムとは不一致である旨の表示がCR
T12に表示される。
If it is determined in step 304 that the identification codes do not match, the process proceeds to step 312, where the source program of the ladder circuit loaded on the PC to the CRT 12 and the program stored in the programming device 1 are stored. CR indicating that it does not match the source program
It is displayed at T12.

【0019】この場合には、他のラダー回路のソースプ
ログラムをその識別コードと共にFD16からRAM1
5に読み取った後、ステップ300から再度実行され
る。このように、識別コードの比較により、PCにロー
ドされているオブジェクトプログラムがFD16に記憶
されているどのソースプログラムに対応するかが、瞬時
に判定できる。よって、PCの動作モニタの動作を高速
化することができる。また上記実施例では識別コードと
してプログラミング終了時の日付時刻を使用したが、こ
れに限られることなく、プログラミングの開始時刻等、
プログラミング中の時刻であればいつでもよく、さらに
時刻そのものでなくてもよい。
In this case, the source program of the other ladder circuit is transmitted from the FD 16 to the RAM 1 together with its identification code.
After reading to 5, the process is executed again from step 300. As described above, by comparing the identification codes, it is possible to instantly determine which source program stored in the FD 16 corresponds to the object program loaded on the PC. Therefore, the operation of the operation monitor of the PC can be speeded up. In the above embodiment, the date and time at the end of programming are used as the identification code, but the present invention is not limited to this.
The time may be any time during programming and may not be the time itself.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の具体的な実施例に係るプログラミング
装置の構成を示したブロック図。
FIG. 1 is a block diagram showing a configuration of a programming device according to a specific embodiment of the present invention.

【図2】PCを使用したトランスファマシンの構成を示
したブロック図。
FIG. 2 is a block diagram showing a configuration of a transfer machine using a PC.

【図3】本実施例装置のプログラミング装置が連結され
るPCの構成を示したブロック図。
FIG. 3 is a block diagram illustrating a configuration of a PC to which a programming device of the device of the present embodiment is connected.

【図4】本実施例のプログラミング装置の処理手順を示
したフローチャート。
FIG. 4 is a flowchart showing a processing procedure of the programming device of the present embodiment.

【図5】本実施例のプログラミング装置の処理手順を示
したフローチャート。
FIG. 5 is a flowchart illustrating a processing procedure of the programming device according to the embodiment.

【図6】本実施例のプログラミング装置の処理手順を示
したフローチャート。
FIG. 6 is a flowchart showing a processing procedure of the programming device of the present embodiment.

【図7】動作状態を示したラダー回路図。FIG. 7 is a ladder circuit diagram showing an operation state.

【符号の説明】[Explanation of symbols]

1…プログラミング装置 10…CPU(日付時刻検出手段、識別コード作成手
段、ロード手段、判定手段、表示手段) 13…キーボード 12…CRT(表示手段) 15…RAM(データ記憶手段) 16…フロッピィディスク装置(データ記憶手段) 151…ID領域(データ記憶手段) 153…ソースプログラム領域(データ記憶手段) ステップ104…日付時刻検出手段及び識別コード作成
手段 ステップ106…データ記憶手段 ステップ202〜206…ロード手段 ステップ300〜304…判定手段 ステップ306、308…表示手段
DESCRIPTION OF SYMBOLS 1 ... Programming apparatus 10 ... CPU (date time detection means, identification code creation means, loading means, judgment means, display means) 13 ... Keyboard 12 ... CRT (display means) 15 ... RAM (data storage means) 16 ... Floppy disk device (Data storage means) 151 ID area (Data storage means) 153 Source program area (Data storage means) Step 104 Date / time detection means and identification code creation means Step 106 Data storage means Steps 202 to 206 Loading means Step 300-304: determination means Steps 306, 308: display means

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G05B 19/04 - 19/05 G05B 23/00 - 23/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G05B 19/04-19/05 G05B 23/00-23/02

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 プログラマブルコントローラの動作状態
をラダー回路で表示するようにしたプログラミング装置
において、 プログラマブルコントローラの動作を規定したラダー回
路のプログラミング終了時を検出する終了検出手段と、 前記ラダー回路の識別コードを作成する識別コード作成
手段と、 前期プログラミングの終了が、終了検出手段で検出され
たことにより前記識別コードと共に前記ラダー回路のソ
ースプログラムを記憶するデータ記憶手段と、 前記プログラマブルコントローラに前記ラダー回路に対
応したオブジェクトプログラムをロードするとき、その
識別コードと共にロードするロード手段と、 前記プログラマブルコントローラの動作状態を表示する
場合には、前記データ記憶手段に記憶されている前記識
別コードと前記プログラマブルコントローラに記憶され
ている前記識別コードとが一致するか否かを判定する判
定手段と、 前記判定手段により2つの識別コードが一致すると判定
された場合には、前記プログラマブルコントローラから
入出力要素の状態データを入力して、前記データ記憶手
段に記憶されている前記ラダー回路のソースプログラム
に従って前記ラダー回路の動作状態を表示する表示手段
とを有するPCのプログラミング装置。
1. A programming device for displaying an operation state of a programmable controller by a ladder circuit, wherein: an end detection means for detecting when the programming of the ladder circuit defining the operation of the programmable controller is completed; and an identification code of the ladder circuit. An identification code creating means for creating the program; a data storage means for storing a source program of the ladder circuit together with the identification code when the end of the programming is detected by an end detection means; When loading the corresponding object program, loading means for loading the object code together with the identification code; and when displaying the operation state of the programmable controller, the identification code stored in the data storage means and Determining means for determining whether or not the identification code stored in the programmable controller matches; and if the determination means determines that the two identification codes match, the input / output element from the programmable controller And a display unit for inputting the state data of the ladder circuit and displaying an operation state of the ladder circuit according to a source program of the ladder circuit stored in the data storage unit.
JP22521992A 1992-07-31 1992-07-31 PC programming device Expired - Fee Related JP3309434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22521992A JP3309434B2 (en) 1992-07-31 1992-07-31 PC programming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22521992A JP3309434B2 (en) 1992-07-31 1992-07-31 PC programming device

Publications (2)

Publication Number Publication Date
JPH0651810A JPH0651810A (en) 1994-02-25
JP3309434B2 true JP3309434B2 (en) 2002-07-29

Family

ID=16825858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22521992A Expired - Fee Related JP3309434B2 (en) 1992-07-31 1992-07-31 PC programming device

Country Status (1)

Country Link
JP (1) JP3309434B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480249B2 (en) * 2000-09-25 2010-06-16 株式会社ジェイテクト Operation board
JP5141095B2 (en) * 2007-05-23 2013-02-13 東芝三菱電機産業システム株式会社 Plant controller system

Also Published As

Publication number Publication date
JPH0651810A (en) 1994-02-25

Similar Documents

Publication Publication Date Title
US7272458B2 (en) Control system setting device
US20170068229A1 (en) Control system, method, program, and information processing device
US7433801B2 (en) Identifying and visualizing faults in PLC-based manufacturing systems
JP2001236115A (en) Remote diagnostic system and method
US4616307A (en) Programmable controller alarm display method
JPH0355147A (en) Indicating method for operating history of machine tool with nc device
JP3309434B2 (en) PC programming device
WO1990002366A1 (en) System for diagnosing cnc
CN113348415B (en) Device state reproducing device, method and storage medium
CN110297455B (en) Programmable logic controller and self-checking and recovery method thereof
JP2021096550A (en) Production system, restoration system, production method, and program
JP2002024052A (en) Error reproduction test method of computer peripheral equipment
JP2923997B2 (en) Finding the cause of an error in a ladder sequence program
JP7044086B2 (en) Control systems, control methods, and control programs
JP3211528B2 (en) Production management device
JP3269164B2 (en) Peripheral device of programmable controller
JP3452241B2 (en) Program determination display method and apparatus
WO2022185418A1 (en) Debugging assistance program, debugging assistance device, debugging assistance method, and machine learning device
WO2022190428A1 (en) Development assistance device, development assistance method, and development assistance program
JP2877064B2 (en) Database matching method for supervisory control system
JPH06250709A (en) Peripheral equipment of programmable controller
WO2020084354A1 (en) A system and method for testing industrial equipments and automatic updation of performance report
JPH11134008A (en) Programmable controller
JP2762665B2 (en) Blog programming device for programmable controller
JPH06161517A (en) Monitoring device for pc

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees