JP2762665B2 - Blog programming device for programmable controller - Google Patents
Blog programming device for programmable controllerInfo
- Publication number
- JP2762665B2 JP2762665B2 JP2076653A JP7665390A JP2762665B2 JP 2762665 B2 JP2762665 B2 JP 2762665B2 JP 2076653 A JP2076653 A JP 2076653A JP 7665390 A JP7665390 A JP 7665390A JP 2762665 B2 JP2762665 B2 JP 2762665B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable controller
- format
- program
- model
- sequence program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラマブルコントローラの実行するシ
ーケンスプログラムを作成入力するプログラマブルコン
トローラのプログラミング装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable controller programming device that creates and inputs a sequence program to be executed by a programmable controller.
従来、プログラマブルコントローラはシーケンスプロ
グラムを実行することにより電子機器を自動制御する。
プログラミング装置はこのシーケンスプログラムをラダ
ー図と呼ばれる図形形態のプログラムで作成し、この
後、プログラム命令のフォーマットチェックを行った
後、プログラマブルコントローラが実行するための機械
語に変換している。Conventionally, a programmable controller automatically controls an electronic device by executing a sequence program.
The programming device creates this sequence program as a program in the form of a figure called a ladder diagram, then checks the format of the program command, and converts it into machine language to be executed by the programmable controller.
しかしながら、従来のプログラマブルコントローラは
機種毎に、それぞれ異なる機能を持つものが有り、この
ため、同一シーケンスの命令でもフォーマットが異った
り、また、ある機種でのみ使用するプログラム命令があ
った。However, some conventional programmable controllers have different functions from one model to another. Therefore, the format of an instruction in the same sequence is different, or a program instruction is used only in a certain model.
そのため、1台のプログラミング装置で複数機種の各
々のプログラムに対するフォーマットチェックを汎用的
に行うことはできず、接続機種毎に専用のプログラミン
グ装置をプログラマブルコントローラに接続しなければ
ならないという不具合が従来のプログラミング装置には
あった。For this reason, it is not possible to perform a general-purpose format check for each program of a plurality of models with a single programming device, and a dedicated programming device must be connected to the programmable controller for each connection model. There was in the device.
そこで、本発明の目的は、上述の点に鑑みて、一台の
プログラミング装置で、複数機種用のシーケンスプログ
ラムのフォーマットチェックを行うことによりプログラ
ミング装置の汎用化に寄与することの可能なプログラマ
ブルコントローラのプログラミング装置を提供すること
にある。In view of the above, an object of the present invention is to provide a programmable controller capable of contributing to generalization of a programming device by performing a format check of a sequence program for a plurality of models with a single programming device. It is to provide a programming device.
このような目的を達成するために、本発明は、シーケ
ンスプログラムのフォーマットチェック用のデータを当
該シーケンスプログラムを実行するプログラマブルコン
トローラの機種毎に予め定め、記憶した記憶手段と、プ
ログラミング装置と接続のプログラマブルコントローラ
の機種を指示する指示手段と、該指示手段から指示され
た機種と対応のフォーマットチェック用データを用いて
作成のシーケンスプログラムのエラー検出を行うエラー
検出手段とを具えたことを特徴とする。In order to achieve such an object, the present invention provides a storage means for storing data for format check of a sequence program in advance for each model of a programmable controller that executes the sequence program and storing the data, and a programmable device connected to a programming device. An instruction means for instructing the model of the controller, and an error detection means for detecting an error in the created sequence program by using the format check data corresponding to the model instructed by the instruction means.
本発明は、チェック対象のプログラムのフォーマット
が違っていても、プログラムのフォーマットチェック
は、作成のプログラム命令が規定のフォーマットデータ
の示す条件に合致するか否かの判定を行うことについて
共通な点に着目し、各機種のフォーマットデータを記憶
手段に記憶し、フォーマットデータを指示してフォーマ
ットチェックに使用することにより1台のプログラミン
グ装置での多機種のプログラムチェックを可能とする。The present invention has a common point that, even if the format of the program to be checked is different, the format check of the program is performed to determine whether or not the created program instruction satisfies the condition indicated by the prescribed format data. By paying attention, the format data of each model is stored in the storage means, and the format data is instructed and used for the format check, thereby enabling a single programming device to perform the program check of multiple models.
以下、図面を参照して本発明の実施例を詳細かつ具体
的に説明する。Hereinafter, embodiments of the present invention will be described in detail and specifically with reference to the drawings.
第1図は本発明実施例の基本構成を示す。 FIG. 1 shows a basic configuration of an embodiment of the present invention.
第1図において、100はフォーマットチェック用のデ
ータを当該シーケンスプログラムを実行するプログラマ
ブルコントローラの機種毎に定め、記憶した記憶手段で
ある。In FIG. 1, reference numeral 100 denotes storage means for determining and storing format check data for each model of a programmable controller that executes the sequence program.
200はプログラミング装置と接続のプログラマブルコ
ントローラの機種を指示する指示手段である。Reference numeral 200 denotes an instruction unit for instructing the type of the programmable controller connected to the programming device.
300は該指示手段から指示された機種と対応のフォー
マットチェック用データを用いて作成のシーケンスプロ
グラムのエラー検出を行うエラー検出手段である。Reference numeral 300 denotes an error detection unit that detects an error in the created sequence program using the format check data corresponding to the model designated by the designation unit.
第2図は本発明実施例の具体的な回路構成を示す。 FIG. 2 shows a specific circuit configuration of the embodiment of the present invention.
第2図において、中央演算処理装置(CPU)1,リード
オンメモリ(ROM),システム用ランダムアクセスメモ
リ(RAM)3,ユーザRAM4,キーボード入力装置5,表示装置
6,入出力インタフェース(I/O)7がバスに共通接続さ
れている。In FIG. 2, a central processing unit (CPU) 1, a read-on memory (ROM), a system random access memory (RAM) 3, a user RAM 4, a keyboard input device 5, a display device
6, an input / output interface (I / O) 7 is commonly connected to the bus.
CPU1は装置全体の動作制御を司どる他、次の処理を行
う。The CPU 1 controls the operation of the entire apparatus and performs the following processing.
1) ROM2に格納されたシステムプログラムに基き、キ
ーボード入力装置5から入力されたシーケンスプログラ
ム情報をユーザRAM4上に作成記憶する。また、作成のシ
ーケンスプログラムを表示装置6に表示させる。1) Based on the system program stored in the ROM 2, the sequence program information input from the keyboard input device 5 is created and stored in the user RAM 4. In addition, the display device 6 displays the created sequence program.
2) ユーザRAM4上のシーケンスプログラムをプログラ
ム命令単位で読出し、フォーマットデータテーブル2−
1のフォーマットデータを用いてフォーマットのチェッ
クを行う。2) The sequence program in the user RAM 4 is read in units of program instructions, and the format data table
The format is checked using the format data of No. 1.
したがって、ROM2が記憶手段、CPU1がエラー検出手段
として動作する。Therefore, the ROM 2 operates as a storage unit, and the CPU 1 operates as an error detection unit.
3) 上述の処理の他、プログラマブルコントローラに
対して作成のプログラムを転送する処理等周知の処理を
実行する。3) In addition to the above-described processing, a well-known processing such as a processing of transferring a created program to the programmable controller is performed.
ROM2にはCPU1の実行する制御手順の他フォーマットチ
ェックに用いるフォーマットデータを記載したテーブル
2−1を記憶している。フォーマットデータテーブル2
−1は第3図に示すように、プログラマブルコントロー
ラの機種コード別にフォーマットデータが格納されてい
る。The ROM 2 stores a table 2-1 in which format data used for a format check in addition to a control procedure executed by the CPU 1 are described. Format data table 2
As shown in FIG. 3, -1 stores format data for each model code of the programmable controller.
フォーマットデータは従来と同様、プログラム命令の
正しい識別コード名(識別子と称す),識別子の正しい
記憶位置,識別子で定義される情報(たとえば出力命令
により、指示される情報)の格納先のアドレス設定範
囲,プログラム命令に含まれる各種パラメータの個数や
数値の範囲等の各種条件が用意されている。As in the conventional case, the format data includes a correct identification code name (referred to as an identifier) of a program instruction, a correct storage location of the identifier, and an address setting range for storing information defined by the identifier (for example, information specified by an output instruction). In addition, various conditions such as the number of various parameters included in the program instruction and the range of numerical values are prepared.
第2図に戻り、システムRAM3はCPU1の演算に用いる各
種情報を一時記憶する。Returning to FIG. 2, the system RAM 3 temporarily stores various information used for the operation of the CPU 1.
ユーザRAM4は作成のシーケンスプログラム又はプログ
ラマブルコントローラから転送された、現在、実行中の
シーケンスプログラムを一時記憶する。The user RAM 4 temporarily stores the sequence program being created or the currently executed sequence program transferred from the programmable controller.
キーボード入力装置5は作成対象のプログラム情報の
他、CPU1に対する動作指示を入力する。本発明に関わる
機種情報もキーボード入力装置から入力される。このた
め、キーボード入力装置5が指示手段として動作する。The keyboard input device 5 inputs an operation instruction to the CPU 1 in addition to the program information to be created. Model information according to the present invention is also input from the keyboard input device. Therefore, the keyboard input device 5 operates as an instruction unit.
表示装置6は作成または実行中のシーケンスプログラ
ムの表示に用いられる。I/O7はCPU1とプログラマブルコ
ントローラとの間にあって情報の転送処理を行う。The display device 6 is used for displaying a sequence program being created or being executed. The I / O 7 is provided between the CPU 1 and the programmable controller to transfer information.
このような回路構成におけるシーケンスプログラムの
フォーマットチェック処理を第4図のフローチャートを
参照して説明する。The format check processing of the sequence program in such a circuit configuration will be described with reference to the flowchart of FIG.
なお、シーケンスプログラムは予め作成され、ユーザ
RAM4に格納されているものとする。Note that the sequence program is created in advance and
It is assumed that it is stored in RAM4.
キーボード入力装置5からフォーマットチェックを行
う旨の動作指令が入力されると、CPU1は第4図の制御手
順をROM2から読出し実行を開始する。この制御手順によ
り、CPU1はまず、プログラマブルコントローラの機種を
指定する機種コードをキーボード入力装置5から、受け
取る(第4図のステップS0)。When an operation command for performing a format check is input from the keyboard input device 5, the CPU 1 reads out the control procedure of FIG. 4 from the ROM 2 and starts execution. According to this control procedure, the CPU 1 first receives a model code designating the model of the programmable controller from the keyboard input device 5 (step S0 in FIG. 4).
この機種コードに対応させてフォーマットデータテー
ブルの読出しアドレス範囲が設定される。次にCPU1はユ
ーザRAM4のシーケンスプログラムの先頭命令を読出す
と、このプログラム命令をフォーマットチェック別の要
素、すなわち、命令(識別子)、パラメータおよび記載
位置情報等に従来手法により要素分解する(第4図のス
テップS1)。A read address range of the format data table is set corresponding to the model code. Next, when the CPU 1 reads the head instruction of the sequence program in the user RAM 4, the program instruction is decomposed into elements for another format check, that is, instructions (identifiers), parameters, written position information, and the like by a conventional method (fourth). Step S1 in the figure.
次に、フォーマットデータテーブル2−1の指定の機
種コード(第3図の例で、たとえば、F30)の項目から
作成プログラム命令の要素に対する該当のフォーマット
データを読出し、フォーマットデータの示す条件に合致
しているか否かのフォーマットエラー判定を行う(第4
図のステップS2→S3)。Next, from the item of the specified model code (for example, F30 in the example of FIG. 3) of the format data table 2-1, the corresponding format data corresponding to the element of the creation program instruction is read, and the condition indicated by the format data is met. Format error is determined whether the
Steps S2 → S3 in the figure).
このときのCPU1がエラー検出手段として動作する。 At this time, the CPU 1 operates as an error detection unit.
以下、他の要素についてのフォーマットデータとの照
合処理を終了すると、次アドレスのプログラム命令を読
出し、同様のエラー検出処理を行う(第4図のステップ
S3→S6→S1)。Thereafter, when the collation processing with the format data for the other elements is completed, the program instruction at the next address is read and the same error detection processing is performed (step in FIG. 4).
S3 → S6 → S1).
このエラー検出処理によりフォーマットエラーを検出
すると、そのエラー内容を示すメッセージを表示装置6
に表示する(第4図のステップS3→S4→S5)。When a format error is detected by this error detection processing, a message indicating the content of the error is displayed on the display device 6.
(Steps S3 → S4 → S5 in FIG. 4).
このような処理を順次繰り返すことにより1プログラ
ムのフォーマットエラー処理を実行し、本制御手順を終
了する。By repeating such processing sequentially, the format error processing of one program is executed, and the present control procedure ends.
以上、説明したように、本実施例ではフォーマットエ
ラーの検出に用いるフォーマットデータを各機種毎のフ
ォーマットデータの中から選択し、設定するようにした
ので、一台のプログラミング装置で多機種のプログラマ
ブルコントローラのシーケンスプログラムを作成でき、
多機種のプログラマブルコントローラに1台のプログラ
ミング装置を接続して使用することが可能となる。As described above, in the present embodiment, the format data used for detecting the format error is selected and set from the format data for each model. Sequence programs can be created,
One programming device can be connected to and used for various types of programmable controllers.
また、機種の異なるプログラマブルコントローラ用の
シーケンスプログラムをコピー(複写)して所望の機種
用のシーケンスプログラムに修正する場合でも、このフ
ォーマットエラー検出手順を用いることにより修正箇所
を容易に検出することが可能となる。Also, even when a sequence program for a programmable controller of a different model is copied (copied) and corrected to a sequence program for a desired model, the corrected portion can be easily detected by using this format error detection procedure. Becomes
なお、本実施例の他、次の例が挙げられる。 The following examples are given in addition to the present embodiment.
1) 本実施例はフォーマットテーブルを不揮発性のRO
Mに格納するようにしているが、不揮発性の書き換え可
能な記憶媒体(フロッピーディスク,EEPROM)等をデー
タ格納用として用いるとよい。この場合、新機種が販売
されたときに、そのフォーマットデータを拡張記憶する
ことが可能であり、また、機種のバージョンアップ(仕
様変更)についても対応してフォーマットデータを修正
することも可能となる。1) This embodiment uses a non-volatile RO
Although the data is stored in M, a nonvolatile rewritable storage medium (floppy disk, EEPROM) or the like may be used for storing data. In this case, when a new model is sold, the format data can be expanded and stored, and the format data can be corrected in response to a version upgrade (specification change) of the model. .
以上、説明したように、本発明によれば、1台のプロ
グラミング装置で多機種のプログラマブルコントローラ
用のシーケンスプログラムを作成することができるの
で、プログラミング装置の設置台数を必要最小限に抑え
ることが可能となる。また、他機種のシーケンスプログ
ラムを容易に修正することも可能となるので、ユーザの
プログラム作成労力が軽減するという新たな効果が得ら
れる。As described above, according to the present invention, a sequence program for various types of programmable controllers can be created by one programming device, so that the number of installed programming devices can be minimized. Becomes Further, since it becomes possible to easily modify a sequence program of another model, a new effect of reducing the user's program creation effort can be obtained.
第1図は本発明実施例の基本構成を示すブロック図、 第2図は本発明実施例の回路構成を示すブロック図、 第3図は本発明実施例のフォーマットデータテーブルの
一例を示す説明図、 第4図は本発明実施例のCPUが実行する制御手順を示す
フローチャートである。 1……CPU、2……ROM、2−1……フォーマットデータ
テーブル、5……キーボード入力装置。FIG. 1 is a block diagram showing a basic configuration of an embodiment of the present invention, FIG. 2 is a block diagram showing a circuit configuration of the embodiment of the present invention, and FIG. 3 is an explanatory diagram showing an example of a format data table of the embodiment of the present invention. FIG. 4 is a flowchart showing a control procedure executed by the CPU according to the embodiment of the present invention. 1 ... CPU, 2 ... ROM, 2-1 ... format data table, 5 ... keyboard input device.
Claims (1)
ック用のデータを当該シーケンスプログラムを実行する
プログラマブルコントローラの機種毎に予め定め、記憶
した記憶手段と、 プログラミング装置と接続のプログラマブルコントロー
ラの機種を指示する指示手段と、 該指示手段から指示された機種と対応のフォーマットチ
ェック用データを用いて作成のシーケンスプログラムの
エラー検出を行うエラー検出手段と を具えたことを特徴とするプログラマブルコントローラ
のプログラミング装置。1. A storage means for predetermining and storing data for format check of a sequence program for each model of a programmable controller executing the sequence program, and an instruction means for indicating a model of the programmable controller connected to the programming device. An error detecting means for detecting an error in a sequence program created using the format check data corresponding to the model specified by the specifying means, and a programming device for a programmable controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2076653A JP2762665B2 (en) | 1990-03-28 | 1990-03-28 | Blog programming device for programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2076653A JP2762665B2 (en) | 1990-03-28 | 1990-03-28 | Blog programming device for programmable controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03278103A JPH03278103A (en) | 1991-12-09 |
JP2762665B2 true JP2762665B2 (en) | 1998-06-04 |
Family
ID=13611365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2076653A Expired - Lifetime JP2762665B2 (en) | 1990-03-28 | 1990-03-28 | Blog programming device for programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2762665B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133735A (en) * | 2005-11-11 | 2007-05-31 | Mitsubishi Electric Engineering Co Ltd | Signal converter for maintenance of programmable controller |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281005A (en) * | 1986-05-30 | 1987-12-05 | Fuji Electric Co Ltd | Programming system for programmable controller |
-
1990
- 1990-03-28 JP JP2076653A patent/JP2762665B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03278103A (en) | 1991-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2762665B2 (en) | Blog programming device for programmable controller | |
JPH03223901A (en) | Semiconductor manufacturing equipment | |
JPH086865A (en) | Data processor | |
JP3635813B2 (en) | Programming method | |
JPH0528088A (en) | Method for automatically generating hardware constitution information | |
JP2731047B2 (en) | Program operand check method | |
JP3341064B2 (en) | Control program creation device | |
JPH07230307A (en) | Program developing device for sequencer | |
JP4715189B2 (en) | Disk device and firmware determination method | |
JPH0887406A (en) | Program display device | |
JP3335728B2 (en) | Programmable controller | |
JP2706558B2 (en) | Ladder program editing method | |
JP2504551B2 (en) | Error detection processing method for input data | |
JPH10124119A (en) | Sequence program editing method | |
JP3302107B2 (en) | Drawing information processing method and apparatus | |
JP3452708B2 (en) | Programmable controller | |
JP2000214921A (en) | Display device | |
JP2560545B2 (en) | Interface inspection processor | |
JPH10289011A (en) | Numerically controlled device and background processing customizing method for the device | |
JPS59142609A (en) | Controller of air conditioner with simulation function | |
JPH0268624A (en) | Program correcting circuit | |
JPS60169906A (en) | Programmable controller | |
JPH02133838A (en) | Data processor | |
JPH0727402B2 (en) | Restart control method for sequence control device | |
JPH08179991A (en) | Programmable controller |