JPH03278103A - Programming device of programmable controller - Google Patents
Programming device of programmable controllerInfo
- Publication number
- JPH03278103A JPH03278103A JP2076653A JP7665390A JPH03278103A JP H03278103 A JPH03278103 A JP H03278103A JP 2076653 A JP2076653 A JP 2076653A JP 7665390 A JP7665390 A JP 7665390A JP H03278103 A JPH03278103 A JP H03278103A
- Authority
- JP
- Japan
- Prior art keywords
- format
- programmable controller
- programming device
- sequence program
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 10
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プログラマブルコントローラの実行するシー
ケンスプログラムを作成入力するプログラマブルコント
ローラのプログラミング装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programming device for a programmable controller that creates and inputs a sequence program to be executed by a programmable controller.
[従来の技術〕
従来、プログラマブルコントローラはシーケンスプログ
ラムを実行することにより電子機器を自動制御する。プ
ログラミング装置はこのシーケンスプログラムをラダー
図と呼ばれる図形形態のプログラムで作成し、この後、
プログラム命令のフォーマットチェックを行った後、プ
ログラマブルコントローラが実行するための機械語に変
換している。[Prior Art] Conventionally, a programmable controller automatically controls electronic equipment by executing a sequence program. The programming device creates this sequence program in a graphic form called a ladder diagram, and then
After checking the format of the program instructions, they are converted into machine language for execution by the programmable controller.
しかしながら、従来のプログラマブルコントローラは機
種毎に、それぞれ異なる機能を持つものが有り、このた
め、同一シーケンスの命令でもフォーマットが異ったり
、また、ある機種でのみ使用するプログラム命令があっ
た。However, conventional programmable controllers have different functions depending on the model, and therefore, even instructions in the same sequence may have different formats, and some program instructions may be used only in a certain model.
このため、1台のプログラミング装置で複数機種の各々
のプログラムに対するフォーマットチェックを汎用的に
行うことはできず、接続機種毎に専用のプログラミング
装置をプログラマブルコントローラに接続しなければな
らないという不具合が従来のプログラミング装置にはあ
った。For this reason, it is not possible to universally perform format checks on programs for multiple models using a single programming device, and a problem with conventional methods is that a dedicated programming device must be connected to the programmable controller for each connected model. It was in the programming device.
そこで、本発明の目的は、上述の点に鑑みて、−台のプ
ログラミング装置で、複数機種用のシーケンスプログラ
ムのフォーマットチェックを行うことによりプログラミ
ング装置の汎用化に寄与することの可能なプログラマブ
ルコントローラのプログラミング装置を提供することに
ある。SUMMARY OF THE INVENTION In view of the above-mentioned points, an object of the present invention is to provide a programmable controller that can contribute to the generalization of programming devices by checking the format of sequence programs for multiple models using -1 programming devices. The purpose is to provide a programming device.
〔課題を解決するための手段]
このような目的を達成するために、本発明は、シーケン
スプログラムのフォーマットチェック用のデータを当該
シーケンスプログラムを実行するプログラマブルコント
ローラの機種毎に予め定め、記憶した記憶手段と、プロ
グラミング装置と接続のプログラマブルコントローラの
機種を指示する指示手段と、該指示手段から指示された
機種と対応のフォーマットチェック用データを用いて作
成のシーケンスプログラムのエラー検出を行うエラー検
出手段とを具えたことを特徴とする。[Means for Solving the Problems] In order to achieve such an object, the present invention provides a memory that stores data for format checking of a sequence program in advance for each model of a programmable controller that executes the sequence program. an instruction means for instructing a model of a programmable controller connected to the programming device; and an error detection means for detecting an error in a created sequence program using format check data corresponding to the model instructed by the instruction means. It is characterized by having the following.
本発明は、チエツク対象のプログラムのフォーマットが
違っていても、プログラムのフォーマットチェックは、
作成のプログラム命令が規定のフォーマットデータの示
す条件に合致するが否かの判定を行うことについて共通
な点に着目し、各機種のフォーマットデータを記憶手段
に記憶し、フォーマットデータを指示してフォーマット
チェックに使用することにより1台のプログラミング装
置での多機種のプログラムチエツクを可能とする。In the present invention, even if the format of the program to be checked is different, the format check of the program can be performed easily.
Focusing on the common point of determining whether the created program command matches the conditions indicated by the specified format data, the format data of each model is stored in the storage means, and the format data is instructed to format the data. By using it for checking, it is possible to check programs of various models with one programming device.
以下、図面を参照して本発明の実施例を詳細かつ具体的
に説明する。Hereinafter, embodiments of the present invention will be described in detail and specifically with reference to the drawings.
第1図は本発明実施例の基本構成を示す。FIG. 1 shows the basic configuration of an embodiment of the present invention.
第1図において、100はフォーマットチェック用のデ
ータを当該シーケンスプログラムを実行するプログラマ
ブルコントローラの機種毎に定め、記憶した記憶手段で
ある。In FIG. 1, reference numeral 100 denotes a storage means in which format check data is defined and stored for each model of programmable controller that executes the sequence program.
200はプログラミング装置と接続のプログラマブルコ
ントローラの機種を指示する指示手段である。Reference numeral 200 is an instruction means for indicating the model of the programmable controller connected to the programming device.
300は該指示手段から指示された機種と対応のフォー
マットチェック用データを用いて作成のシーケンスプロ
グラムのエラー検出を行うエラー検出手段である。Reference numeral 300 denotes an error detection means for detecting errors in the created sequence program using format check data corresponding to the model specified by the instruction means.
第2図は本発明実施例の具体的な回路構成を示す。FIG. 2 shows a specific circuit configuration of an embodiment of the present invention.
第2図において、中央演算処理装置(CPU) 1リー
ドオンリメモリ(ROM) 、システム用ランダムアク
セスメモリ(RAM) 3.ユーザRAM4.キーボー
ド入力装置59表示装置6.入出力インタフェース(I
lo) 7がバスに共通接続されている。In FIG. 2, a central processing unit (CPU), 1 read-only memory (ROM), and a system random access memory (RAM) 3. User RAM4. Keyboard input device 59 Display device 6. Input/output interface (I
lo) 7 are commonly connected to the bus.
CPUIは装置全体の動作制御を司どる他、次の処理を
行う。The CPUI controls the operation of the entire device and also performs the following processing.
1)ROM2に格納されたシステムプログラムに基き、
キーボード入力装置5から入力されたシーケンスプログ
ラム情報をユーザRAM4上に作成記憶する。また、作
成のシーケンスプログラムを表示装置6に表示させる。1) Based on the system program stored in ROM2,
Sequence program information input from the keyboard input device 5 is created and stored on the user RAM 4. Further, the created sequence program is displayed on the display device 6.
2)ユーザRAMA上のシーケンスプログラムをプログ
ラム命令単位で読出し、フォーマットデータテーブル2
−1のフォーマットデータを用いてフォーマットのチエ
ツクを行う。2) Read the sequence program on the user RAMA in program command units and format data table 2.
-1 format data is used to check the format.
したがって、ROM2が記憶手段、CPUIがエラー検
出手段として動作する。Therefore, the ROM 2 operates as a storage means and the CPUI operates as an error detection means.
3)上述の処理の他、プログラマブルコントローラに対
して作成のプログラムを転送する処理等周知の処理を実
行する。3) In addition to the above-mentioned processing, well-known processing such as processing to transfer the created program to the programmable controller is executed.
ROM2にはCPUIの実行する制御手順の他フォーマ
ットチェックに用いるフォーマットデータな記載したテ
ーブル2−1を記憶している。フォーマットデータテー
ブル2−1は第3図に示すように、プログラマブルコン
トローラの機種コード別にフォーマットデータが格納さ
れている。The ROM 2 stores a table 2-1 that describes control procedures executed by the CPUI and format data used for format checking. As shown in FIG. 3, the format data table 2-1 stores format data for each model code of the programmable controller.
割子の正しい記憶位置、識別子で定義される情報(たと
えば出力命令により、指示される情報)の格納先のアド
レス設定範囲、プログラム命令に含まれる各種パラメー
タの個数や数値の範囲等の各種条件が用意されている。Various conditions such as the correct storage location of the warp, the address setting range of the storage destination for information defined by an identifier (for example, information specified by an output command), the number of various parameters included in the program command, and the range of numerical values are confirmed. Provided.
第2図に戻り、システムRAM3はCPUIの演算に用
いる各種情報を一時記憶する。Returning to FIG. 2, the system RAM 3 temporarily stores various information used in CPU calculations.
ユーザRAM4は作成のシーケンスプログラム又はプロ
グラマブルコントローラから転送された、現在、実行中
のシーケンスプログラムを一時記憶する。The user RAM 4 temporarily stores a created sequence program or a currently executed sequence program transferred from the programmable controller.
キーボード入力装置5は作成対象のプログラム情報の他
、CPUIに対する動作指示を入力する。本発明に関わ
る機種情報もキーボード入力装置から人力される。この
ため、キーボード入力装置5が指示手段として動作する
。The keyboard input device 5 inputs operation instructions for the CPUI in addition to program information to be created. Model information related to the present invention is also entered manually from the keyboard input device. Therefore, the keyboard input device 5 operates as an instruction means.
表示装置6は作成または実行中のシーケンスプログラム
の表示に用いられる。l107はCPUIとプログラマ
ブルコントローラとの間にあって情報の転送処理を行う
。The display device 6 is used to display a sequence program that is being created or executed. 1107 is located between the CPUI and the programmable controller and performs information transfer processing.
このような回路構成におけるシーケンスプログラムのフ
ォーマットチェック処理を第4図のフローチャートを参
照して説明する。The sequence program format check process in such a circuit configuration will be explained with reference to the flowchart of FIG.
なお、シーケンスプログラムは予め作成され、ユーザR
AM4に格納されているものとする。Note that the sequence program is created in advance and is
Assume that it is stored in AM4.
キーボード入力装置5からフォーマットチェックを行う
旨の動作指令が入力されると、CPUIは第4図の制御
手順をROM2から読出し実行を開始する。この制御手
順により、CPUIはまず、プログラマブルコントロー
ラの機種を指定する機種コードをキーボード入力装置5
から、受は取る(第4図のステップSO)。When an operation command to perform a format check is input from the keyboard input device 5, the CPU reads out the control procedure shown in FIG. 4 from the ROM 2 and starts executing it. According to this control procedure, the CPU first inputs a model code that specifies the model of the programmable controller to the keyboard input device 5.
From there, Uke takes (Step SO in Figure 4).
この機種コードに対応させてフォーマットデータテーブ
ルの読出しアドレス範囲が設定される。The read address range of the format data table is set in correspondence with this model code.
次にCP旧はユーザRAM4のシーケンスプログラムの
先頭命令を読出すと、このプログラム命令をフォーマッ
トチェック別の要素、すなわち、命令(識別子)、パラ
メータおよび記載位置情報等に従来手法により要素分解
する(第4図のステップSL)。Next, when the old CP reads the first instruction of the sequence program in the user RAM 4, it decomposes this program instruction into elements according to the format check, that is, instructions (identifiers), parameters, written position information, etc. using the conventional method. Step SL in Figure 4).
次に、フォーマットデータテーブル2−1の指定の機種
コード(第3図の例で、たとえば、F2O)の項目から
作成プログラム命令の要素に対する該当のフォーマット
データを読出し、フォーマットデータの示す条件に合致
しているか否かのフォーマットエラー判定を行う(第4
図のステップS2→S3)。Next, the corresponding format data for the element of the creation program instruction is read from the specified model code (for example, F2O in the example in Figure 3) in the format data table 2-1, and if the conditions indicated by the format data are met. Format error judgment is performed to determine whether or not the
Steps S2→S3 in the figure).
このときのCPUIがエラー検出手段として動作する。The CPU at this time operates as an error detection means.
以下、他の要素についてのフォーマットデータとの照合
処理を終了すると、次アドレスのプログラム命令を読出
し、同様のエラー検出処理を行う(第4図のステップS
3→S6→Sl)。After completing the comparison process with the format data for other elements, the program instruction at the next address is read and the same error detection process is performed (step S in Figure 4).
3→S6→Sl).
このエラー検出処理によりフォーマットエラーを検出す
ると、そのエラー内容を示すメツセージを表示装置6に
表示する(第4図のステップS3→S4→S5)。When a format error is detected by this error detection process, a message indicating the content of the error is displayed on the display device 6 (steps S3→S4→S5 in FIG. 4).
このような処理を順次繰り返すことにより1プログラム
のフォーマットエラー処理を実行し、本制御手順を終了
する。By sequentially repeating such processing, format error processing for one program is executed, and this control procedure is ended.
以上、説明したように、本実施例ではフォーマットエラ
ーの検出に用いるフォーマットデータを各機種毎のフォ
ーマットデータの中から選択し、設定するようにしたの
で、−台のプログラミング装置で多機種のプログラマブ
ルコントローラのシーケンスプログラムを作成でき、多
機種のプログラマブルコントローラに1台のプログラミ
ング装置を接続して使用することが可能となる。As explained above, in this embodiment, the format data used for format error detection is selected from among the format data for each model, and is set. sequence programs can be created, and one programming device can be connected to and used with multiple types of programmable controllers.
また、機種の異なるプログラマブルコントローラ用のシ
ーケンスプログラムをコピー(複写)して所望の機種用
のシーケンスプログラムに修正する場合でも、このフォ
ーマットエラー検出手順を用いることにより修正箇所を
容易に検出することが可能となる。In addition, even when copying a sequence program for a programmable controller of a different model and modifying it to a sequence program for the desired model, using this format error detection procedure makes it possible to easily detect the modified part. becomes.
なお、本実施例の他、次の例が挙げられる。In addition to this example, the following examples may be mentioned.
1)本実施例はフォーマットテーブルを不揮発性のRO
Mに格納するようにしているが、不揮発性の書き換え可
能な記憶媒体(フロッピーディスク、 EEPROM)
等をデータ格納用として用いるとよい。この場合、新機
種が販売されたときに、そのフォーマットデータを拡張
記憶することが可能であり、また、機種のバージョンア
ップ(仕様変更)についても対応してフォーマットデー
タを修正することも可能となる。1) In this embodiment, the format table is a non-volatile RO
I am trying to store it in M, but it is a non-volatile rewritable storage medium (floppy disk, EEPROM)
etc. may be used for data storage. In this case, when a new model is sold, the format data can be expanded and stored, and the format data can also be modified in response to model upgrades (specification changes). .
以上、説明したように、本発明によれば、1台のプログ
ラミング装置で多機種のプログラマブルコントローラ用
のシーケンスプログラムを作成することができるので、
プログラミング装置の設置台数を必要最小限に抑えるこ
とが可能となる。また、他機種のシーケンスプログラム
を容易に修正することも可能となるので、ユーザのプロ
グラム作成労力が軽減するという新たな効果が得られ1As explained above, according to the present invention, sequence programs for multiple types of programmable controllers can be created with one programming device.
It becomes possible to suppress the number of installed programming devices to the necessary minimum. In addition, it becomes possible to easily modify sequence programs for other models, which brings about the new effect of reducing the user's effort in creating programs.
第1図は本発明実施例の基本構成を示すブロック図、
第2図は本発明実施例の回路構成を示すブロック図、
第3図は本発明実施例のフォーマットデータテーブルの
一例を示す説明図、
第4図は本発明実施例のcpuが実行する制御手順を示
すフローチャートである。
1 ・・・cpu 。
2・・・ROM 、
2−1・・・フォーマットデータテーブル、5・・・キ
ーボード入力装置。FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention, FIG. 2 is a block diagram showing a circuit configuration of an embodiment of the present invention, and FIG. 3 is an explanatory diagram showing an example of a format data table of an embodiment of the present invention. , FIG. 4 is a flowchart showing the control procedure executed by the CPU according to the embodiment of the present invention. 1...cpu. 2... ROM, 2-1... Format data table, 5... Keyboard input device.
Claims (1)
データを当該シーケンスプログラムを実行するプログラ
マブルコントローラの機種毎に予め定め、記憶した記憶
手段と、 プログラミング装置と接続のプログラマブルコントロー
ラの機種を指示する指示手段と、 該指示手段から指示された機種と対応のフォーマットチ
ェック用データを用いて作成のシーケンスプログラムの
エラー検出を行うエラー検出手段と を具えたことを特徴とするプログラマブルコントローラ
のプログラミング装置。[Claims] 1) Data for checking the format of a sequence program is predetermined for each model of a programmable controller that executes the sequence program, and a storage means in which the data is stored and the model of the programmable controller connected to the programming device is specified. A programming device for a programmable controller, comprising: an instruction means; and an error detection means for detecting errors in a created sequence program using format check data corresponding to a model instructed by the instruction means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2076653A JP2762665B2 (en) | 1990-03-28 | 1990-03-28 | Blog programming device for programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2076653A JP2762665B2 (en) | 1990-03-28 | 1990-03-28 | Blog programming device for programmable controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03278103A true JPH03278103A (en) | 1991-12-09 |
JP2762665B2 JP2762665B2 (en) | 1998-06-04 |
Family
ID=13611365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2076653A Expired - Lifetime JP2762665B2 (en) | 1990-03-28 | 1990-03-28 | Blog programming device for programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2762665B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133735A (en) * | 2005-11-11 | 2007-05-31 | Mitsubishi Electric Engineering Co Ltd | Signal converter for maintenance of programmable controller |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281005A (en) * | 1986-05-30 | 1987-12-05 | Fuji Electric Co Ltd | Programming system for programmable controller |
-
1990
- 1990-03-28 JP JP2076653A patent/JP2762665B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281005A (en) * | 1986-05-30 | 1987-12-05 | Fuji Electric Co Ltd | Programming system for programmable controller |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133735A (en) * | 2005-11-11 | 2007-05-31 | Mitsubishi Electric Engineering Co Ltd | Signal converter for maintenance of programmable controller |
Also Published As
Publication number | Publication date |
---|---|
JP2762665B2 (en) | 1998-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09128255A (en) | Programable logic controller | |
JP2010102454A (en) | Information processing apparatus and information processing program | |
JPH03278103A (en) | Programming device of programmable controller | |
US4907190A (en) | Computer control system and method for effecting sequence controls and servo-controls | |
JPS59114602A (en) | Programmable controller | |
JP2000163109A (en) | Ladder programming device and its method | |
JPH10124119A (en) | Sequence program editing method | |
JPH10247142A (en) | System and method for programming process control program | |
WO1991000557A1 (en) | Nc data execution method | |
JP3341064B2 (en) | Control program creation device | |
JPS62168229A (en) | Automatic recognizing system for system constitution | |
JP2504551B2 (en) | Error detection processing method for input data | |
JPH0887406A (en) | Program display device | |
JPH09160611A (en) | Programmable controller | |
JP3548782B2 (en) | Control device and method | |
JP3018732B2 (en) | Programmable controller | |
JPS6180426A (en) | System editing processing system | |
JPH11202913A (en) | Controller for pmc | |
JP2560545B2 (en) | Interface inspection processor | |
JPH0628015A (en) | Programmable controller | |
JPH06214797A (en) | Data processor | |
JPH04148305A (en) | Edited part confirming system | |
JPH0727402B2 (en) | Restart control method for sequence control device | |
JPH08161012A (en) | Automatic generating method for sensor simulator | |
JPS63257002A (en) | Control circuit device |