JPH06152380A - 半導体集積回路の出力バッファ回路 - Google Patents
半導体集積回路の出力バッファ回路Info
- Publication number
- JPH06152380A JPH06152380A JP4295297A JP29529792A JPH06152380A JP H06152380 A JPH06152380 A JP H06152380A JP 4295297 A JP4295297 A JP 4295297A JP 29529792 A JP29529792 A JP 29529792A JP H06152380 A JPH06152380 A JP H06152380A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- output buffer
- buffer circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 異なる電源電圧の集積回路間の信号のインタ
フェースができるようにする。 【構成】 半導体集積回路の出力バッファ回路は、半導
体集積回路の内部回路からの入力信号にしたがって出力
端子32へＨレベルまたはＬレベルの信号を出力するもの
であり、内部回路と独立した電源配線路29および接地配
線路30、ならびに論理閾値変換回路22を備え、入力信号
の振幅および論理閾値に対応して電源電圧および論理閾
値を変更する。
フェースができるようにする。 【構成】 半導体集積回路の出力バッファ回路は、半導
体集積回路の内部回路からの入力信号にしたがって出力
端子32へＨレベルまたはＬレベルの信号を出力するもの
であり、内部回路と独立した電源配線路29および接地配
線路30、ならびに論理閾値変換回路22を備え、入力信号
の振幅および論理閾値に対応して電源電圧および論理閾
値を変更する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の出
力バッファ回路に関する。
力バッファ回路に関する。
【０００２】
【従来の技術】図２に、ＣＭＯＳ構成による従来の出力
バッファ回路の１例が示されている。
バッファ回路の１例が示されている。
【０００３】このバッファ回路は前後２段のインバータ
(1)(2)により構成され、各インバータ(1)(2)はそれぞれ
プルアップ用ＰｃｈＦＥＴ(3)(4)とプルダウン用Ｎｃｈ
ＦＥＴ(5)(6)により構成されている。(7) は図示しない
内部回路からの入力端子、(8) は図示しない外部回路に
接続される出力端子である。また、この出力バッファ回
路の電源配線路(9) および接地配線路(10)は、内部回路
のものと同一である。従来、前段のインバータ(1) の論
理閾値レベルは入力端子(7) からの入力信号の論理閾値
レベルに設定され、後段のインバータ(2) はこれによっ
て駆動される外部回路の論理閾値レベルに設定されてい
る。これにより、バッファ回路は、入力端子(7) より入
力された入力信号の論理閾値レベルを外部回路の論理閾
値レベルへ変換し、出力端子(8) に接続された外部回路
を駆動する。
(1)(2)により構成され、各インバータ(1)(2)はそれぞれ
プルアップ用ＰｃｈＦＥＴ(3)(4)とプルダウン用Ｎｃｈ
ＦＥＴ(5)(6)により構成されている。(7) は図示しない
内部回路からの入力端子、(8) は図示しない外部回路に
接続される出力端子である。また、この出力バッファ回
路の電源配線路(9) および接地配線路(10)は、内部回路
のものと同一である。従来、前段のインバータ(1) の論
理閾値レベルは入力端子(7) からの入力信号の論理閾値
レベルに設定され、後段のインバータ(2) はこれによっ
て駆動される外部回路の論理閾値レベルに設定されてい
る。これにより、バッファ回路は、入力端子(7) より入
力された入力信号の論理閾値レベルを外部回路の論理閾
値レベルへ変換し、出力端子(8) に接続された外部回路
を駆動する。
【０００４】
【発明が解決しようとする課題】近年、システムの高集
積化、低消費電力化、デバイス加工技術の微細化によっ
て半導体集積回路の電源電圧は低下する傾向にあり、一
部の集積回路は低電圧（たとえば３Ｖ）で動作し、他の
集積回路は従来の電源電圧（５Ｖ）で動作しているよう
な状況にある。このような場合、異なる電源電圧により
動作する集積回路間での信号のインタフェースが問題と
なるが、従来の出力バッファ回路においては、前記のよ
うに内部回路と出力バッファ回路の電源電圧が同一であ
るから、同じ電源電圧の集積回路間での信号の伝達しか
考えられず、異なる電源電圧の集積回路間の信号のイン
タフェースはできない。
積化、低消費電力化、デバイス加工技術の微細化によっ
て半導体集積回路の電源電圧は低下する傾向にあり、一
部の集積回路は低電圧（たとえば３Ｖ）で動作し、他の
集積回路は従来の電源電圧（５Ｖ）で動作しているよう
な状況にある。このような場合、異なる電源電圧により
動作する集積回路間での信号のインタフェースが問題と
なるが、従来の出力バッファ回路においては、前記のよ
うに内部回路と出力バッファ回路の電源電圧が同一であ
るから、同じ電源電圧の集積回路間での信号の伝達しか
考えられず、異なる電源電圧の集積回路間の信号のイン
タフェースはできない。
【０００５】この発明の目的は、上記の問題を解決し、
異なる電源電圧の集積回路間の信号のインタフェースが
できる半導体集積回路の出力バッファ回路を提供するこ
とにある。
異なる電源電圧の集積回路間の信号のインタフェースが
できる半導体集積回路の出力バッファ回路を提供するこ
とにある。
【０００６】
【課題を解決するための手段】この発明による半導体集
積回路の出力バッファ回路は、半導体集積回路の内部回
路からの入力信号にしたがって出力端子へＨレベルまた
はＬレベルの信号を出力する出力バッファ回路におい
て、上記内部回路と独立した電源配線路および接地配線
路、ならびに論理閾値変換回路を備え、上記入力信号の
振幅および論理閾値に対応して電源電圧および論理閾値
を変更する機能を有することを特徴とするものである。
積回路の出力バッファ回路は、半導体集積回路の内部回
路からの入力信号にしたがって出力端子へＨレベルまた
はＬレベルの信号を出力する出力バッファ回路におい
て、上記内部回路と独立した電源配線路および接地配線
路、ならびに論理閾値変換回路を備え、上記入力信号の
振幅および論理閾値に対応して電源電圧および論理閾値
を変更する機能を有することを特徴とするものである。
【０００７】
【作用】内部回路と出力バッファ回路の電源の電源配線
路が独立しているので、この内部回路から信号を送る他
の集積回路の電源電圧が異なる場合、出力バッファ回路
の電源電圧を上記他の集積回路の電源電圧に合わせ、ま
た、論理閾値変換回路によって内部回路と出力信号との
論理閾値を変換し、出力バッファ回路より上記他の集積
回路と相関をとることにより、異なる電源電圧の集積回
路間で信号のインタフェースが行えるようになる。さら
に、将来、このバッファ回路を含む集積回路とこれに接
続されている他の集積回路が同じ電源電圧になっても、
出力バッファ回路の電源配線路に供給する電源電圧と論
理閾値を変更することにより、そのまま使用することが
できる。
路が独立しているので、この内部回路から信号を送る他
の集積回路の電源電圧が異なる場合、出力バッファ回路
の電源電圧を上記他の集積回路の電源電圧に合わせ、ま
た、論理閾値変換回路によって内部回路と出力信号との
論理閾値を変換し、出力バッファ回路より上記他の集積
回路と相関をとることにより、異なる電源電圧の集積回
路間で信号のインタフェースが行えるようになる。さら
に、将来、このバッファ回路を含む集積回路とこれに接
続されている他の集積回路が同じ電源電圧になっても、
出力バッファ回路の電源配線路に供給する電源電圧と論
理閾値を変更することにより、そのまま使用することが
できる。
【０００８】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【０００９】図１は、半導体集積回路の出力バッファ回
路の部分を示している。
路の部分を示している。
【００１０】この出力バッファ回路は前後２段のインバ
ータ(20)(21)と論理閾値変換回路(22)により構成されて
いる。各インバータ(20)(21)は、それぞれプルアップ用
ＰｃｈＦＥＴ(23)(24)とプルダウン用ＮｃｈＦＥＴ(25)
(26)により構成されている。変換回路(22)は、２つのプ
ルダウン用ＮｃｈＦＥＴ(27)(28)により構成されてい
る。この出力バッファ回路の電源配線路(29)および接地
配線路(30)は、内部回路のものから独立している。(31)
は図示しない内部回路からの入力端子、(32)は図示しな
い外部回路に接続される出力端子である。(33)は論理閾
値を変更するための論理閾値制御端子である。
ータ(20)(21)と論理閾値変換回路(22)により構成されて
いる。各インバータ(20)(21)は、それぞれプルアップ用
ＰｃｈＦＥＴ(23)(24)とプルダウン用ＮｃｈＦＥＴ(25)
(26)により構成されている。変換回路(22)は、２つのプ
ルダウン用ＮｃｈＦＥＴ(27)(28)により構成されてい
る。この出力バッファ回路の電源配線路(29)および接地
配線路(30)は、内部回路のものから独立している。(31)
は図示しない内部回路からの入力端子、(32)は図示しな
い外部回路に接続される出力端子である。(33)は論理閾
値を変更するための論理閾値制御端子である。
【００１１】前段のインバータ(20)と変換回路(22)は、
内部信号の論理閾値レベルを制御端子(33)に与える信号
レベルと電源配線路(29)に供給する電源電圧により変換
し、後段のインバータ(21)により出力信号の論理閾値レ
ベルが出力端子(32)に接続される他の集積回路の論理閾
値レベルに設定される。そして、この出力バッファ回路
は、入力端子(31)より入力された入力信号の論理閾値レ
ベルを出力端子(32)に接続された他の集積回路の論理閾
値レベルへ変換し、この他の集積回路を駆動する。
内部信号の論理閾値レベルを制御端子(33)に与える信号
レベルと電源配線路(29)に供給する電源電圧により変換
し、後段のインバータ(21)により出力信号の論理閾値レ
ベルが出力端子(32)に接続される他の集積回路の論理閾
値レベルに設定される。そして、この出力バッファ回路
は、入力端子(31)より入力された入力信号の論理閾値レ
ベルを出力端子(32)に接続された他の集積回路の論理閾
値レベルへ変換し、この他の集積回路を駆動する。
【００１２】次に、上記の出力バッファ回路の動作を詳
細に説明する。
細に説明する。
【００１３】まず、この出力バッファ回路を含む集積回
路の内部回路の電源電圧を３Ｖとし、出力端子(32)に接
続される他の集積回路の電源電圧を５Ｖとする。このと
き、出力バッファ回路から出力される信号の振幅は５Ｖ
である。この場合、出力バッファ回路の電源配線路(29)
に５Ｖの電源電圧を供給し、制御端子(33)にＨレベルの
信号を与える。制御端子(33)にＨレベルの信号を与える
ことにより、ＦＥＴ(27)がオンとなり、このことと電源
電圧が５Ｖになることとにより、論理閾値が変わる。そ
して、前段のインバータ(20)で内部回路の論理閾値レベ
ルを受け、後段のインバータ(21)に入力される際に内部
回路の３Ｖの論理閾値レベルから電源電圧５Ｖの論理閾
値レベルになり、インバータ(21)により他の集積回路の
論理閾値レベルへ変換し、出力端子(32)から信号を出力
し、他の集積回路を駆動する。仮に出力バッファ回路の
電源電圧が３Ｖのままであるとすると、出力端子(32)の
Ｈレベルは３Ｖしか出力できない。ところで、ＣＭＯＳ
系のＨレベルの規定は３．５Ｖ以上であるので、３Ｖで
はこれを満足することができない。上記のように出力バ
ッファ回路の電源電圧を５Ｖにすることにより、Ｈレベ
ルは５Ｖまで出力することができ、５ＶＣＭＯＳ系とイ
ンタフェースが可能となる。
路の内部回路の電源電圧を３Ｖとし、出力端子(32)に接
続される他の集積回路の電源電圧を５Ｖとする。このと
き、出力バッファ回路から出力される信号の振幅は５Ｖ
である。この場合、出力バッファ回路の電源配線路(29)
に５Ｖの電源電圧を供給し、制御端子(33)にＨレベルの
信号を与える。制御端子(33)にＨレベルの信号を与える
ことにより、ＦＥＴ(27)がオンとなり、このことと電源
電圧が５Ｖになることとにより、論理閾値が変わる。そ
して、前段のインバータ(20)で内部回路の論理閾値レベ
ルを受け、後段のインバータ(21)に入力される際に内部
回路の３Ｖの論理閾値レベルから電源電圧５Ｖの論理閾
値レベルになり、インバータ(21)により他の集積回路の
論理閾値レベルへ変換し、出力端子(32)から信号を出力
し、他の集積回路を駆動する。仮に出力バッファ回路の
電源電圧が３Ｖのままであるとすると、出力端子(32)の
Ｈレベルは３Ｖしか出力できない。ところで、ＣＭＯＳ
系のＨレベルの規定は３．５Ｖ以上であるので、３Ｖで
はこれを満足することができない。上記のように出力バ
ッファ回路の電源電圧を５Ｖにすることにより、Ｈレベ
ルは５Ｖまで出力することができ、５ＶＣＭＯＳ系とイ
ンタフェースが可能となる。
【００１４】将来、このバッファ回路で駆動する集積回
路が低電圧化されて、その電源電圧が３Ｖとなった場
合、電源配線路(29)に３Ｖを供給し、さらに、制御端子
(33)にＬレベルの信号を与える。制御端子(33)にＬレベ
ルの信号を与えることにより、ＦＥＴ(27)がオフとな
り、このことと電源電圧が３Ｖになることとにより、論
理閾値が変わる。そして、前段のインバータ(20)で３Ｖ
の信号を受け、後段のインバータ(21)を駆動する。この
ように、出力端子(32)に接続された他の集積回路の電源
電圧が将来において３Ｖになっても、上記のように電源
配線路(29)に供給する電源電圧を５Ｖから３Ｖに変える
とともに制御端子(33)に与える信号をＨレベルからＬレ
ベルに変えることにより、集積回路を変更することな
く、そのまま使用することができる。
路が低電圧化されて、その電源電圧が３Ｖとなった場
合、電源配線路(29)に３Ｖを供給し、さらに、制御端子
(33)にＬレベルの信号を与える。制御端子(33)にＬレベ
ルの信号を与えることにより、ＦＥＴ(27)がオフとな
り、このことと電源電圧が３Ｖになることとにより、論
理閾値が変わる。そして、前段のインバータ(20)で３Ｖ
の信号を受け、後段のインバータ(21)を駆動する。この
ように、出力端子(32)に接続された他の集積回路の電源
電圧が将来において３Ｖになっても、上記のように電源
配線路(29)に供給する電源電圧を５Ｖから３Ｖに変える
とともに制御端子(33)に与える信号をＨレベルからＬレ
ベルに変えることにより、集積回路を変更することな
く、そのまま使用することができる。
【００１５】
【発明の効果】この発明の出力バッファ回路によれば、
上述のように、電源配線路が内部回路から独立し、論理
閾値変換回路が設けられているので、出力バッファ回路
を含む集積回路の内部回路とバッファ回路で駆動される
他の集積回路の電源電圧が異なる場合でも、出力バッフ
ァ回路の電源電圧を他の集積回路の電源電圧に合わせ、
論理閾値変換回路によって内部回路と他の集積回路との
論理閾値レベルを変換することにより、信号のインタフ
ェースが行えるようになる。また、将来、バッファ回路
を含む集積回路の内部回路とバッファ回路で駆動される
集積回路が同じ電源電圧になっても、出力バッファ回路
の電源配線路に供給する電源電圧と論理閾値を変更する
ことにより、そのまま使用することができる。
上述のように、電源配線路が内部回路から独立し、論理
閾値変換回路が設けられているので、出力バッファ回路
を含む集積回路の内部回路とバッファ回路で駆動される
他の集積回路の電源電圧が異なる場合でも、出力バッフ
ァ回路の電源電圧を他の集積回路の電源電圧に合わせ、
論理閾値変換回路によって内部回路と他の集積回路との
論理閾値レベルを変換することにより、信号のインタフ
ェースが行えるようになる。また、将来、バッファ回路
を含む集積回路の内部回路とバッファ回路で駆動される
集積回路が同じ電源電圧になっても、出力バッファ回路
の電源配線路に供給する電源電圧と論理閾値を変更する
ことにより、そのまま使用することができる。
【図１】この発明の実施例を示す出力バッファ回路の電
気回路図である。
気回路図である。
【図２】従来例を示す出力バッファ回路の電気回路図で
ある。
ある。
(20)(21) インバータ (22) 論理閾値変換回路 (23)(24) プルアップ用ＰｃｈＦＥＴ (25)(26) プルダウン用ＮｃｈＦＥＴ (27)(28) プルダウン用ＮｃｈＦＥＴ (29) 電源配線路 (30) 接地配線路 (31) 入力端子 (32) 出力端子 (33) 論理閾値制御端子
Claims (1)
- 【請求項１】半導体集積回路の内部回路からの入力信号
にしたがって出力端子へＨレベルまたはＬレベルの信号
を出力する出力バッファ回路において、上記内部回路と
独立した電源配線路および接地配線路、ならびに論理閾
値変換回路を備え、上記入力信号の振幅および論理閾値
に対応して電源電圧および論理閾値を変更する機能を有
することを特徴とする出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295297A JPH06152380A (ja) | 1992-11-04 | 1992-11-04 | 半導体集積回路の出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295297A JPH06152380A (ja) | 1992-11-04 | 1992-11-04 | 半導体集積回路の出力バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152380A true JPH06152380A (ja) | 1994-05-31 |
Family
ID=17818785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295297A Pending JPH06152380A (ja) | 1992-11-04 | 1992-11-04 | 半導体集積回路の出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152380A (ja) |
-
1992
- 1992-11-04 JP JP4295297A patent/JPH06152380A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928023A (en) | Improved output buffer having reduced noise characteristics | |
| US5039874A (en) | Method and apparatus for driving an integrated-circuit output pad | |
| US4761567A (en) | Clock scheme for VLSI systems | |
| US5214330A (en) | Bi-directional signal buffering circuit | |
| US6181179B1 (en) | Scan flip-flop circuit | |
| EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
| EP0456354A2 (en) | Integrated circuit buffer with improved drive capability | |
| US5075581A (en) | Ecl to ttl voltage level converter using cmos and bicmos circuitry | |
| US6819159B1 (en) | Level shifter circuit | |
| JPS6250916A (ja) | 最小遅延高速バスドライバ | |
| WO1999034511A1 (en) | Differential, mixed swing, tristate driver circuit for high performance and low power on-chip interconnects | |
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| US6741106B2 (en) | Programmable driver method and apparatus for high and low voltage operation | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| US6181182B1 (en) | Circuit and method for a high gain, low input capacitance clock buffer | |
| JPH06152380A (ja) | 半導体集積回路の出力バッファ回路 | |
| JP3307963B2 (ja) | スキュークランプ | |
| US5818262A (en) | High speed CMOS output buffer using 3 volt or lower supply voltage supplied on a plurality of bond pads | |
| WO1997009811A1 (en) | Low jitter low power single ended driver | |
| US6483348B1 (en) | Reducing power consumption variability of static busses | |
| JPH0621800A (ja) | 信号レベル変換回路 | |
| JPH07142968A (ja) | 半導体集積回路 | |
| JPS61288517A (ja) | 半導体集積回路装置 | |
| US7002392B2 (en) | Converting signals from a low voltage domain to a high voltage domain | |
| US5905394A (en) | Latch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |