JPH06148691A - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH06148691A JPH06148691A JP31422192A JP31422192A JPH06148691A JP H06148691 A JPH06148691 A JP H06148691A JP 31422192 A JP31422192 A JP 31422192A JP 31422192 A JP31422192 A JP 31422192A JP H06148691 A JPH06148691 A JP H06148691A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- display device
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 51
- 239000011521 glass Substances 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 15
- 239000010409 thin film Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ガラス基板の使用が可能で且つ液晶素子に接
続されるスイッチング素子の漏れ電流が少ない液晶ディ
イスプレイ装置を提供する。 【構成】 第１の基板１には液晶素子に直列接続される
スッチング素子としてのMetal-Insulataor-Metalダイオ
−ド４が設けられると共に、多結晶シリコンを用いてな
るデ−タバスライン駆動回路５及びスキャンバスライン
駆動回路６が設けられている。一方、第２の基板２は液
晶素子を構成する個別電極３に対向するようにストライ
ブ電極９が複数設けられている。
続されるスイッチング素子の漏れ電流が少ない液晶ディ
イスプレイ装置を提供する。 【構成】 第１の基板１には液晶素子に直列接続される
スッチング素子としてのMetal-Insulataor-Metalダイオ
−ド４が設けられると共に、多結晶シリコンを用いてな
るデ−タバスライン駆動回路５及びスキャンバスライン
駆動回路６が設けられている。一方、第２の基板２は液
晶素子を構成する個別電極３に対向するようにストライ
ブ電極９が複数設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン装置やコ
ンピュ−タ−装置等に用いられる表示装置に係り、特
に、液晶を用いてなる液晶ディスプレイ装置の改良に関
する。
ンピュ−タ−装置等に用いられる表示装置に係り、特
に、液晶を用いてなる液晶ディスプレイ装置の改良に関
する。
【０００２】
【従来の技術】液晶ディスプレイ装置は、概略的にはア
レイ状に配された複数の液晶素子と、この複数の液晶素
子に接続される複数のスイッチング素子と、液晶素子及
びスイッチング素子を駆動する駆動回路とを具備してな
るものである。かかる液晶ディスプレイ装置において、
スイッチング素子としては、近年、薄膜トランジスタが
多く用いられており、この薄膜トランジスタを構成する
部材としては、アモルファスシリコン（ａ−Ｓｉ）やポ
リシリコン（ｐｏｌｙ−Ｓｉ）が一般的である。
レイ状に配された複数の液晶素子と、この複数の液晶素
子に接続される複数のスイッチング素子と、液晶素子及
びスイッチング素子を駆動する駆動回路とを具備してな
るものである。かかる液晶ディスプレイ装置において、
スイッチング素子としては、近年、薄膜トランジスタが
多く用いられており、この薄膜トランジスタを構成する
部材としては、アモルファスシリコン（ａ−Ｓｉ）やポ
リシリコン（ｐｏｌｙ−Ｓｉ）が一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら、例え
ば、ａ−Ｓｉを用いるとすると、ａ−Ｓｉはｐｏｌｙ−
Ｓｉに比して電子及び正孔の移動度が小さいために、せ
いぜい液晶素子に直列接続される薄膜トランジスタに用
いられる程度であり、通常、駆動回路を構成するには適
さない。このため、液晶素子及びａ−Ｓｉを用いた薄膜
トランジスタを駆動する回路を同じくａ−Ｓｉで形成す
ることはできず、液晶素子及び薄膜トランジスタの周辺
又は別基板に駆動用ＩＣを配置する構造となる。このた
め、かかる構造においては、液晶素子と薄膜トランジス
タと駆動用ＩＣとを接続する接続部分の配線構造が必要
となるために、その接続部分における製造工程が多くな
り製造コストの上昇を招くだけでなく、製品の信頼性低
下を招くという欠点がある。
ば、ａ−Ｓｉを用いるとすると、ａ−Ｓｉはｐｏｌｙ−
Ｓｉに比して電子及び正孔の移動度が小さいために、せ
いぜい液晶素子に直列接続される薄膜トランジスタに用
いられる程度であり、通常、駆動回路を構成するには適
さない。このため、液晶素子及びａ−Ｓｉを用いた薄膜
トランジスタを駆動する回路を同じくａ−Ｓｉで形成す
ることはできず、液晶素子及び薄膜トランジスタの周辺
又は別基板に駆動用ＩＣを配置する構造となる。このた
め、かかる構造においては、液晶素子と薄膜トランジス
タと駆動用ＩＣとを接続する接続部分の配線構造が必要
となるために、その接続部分における製造工程が多くな
り製造コストの上昇を招くだけでなく、製品の信頼性低
下を招くという欠点がある。
【０００４】一方、ｐｏｌｙ−Ｓｉを用いた場合には、
電子及び正孔の移動度がａ−Ｓｉに比して高いので、薄
膜トランジスタだけでなく、駆動回路を形成することも
できるので、同一基板に設けることも可能であり、その
ため上述したようなａ−Ｓｉを用いたような場合の接続
の問題は解決できるが、ｐｏｌｙ−Ｓｉからなる薄膜ト
ランジスタは、ａ−Ｓｉの薄膜トランジスタに比して漏
れ電流が大きく、このため、画質の低下を招くという問
題がある。このｐｏｌｙ−Ｓｉの漏れ電流を軽減する一
つの手段としては、ｐｏｌｙ−Ｓｉをいわゆる高温プロ
セス（約９００乃至１０００℃での処理）で形成する方
法がある。しかしながら、この方法では処理温度が高温
であるために基板として安価で絶縁特性の良好なガラス
基板が使用できないので、耐熱温度の高く且つ絶縁特性
の良い基板を必要とし、このような基板は、ガラス基板
に比して高価であり、結局、装置価格の上昇を招くとい
う問題がある。
電子及び正孔の移動度がａ−Ｓｉに比して高いので、薄
膜トランジスタだけでなく、駆動回路を形成することも
できるので、同一基板に設けることも可能であり、その
ため上述したようなａ−Ｓｉを用いたような場合の接続
の問題は解決できるが、ｐｏｌｙ−Ｓｉからなる薄膜ト
ランジスタは、ａ−Ｓｉの薄膜トランジスタに比して漏
れ電流が大きく、このため、画質の低下を招くという問
題がある。このｐｏｌｙ−Ｓｉの漏れ電流を軽減する一
つの手段としては、ｐｏｌｙ−Ｓｉをいわゆる高温プロ
セス（約９００乃至１０００℃での処理）で形成する方
法がある。しかしながら、この方法では処理温度が高温
であるために基板として安価で絶縁特性の良好なガラス
基板が使用できないので、耐熱温度の高く且つ絶縁特性
の良い基板を必要とし、このような基板は、ガラス基板
に比して高価であり、結局、装置価格の上昇を招くとい
う問題がある。
【０００５】本発明は、上記実情に鑑みてなされたもの
で、ガラス基板の使用を可能とし且つスッチング素子の
漏れ電流の少ない液晶ディスプレイ装置を提供するもの
である。
で、ガラス基板の使用を可能とし且つスッチング素子の
漏れ電流の少ない液晶ディスプレイ装置を提供するもの
である。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
め本発明に係る液晶ディスプレイ装置は、少なくとも、
複数の液晶素子と、前記複数の液晶素子を駆動、制御す
る駆動回路と、前記複数の液晶素子と前記駆動回路との
間に接続される複数のスイッチング素子と、を有してな
る液晶ディスプレイ装置において、前記複数のスイッチ
ング素子をMetal-Insulator-Metal ダイオ−ドとする一
方、前記駆動回路を多結晶シリコンを用いて構成してな
るものである。
め本発明に係る液晶ディスプレイ装置は、少なくとも、
複数の液晶素子と、前記複数の液晶素子を駆動、制御す
る駆動回路と、前記複数の液晶素子と前記駆動回路との
間に接続される複数のスイッチング素子と、を有してな
る液晶ディスプレイ装置において、前記複数のスイッチ
ング素子をMetal-Insulator-Metal ダイオ−ドとする一
方、前記駆動回路を多結晶シリコンを用いて構成してな
るものである。
【０００７】
【作用】スッチング素子となるMetal-Insulator-Metal
ダイオ−ドは、多結晶シリコンのように処理温度によっ
て漏れ電流が大きくなるようなことがなく、また、駆動
回路を構成する多結晶シリコンはいわゆる低温処理を用
いても電気的に支障ないので、駆動回路を構築する基板
として安価で絶縁性良好なガラス基板を用いることがで
きることとなる。
ダイオ−ドは、多結晶シリコンのように処理温度によっ
て漏れ電流が大きくなるようなことがなく、また、駆動
回路を構成する多結晶シリコンはいわゆる低温処理を用
いても電気的に支障ないので、駆動回路を構築する基板
として安価で絶縁性良好なガラス基板を用いることがで
きることとなる。
【０００８】
【実施例】以下、図１乃至図３を参照しつつ、本発明に
係る液晶ディスプレイ装置の第１の実施例について説明
する。ここで、図１は本発明に係る液晶ディスプレイ装
置の構成の一実施例を示す概略構成図、図２は図１に示
された実施例における主要部縦断面図、図３は上下基板
コンタクト部とストライブ電極との接続を説明する縦断
面図である。この液晶ディスプレイ装置は、２枚の基板
１，２を有しており、第１の基板１には、液晶素子を構
成する個別電極３が複数配されると共に、液晶素子に直
列接続されるスイッチング素子としてのＭＩＭ（Metal-
Insulator-Metal ）ダイオ−ド４、デ−タバスライン駆
動回路５、スキャンバスライン駆動回路６及び上下基板
コンタクト部７が設けられているものである。図１にお
いては、簡略化のために複数のＭＩＭダイオ−ド４が共
通接続されたデ−タライン８を一つしか示していなが、
実際にはよく知られているように図示しない複数のデ−
タラインが設けられており、それぞれデ−タバスライン
駆動回路５に接続されている。
係る液晶ディスプレイ装置の第１の実施例について説明
する。ここで、図１は本発明に係る液晶ディスプレイ装
置の構成の一実施例を示す概略構成図、図２は図１に示
された実施例における主要部縦断面図、図３は上下基板
コンタクト部とストライブ電極との接続を説明する縦断
面図である。この液晶ディスプレイ装置は、２枚の基板
１，２を有しており、第１の基板１には、液晶素子を構
成する個別電極３が複数配されると共に、液晶素子に直
列接続されるスイッチング素子としてのＭＩＭ（Metal-
Insulator-Metal ）ダイオ−ド４、デ−タバスライン駆
動回路５、スキャンバスライン駆動回路６及び上下基板
コンタクト部７が設けられているものである。図１にお
いては、簡略化のために複数のＭＩＭダイオ−ド４が共
通接続されたデ−タライン８を一つしか示していなが、
実際にはよく知られているように図示しない複数のデ−
タラインが設けられており、それぞれデ−タバスライン
駆動回路５に接続されている。
【０００９】また、ＭＩＭダイオ−ド４は、通常の２個
のダイオ−ドを逆接続したと基本的に同一の電気的特性
を有するものであり、これ自体は公知のものであるの
で、ここでの詳細な説明は省略することとする。またさ
らに、本実施例におけるデ−タバスライン駆動回路５と
スキャンバスライン駆動回路６は、共にｐｏｌｙ−Ｓｉ
からなるＴＦＴＣＭＯＳによって構成されているもので
ある。
のダイオ−ドを逆接続したと基本的に同一の電気的特性
を有するものであり、これ自体は公知のものであるの
で、ここでの詳細な説明は省略することとする。またさ
らに、本実施例におけるデ−タバスライン駆動回路５と
スキャンバスライン駆動回路６は、共にｐｏｌｙ−Ｓｉ
からなるＴＦＴＣＭＯＳによって構成されているもので
ある。
【００１０】一方、第２の基板２には、ＩＴＯからなる
短冊状のストライブ電極９が設けられている。このスト
ライブ電極９は前述した第１の基板１に設けられた複数
の個別電極３に対応した数だけ設けられており、個別電
極３と対向するようにしてある。そして、この複数のス
トライブ電極９は、ぞれぞれ第１の基板１に設けられた
上下基板コンタクト部７に後述するようにして接続され
て、第１の基板１を介して所定の電圧が印加されるよう
になっている。
短冊状のストライブ電極９が設けられている。このスト
ライブ電極９は前述した第１の基板１に設けられた複数
の個別電極３に対応した数だけ設けられており、個別電
極３と対向するようにしてある。そして、この複数のス
トライブ電極９は、ぞれぞれ第１の基板１に設けられた
上下基板コンタクト部７に後述するようにして接続され
て、第１の基板１を介して所定の電圧が印加されるよう
になっている。
【００１１】図２には図１に示された実施例における主
要部の縦断面図が示されており、以下、同図に基づいて
説明すれば、先ず、同図においてＴＦＴ１０はデ−タバ
スライン駆動回路５（又はスキャンバスライン駆動回路
６）を構成するものであり、本実施例においては、いわ
ゆるコプレ−ナ構造となっている。すなわち、絶縁部材
からなる第１の基板１の上にはｐｏｌｙ−Ｓｉ層１１及
びゲ−ト絶縁膜１２が順に積層されている。また、ｐｏ
ｌｙ−Ｓｉ層１１の両端部近傍にはイオン注入法により
ソ−ス・ドレイン領域１３ａ，１３ｂが形成されてい
る。
要部の縦断面図が示されており、以下、同図に基づいて
説明すれば、先ず、同図においてＴＦＴ１０はデ−タバ
スライン駆動回路５（又はスキャンバスライン駆動回路
６）を構成するものであり、本実施例においては、いわ
ゆるコプレ−ナ構造となっている。すなわち、絶縁部材
からなる第１の基板１の上にはｐｏｌｙ−Ｓｉ層１１及
びゲ−ト絶縁膜１２が順に積層されている。また、ｐｏ
ｌｙ−Ｓｉ層１１の両端部近傍にはイオン注入法により
ソ−ス・ドレイン領域１３ａ，１３ｂが形成されてい
る。
【００１２】さらに、ゲ−ト絶縁膜１２の上にはゲ−ト
電極１４が設けられ、このゲ−ト電極１４を覆うように
層間絶縁膜１５が設けられている。そして、この層間絶
縁膜１５の上にはアルミニウム配線１６が設けられてい
る。このアルミニウム配線１６は、層間絶縁膜１５に形
成されたコンクト孔１７を介してソ−ス・ドレイン領域
１３ａ，１３ｂに接続されている。ところで、上述のＴ
ＦＴ１０は、５００度以下のいわゆる低温プロセスを用
いて製造することができるものであり、このため第１の
基板１の部材としては、安価なガラス基板を用いること
ができる。
電極１４が設けられ、このゲ−ト電極１４を覆うように
層間絶縁膜１５が設けられている。そして、この層間絶
縁膜１５の上にはアルミニウム配線１６が設けられてい
る。このアルミニウム配線１６は、層間絶縁膜１５に形
成されたコンクト孔１７を介してソ−ス・ドレイン領域
１３ａ，１３ｂに接続されている。ところで、上述のＴ
ＦＴ１０は、５００度以下のいわゆる低温プロセスを用
いて製造することができるものであり、このため第１の
基板１の部材としては、安価なガラス基板を用いること
ができる。
【００１３】一方、画素部１８は液晶素子（図示せず）
と共にＭＩＭダイオ−ドとが形成される部分であり、図
２にはＭＩＭダイオ−ドの構造が示されている。すなわ
ち、第１の基板１上にはデ−タライン電極２１が設けら
れ、さらにこのデ−タライン電極２１を覆うようにＳｉ
Ｎｘ層１９が設けられている。このＳｉＮｘ層１９には
コンタクト孔２０が形成され、このコンタクト孔２０を
介してアルミニウム配線１６がデ−タライン電極２１に
接続されている。また、ＳｉＮｘ層１９の一部には個別
電極３が積層されている。そして、上述のデ−タライン
電極２１とＳｉＮｘ層１９と個別電極３とでＭＩＭダイ
オ−ド４が形成されている。
と共にＭＩＭダイオ−ドとが形成される部分であり、図
２にはＭＩＭダイオ−ドの構造が示されている。すなわ
ち、第１の基板１上にはデ−タライン電極２１が設けら
れ、さらにこのデ−タライン電極２１を覆うようにＳｉ
Ｎｘ層１９が設けられている。このＳｉＮｘ層１９には
コンタクト孔２０が形成され、このコンタクト孔２０を
介してアルミニウム配線１６がデ−タライン電極２１に
接続されている。また、ＳｉＮｘ層１９の一部には個別
電極３が積層されている。そして、上述のデ−タライン
電極２１とＳｉＮｘ層１９と個別電極３とでＭＩＭダイ
オ−ド４が形成されている。
【００１４】また、上述のＴＦＴ１０及び画素部１８全
体を覆うように保護膜２２が設けられている。図１には
示されていないが、次述するように保護膜２２の一部と
第２の基板２との間には液晶が配されると共に、第２の
基板２に設けられたストライブ電極９と、第１の基板１
に設けられたスキャンバスライン駆動回路６との接続の
ための構造が設けられている。すなわち、図２に示され
るように、保護膜２２と第１の基板１との間にはスキャ
ンバスライン駆動回路６に接続されるアルミニウム電極
パッド２３が設けられている。そして、このアルミニウ
ム電極パッド２３が保護膜２２を介して第２の基板２の
ストライブ電極９と対向する位置においては、保護膜２
２に開口部２４が形成されている。尚、このアルミニウ
ム電極パッド２３は複数設けられて、先に図１において
説明した上下基板コンタクト部７を形成しているもので
ある。
体を覆うように保護膜２２が設けられている。図１には
示されていないが、次述するように保護膜２２の一部と
第２の基板２との間には液晶が配されると共に、第２の
基板２に設けられたストライブ電極９と、第１の基板１
に設けられたスキャンバスライン駆動回路６との接続の
ための構造が設けられている。すなわち、図２に示され
るように、保護膜２２と第１の基板１との間にはスキャ
ンバスライン駆動回路６に接続されるアルミニウム電極
パッド２３が設けられている。そして、このアルミニウ
ム電極パッド２３が保護膜２２を介して第２の基板２の
ストライブ電極９と対向する位置においては、保護膜２
２に開口部２４が形成されている。尚、このアルミニウ
ム電極パッド２３は複数設けられて、先に図１において
説明した上下基板コンタクト部７を形成しているもので
ある。
【００１５】また、第１の基板１と第２の基板２との間
では、図１に示された個別電極３の位置する部位におい
て、保護膜２２とストライブ電極９との間には液晶素子
２５が設けられると共に、合成樹脂からなる球状の樹脂
スペ−サ２６が配されて第１及び第２の基板１，２相互
の間隙が保持されている。そして、この液晶素子２５を
シ−ルする部位には、エポキシ樹脂２７が第１の基板１
と第２の基板２との間に充填されている。特に、先の開
口部２４が設けられた部位では、第１の基板１のストラ
イブ電極９とアルミニウム電極パッド２３との間には金
コ−トされた球状の接続用スペ−サ２８が設けられ、ス
トライブ電極９とアルミニウム電極パッド２３との電気
的接続を果たしている。そして、このスペ−サ２８の周
囲は液晶素子２５のシ−ル材としてのエポキシ樹脂２７
が充填されている。ここで、第１の基板１と第２の基板
２との間隔は、例えば、５ミクロン程度であるので、接
続用スペ−サ２８の直径は、基板間隔より若干大きい程
度に設定すれば、ストライブ電極９とアルミニウム電極
パッド２３との接続をより確実なものとすることができ
ることとなる。
では、図１に示された個別電極３の位置する部位におい
て、保護膜２２とストライブ電極９との間には液晶素子
２５が設けられると共に、合成樹脂からなる球状の樹脂
スペ−サ２６が配されて第１及び第２の基板１，２相互
の間隙が保持されている。そして、この液晶素子２５を
シ−ルする部位には、エポキシ樹脂２７が第１の基板１
と第２の基板２との間に充填されている。特に、先の開
口部２４が設けられた部位では、第１の基板１のストラ
イブ電極９とアルミニウム電極パッド２３との間には金
コ−トされた球状の接続用スペ−サ２８が設けられ、ス
トライブ電極９とアルミニウム電極パッド２３との電気
的接続を果たしている。そして、このスペ−サ２８の周
囲は液晶素子２５のシ−ル材としてのエポキシ樹脂２７
が充填されている。ここで、第１の基板１と第２の基板
２との間隔は、例えば、５ミクロン程度であるので、接
続用スペ−サ２８の直径は、基板間隔より若干大きい程
度に設定すれば、ストライブ電極９とアルミニウム電極
パッド２３との接続をより確実なものとすることができ
ることとなる。
【００１６】次に、第２の実施例について図４及び図５
を参照しつつ説明する。この第２の実施例においては、
第２の基板２にＭＩＭダイ−ド４及び個別電極３を設
け、第１の実施例において第１の基板１に設けられてい
たストライブ電極９を第２の基板２に設けた点が、図１
乃至図３で説明した第１の実施例と異なっており、他の
基本的構成は第１の実施例と略同様である。図５は、Ｔ
ＦＴ１０及び画素部１８の縦断面を示しており、ＴＦＴ
１０の構成は、基本的には図１で示されたものと同一で
あるが、層間絶縁膜１５上の一部にストライブ電極９が
形成されており、この電極９の一方の端部はアルミニウ
ム配線１６に接続されている。
を参照しつつ説明する。この第２の実施例においては、
第２の基板２にＭＩＭダイ−ド４及び個別電極３を設
け、第１の実施例において第１の基板１に設けられてい
たストライブ電極９を第２の基板２に設けた点が、図１
乃至図３で説明した第１の実施例と異なっており、他の
基本的構成は第１の実施例と略同様である。図５は、Ｔ
ＦＴ１０及び画素部１８の縦断面を示しており、ＴＦＴ
１０の構成は、基本的には図１で示されたものと同一で
あるが、層間絶縁膜１５上の一部にストライブ電極９が
形成されており、この電極９の一方の端部はアルミニウ
ム配線１６に接続されている。
【００１７】また、第２の基板２の画素部１８において
は、タンタル（Ｔａ）からなるデ−タライン電極２９、
酸化タンタル（ＴａＯｘ）膜３０が第２の基板２上に順
に積層されている。さらに、酸化タンタル膜３０上の一
部から第２の基板２にかけて個別電極３が設けられてお
り、この個別電極３と、酸化タンタル膜３０と、デ−タ
ライン電極２９とでＭＩＭダイオ−ド４が形成されてい
る。尚、この第２の実施例においては、ＭＩＭダイオ−
ドを構成する部材として酸化タンタルを用いたが、第１
の実施例と同様にＳｉＮｘを用いてもよい。
は、タンタル（Ｔａ）からなるデ−タライン電極２９、
酸化タンタル（ＴａＯｘ）膜３０が第２の基板２上に順
に積層されている。さらに、酸化タンタル膜３０上の一
部から第２の基板２にかけて個別電極３が設けられてお
り、この個別電極３と、酸化タンタル膜３０と、デ−タ
ライン電極２９とでＭＩＭダイオ−ド４が形成されてい
る。尚、この第２の実施例においては、ＭＩＭダイオ−
ドを構成する部材として酸化タンタルを用いたが、第１
の実施例と同様にＳｉＮｘを用いてもよい。
【００１８】本実施例においては、画素部１８のスイッ
チング素子としてＭＩＭダイオ−ドを用いたので、ポリ
シリコンからなるＴＦＴのみでスイッチング素子だけで
なくデ−タバスライン駆動回路５やスキャンバスライン
駆動回路６を構成する場合に比べ、漏れ電流が低くなる
ので、この漏れ電流に起因する画質の低下を防がれるこ
ととなる。また、デ−タバスライン駆動回路５には低温
プロセスにより製造できるポリシリコンＴＦＴを用いて
いるので、その基板として安価で且つ大型化可能なガラ
ス基板を用いることができる。これにより、モノリシッ
クに回路を構成した液晶ディスプレイ装置とすることが
でき、ハイブリッド回路の製造に必要なＩＣの実装工程
が必要でなくなり、製造プロセスが簡易となる。また、
液晶ディスプレイの製造工程数としては、ＭＩＭダイオ
−ドを製造する分だけ増えることとなるが、スイッチン
グ素子として３端子素子である薄膜トランジスタを用い
た場合においては、薄膜トランジスタのドレイン電極に
接続されるいわゆるデ−タラインと、同じく薄膜トラン
ジスタのゲ−ト電極に接続されるゲ−トラインとが交差
する構造となりいわゆる交差部が形成されることとなる
のに対し、本実施例のようにスイッチング素子としてＭ
ＩＭダイオ−ドを用いた場合には、そのような交差部が
なくなるので、装置全体としては、歩留まりが向上する
こととなる。
チング素子としてＭＩＭダイオ−ドを用いたので、ポリ
シリコンからなるＴＦＴのみでスイッチング素子だけで
なくデ−タバスライン駆動回路５やスキャンバスライン
駆動回路６を構成する場合に比べ、漏れ電流が低くなる
ので、この漏れ電流に起因する画質の低下を防がれるこ
ととなる。また、デ−タバスライン駆動回路５には低温
プロセスにより製造できるポリシリコンＴＦＴを用いて
いるので、その基板として安価で且つ大型化可能なガラ
ス基板を用いることができる。これにより、モノリシッ
クに回路を構成した液晶ディスプレイ装置とすることが
でき、ハイブリッド回路の製造に必要なＩＣの実装工程
が必要でなくなり、製造プロセスが簡易となる。また、
液晶ディスプレイの製造工程数としては、ＭＩＭダイオ
−ドを製造する分だけ増えることとなるが、スイッチン
グ素子として３端子素子である薄膜トランジスタを用い
た場合においては、薄膜トランジスタのドレイン電極に
接続されるいわゆるデ−タラインと、同じく薄膜トラン
ジスタのゲ−ト電極に接続されるゲ−トラインとが交差
する構造となりいわゆる交差部が形成されることとなる
のに対し、本実施例のようにスイッチング素子としてＭ
ＩＭダイオ−ドを用いた場合には、そのような交差部が
なくなるので、装置全体としては、歩留まりが向上する
こととなる。
【００１９】
【発明の効果】以上、述べたように、本発明によれば、
液晶素子に接続されるスッチング素子として、製造の際
の処理温度によって漏れ電流が増加するようなことのな
いMetal-Insulator-Metal ダイオ−ドを用いる一方、駆
動回路を多結晶シリコンにより構成したので、漏れ電流
が多結晶シリコンからなる薄膜トランジスタをスッチン
グ素子とした場合に比してスイッチング素子の漏れ電流
が少なく、また、駆動回路を構成する多結晶シリコンは
いわゆる低温処理をおこなっても電気的に支障はないの
で、駆動回路を構築する基板には安価で絶縁性良好なガ
ラス基板を用いることができ、ひいては安価な装置を提
供することができるという効果を奏するものである。
液晶素子に接続されるスッチング素子として、製造の際
の処理温度によって漏れ電流が増加するようなことのな
いMetal-Insulator-Metal ダイオ−ドを用いる一方、駆
動回路を多結晶シリコンにより構成したので、漏れ電流
が多結晶シリコンからなる薄膜トランジスタをスッチン
グ素子とした場合に比してスイッチング素子の漏れ電流
が少なく、また、駆動回路を構成する多結晶シリコンは
いわゆる低温処理をおこなっても電気的に支障はないの
で、駆動回路を構築する基板には安価で絶縁性良好なガ
ラス基板を用いることができ、ひいては安価な装置を提
供することができるという効果を奏するものである。
【図１】 本発明に係る液晶ディスプレイ装置の第１の
実施例における全体構成を示す概略構成図である。
実施例における全体構成を示す概略構成図である。
【図２】 図１に示された液晶ディスプレイ装置の主要
部の縦断面図である。
部の縦断面図である。
【図３】 図１に示された液晶ディスプレイ装置の第１
の基板と第２の基板の接続部の縦断面図である。
の基板と第２の基板の接続部の縦断面図である。
【図４】 本発明に係る液晶ディスプレイ装置の第２の
実施例における全体構成を示す概略構成図である。
実施例における全体構成を示す概略構成図である。
【図５】 図４に示された液晶ディスプレイ装置の主要
部の縦断面図である。
部の縦断面図である。
２…第２のゲ−ト電極、 ４…ｐｏｌｙ−Ｓｉ層、５…
ソ−ス拡散層、 ６…ドレイン拡散層、 ８…第１のゲ
−ト電極
ソ−ス拡散層、 ６…ドレイン拡散層、 ８…第１のゲ
−ト電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 49/02 7514−4Ｍ
Claims (1)
- 【請求項１】 少なくとも、複数の液晶素子と、前記複
数の液晶素子を駆動、制御する駆動回路と、前記複数の
液晶素子と前記駆動回路との間に接続される複数のスイ
ッチング素子と、を有してなる液晶ディスプレイ装置に
おいて、前記複数のスイッチング素子をMetal-Insulato
r-Metal ダイオ−ドとする一方、前記駆動回路を多結晶
シリコンを用いて構成したことを特徴とする液晶ディス
プレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31422192A JPH06148691A (ja) | 1992-10-30 | 1992-10-30 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31422192A JPH06148691A (ja) | 1992-10-30 | 1992-10-30 | 液晶ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06148691A true JPH06148691A (ja) | 1994-05-27 |
Family
ID=18050747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31422192A Pending JPH06148691A (ja) | 1992-10-30 | 1992-10-30 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06148691A (ja) |
-
1992
- 1992-10-30 JP JP31422192A patent/JPH06148691A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914260B2 (en) | Electro-optical device | |
| US5153754A (en) | Multi-layer address lines for amorphous silicon liquid crystal display devices | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| US6037608A (en) | Liquid crystal display device with crossover insulation | |
| US5162901A (en) | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto | |
| US5650637A (en) | Active matrix assembly | |
| US6495858B1 (en) | Active matrix display device having thin film transistors | |
| US6320221B1 (en) | TFT-LCD having a vertical thin film transistor | |
| JP4648829B2 (ja) | 製品 | |
| KR100260359B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| US7057675B2 (en) | Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode | |
| EP0315319B1 (en) | Liquid crystal display device | |
| JPH0567953B2 (ja) | ||
| US6646308B2 (en) | Flat panel display device | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| US6144422A (en) | Thin film transistor having a vertical structure and a method of manufacturing the same | |
| US6459466B1 (en) | Liquid-crystal display device with improved yield of production and method of fabricating the same | |
| JP3286843B2 (ja) | 液晶パネル | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2001051300A (ja) | 液晶表示装置 | |
| JPH06148691A (ja) | 液晶ディスプレイ装置 |