JPH0614508Y2 - アクティブフィルタ回路 - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、２次ローパスフィルタと２ハイパスフィルタ
との両フィルタ特性を合わせ持つアクティブフィルタ回
路に関する。

（従来の技術） この種の従来例のアクティブフィルタ回路は、第２図に
示すように２次ハイパスフィルタ２と、２次ローパスフ
ィルタ４とで構成されており、いずれのフィルタ２，４
も演算増幅器６，８を具備していた。

（考案が解決しようとする問題点） しかしながら、このようにそれぞれのフィルタ２，４が
演算増幅器６，８を具備しているために、その演算増幅
器６，８そのもののがコスト的に高くつくのみならず、
そこでの電力消費も大きく、しかも構成も複雑化してい
るとともに、回路基板などに組み込む場合に小型化には
適していないなどの不具合があった。

そこで、本考案は１つの演算増幅器を用いたもので２次
ローパスフィルタと２次ハイパスフィルタとの両フィル
タ特性を備えさせることで、コスト的に安く電力消費も
少なくて済み、しかも簡単かつ小型化可能な構成を有す
るアクティブフィルタ回路を提供することを目的として
いる。

（実施例） 以下、本考案の実施例を図面を参照して詳細に説明す
る。第１図は本考案の実施例に係るアクティブフィルタ
回路の回路図である。このアクティブフィルタ回路１０
は、第１入力部１２、第２入力部１４および出力部１６
を有する演算増幅器１８を用い、入力端２０と演算増幅
器１８の第１入力部１２との間に第１コンデンサ２２、
第２コンデンサ２４、第３抵抗２６および第４抵抗２８
をこの順で直列接続したものを接続し、第１コンデンサ
２２と第２コンデンサ２４との接続部３０と演算増幅器
１８の出力部１６との間に第１抵抗３２を接続し、第３
抵抗２６と第４抵抗２８との接続部３４と演算増幅器１
８の出力部１６との間に第３コンデンサ３６を接続し、
第２コンデンサ２４と第３抵抗２６との接続部３８とア
ースとの間に第２抵抗４０を接続し、演算増幅器１８の
第１入力部１２とアースとの間に第４コンデンサ４２を
接続し、演算増幅器１８の第２入力部１４とアースとの
間に第５抵抗４４を接続し、演算増幅器１８の第２入力
部１４と出力部１６との間に第６抵抗４６を接続してな
る。

そして、第１ないし第４コンデンサの容量をそれぞれC₁
〜C₄とし、第１抵抗〜第６抵抗のコンダクタンス値をそ
れぞれg₁〜g₆とおいた場合、当該アクティブフィルタ回
路の伝達関数Vo/Viは次式（１）であらわされる。

ただし、Ａ＝K(g₃g₄/C₃C₄)、 B₁＝〔{(g₁+g₂+g₃)/C₁+(g₂+g₃)/C₂+(g₃+g₄)/C₃+(g₄/
C₄)}-K(g₄/C₄)〕、 B₂＝〔(g₁g₃+g₁g₂)/C₁C₂+(g₁g₄+g₂g₄+g₃g₄)/C₁C₄+(g₁g₄
+g₁g₃+g₂g₃+g₂g₄+g₃g₄)/C₁C₃+(g₂g₃+g₂g₄+g₃g₄)/C₂C₃+g
₃g₄/C₃C₄+(g₂g₄+g₃g₄)/C₂C₄-K{(g₁g₄+g₂g₄+g₃g₄)/C₁C₄+
(g₂g₄+g₃g₄)/C₂C₄}、 B₃＝(g₁g₂g₃+g₁g₂g₄+g₁g₃g₄)/C₁C₂C₃+(g₁g₂g₄+g₁g₃g₄)/
C₁C₂C₄+(g₁g₃g₄+g₂g₃g₄)/C₁C₃C₄+g₂g₃g₄/C₂C₃C₄-K{(g₁g
₂g₄+g₁g₃g₄)/C₁C₂C₄+g₁g₃g₄/C₁C₃C₄、 B₄＝g₁g₂g₃g₄/C₁C₂C₃C₄、 Ｋ＝(g₅+g₆)/g₆ 一方、２次ハイパスフィルタと２次ローパスフィルタと
の合成特性は次式（２）であらわされる。

ただし、X₁＝ω₁/Q₁+ω₂/Q₂、 X₂＝ω_１ ^２＋ωω_２ ^２＋ω_１ω^２／Q₁Q₂、 X₃＝（ω₂/Q₂）ω_１ ^２＋（ω₁/Q₁）ω_２ ^２、 X₄＝ω_１ ^２ω_２ ^２であり、 H₁はローパスフィルタの通過域利得、H₂はハイパスフィ
ルタの通過域利得、ＨはH₁とH₂との積、Ｓはjωであら
わされる角周波数、Q₁はローパスフィルタの尖鋭度、Q₂
はハイパスフィルタの尖鋭度、ω_１はローパスフィルタ
のカットオフ角周波数、ω_２はハイパスフィルタのカッ
トオフ角周波数である。

したがって、前記（１）（２）式の分母および分子にお
けるＳの係数がそれぞれ等しくなるように各コンデンサ
の容量と抵抗のコンダクタンス値とを選定することによ
り、実施例のアクティブフィルタ回路は、１個の演算増
幅器１８でもって前記所望の合成特性を得ることができ
ることになる。

以下、本実施例のアクティブフィルタ回路１０が単一の
演算増幅器１８でもって所望の合成特性を得られる理由
を説明する。

前述したように、伝達関数Ｖｏ／ＶｉがＨ_１ω_１ ^２／Ｓ
^２＋（ω_１／Ｑ_１）Ｓ＋ω_１ ^２である２次ローパスフィ
ルタと、伝達関数Ｖｏ／ＶｉがＨ_２Ｓ^２／Ｓ^２＋（ω_２
／Ｑ^２）Ｓ＋ω^２ _２である２次ハイパスフィルタとを縦
続接続した場合の全体の伝達関数はこれら伝達関数の積
で求められ、その値Ｖｏ／Ｖｉは実施例中の式（２）で
示した通り、Ｖｏ／Ｖｉ＝Ｈω_１ ^２Ｓ^２／Ｓ^４＋Ｘ_１Ｓ
^３＋Ｘ_２Ｓ^２＋Ｘ_３Ｓ＋Ｘ_４である。

一方、本実施例のアクティブフィルタ回路１０の伝達関
数Ｖｏ／Ｖｉは実施例中の式（１）で示した通り、Ｖｏ
／Ｖｉ＝ＡＳ^２／Ｓ^４＋Ｂ_１Ｓ^３＋Ｂ_２Ｓ^２＋Ｂ_３Ｓ＋
Ｂ_４である。

これらの伝達関数を比較すると、両者とも、分母がＳの
４次式であり、分子がＳ^２の項であるので、Ａ＝Ｈω_１
^２、Ｂ_１＝Ｘ_１、Ｂ_２＝Ｘ_２、Ｂ_３＝Ｘ_３、およびＢ_４
＝Ｘ_４であるならば、本実施例のアクティブフィルタ回
路１０が、２次ローパスフィルタと２次ハイパスフィル
タとを縦続接続した場合と同様の特性を発揮することに
なる。つまり、これら４つの式を同時に満たすことがで
きれば、単一の演算増幅器１８を備えたアクティブフィ
ルタ回路１０でもって、それぞれ演算増幅器を備えた２
次ローパスフィルタと２次ハイパスフィルタとを縦続接
続してなるアクティブフィルタ回路と同様の働きをする
ことが可能になる。

これらの式を詳細に検討してみると、Ａ、Ｂ_１、Ｂ_２、
Ｂ_３、およびＢ_４を構成しているＣ_１〜Ｃ_４およびｇ_１
〜ｇ_６の計１０個の変数が未知数である。しかしなが
ら、Ｃ_１〜Ｃ_４は設計上その容量値は与えられるもので
あって既知数と同等に扱える。また、式（１）のただし
書きのところで記載したように、Ｋ＝（ｇ_５＋ｇ_６）／
ｇ_６＝ｇ_５／ｇ_６＋１であり、ｇ_５／ｇ_６を一つの変数
として扱うことが可能である。

したがって、未知数がｇ_１、ｇ_２，ｇ_３、ｇ_４、ｇ_５／
ｇ_６の計５個となり、実施例中の式（１）のただし書き
に記載したように、これら未知数ｇ_１、ｇ_２，ｇ_３、ｇ
_４、ｇ_５／ｇ_６とＡ、Ｂ_１、Ｂ_２、Ｂ_３、Ｂ_４の各値と
の間の関係を規定する方程式も５つなので、これら方程
式から未知数ｇ_１、ｇ_２，ｇ_３、ｇ_４、ｇ_５／ｇ_６を特
定することができる。すなわち、単一の演算増幅器１８
を備えた本実施例のアクティブフィルタ回路１０が、２
次ローパスフィルタと２次ハイパスフィルタとを縦続接
続したアクティブフィルタ回路と同様の特性を発揮する
ことができる。

なお、この実施例では上記(1)(2)の分子におけるＳの係
数も等しくなるようにしている。もっとも、この分子間
の関係は所望の合成特性をその形を変えずに上下に平行
移動させる、すなわち利得を全体的に変えるのに関係す
るだけであるため、必ずしもこの例のように両係数を一
致させなくてもよい。

（効果） 以上説明したことから明らかなように本考案によれば、
１個の演算増幅器でもって２次ローパスフィルタの特性
と２次ハイパスフィルタの特性との合成特性が得られる
ことから、コスト的に安く電力消費も少なくて済み、し
かも簡単かつ小型化可能な構成を有するアクティブフィ
ルタ回路を提供することができる。

【図面の簡単な説明】

第１図は本考案の一実施例に係るアクティブフィルタ回
路の回路図、第２図は従来例のアクティブフィルタ回路
の回路図である。 １２……第１入力部、１４……第２入力部、１６……出
力部、１８……演算増幅器、２０……入力端、２２，２
４，３６，４２……コンデンサ、２６，２８，３２，４
０，４４，４６……抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】入力電圧をVi、出力電圧をVoとした場合、
   伝達関数Vo/Viが、 ただし、X₁＝ω₁/Q₁+ω₂/Q₂、 X₂＝ω_１ ^２＋ω_２ ^２＋ω₁ω₂／Q₁Q₂、 X₃＝（ω₂/Q₂）ω_１ ^２＋（ω₁/Q₁）ω_２ ^２、 X₄＝ω_１ ^２ω_２ ^２であり、 また、H₁はローパスフィルタの通過域利得、H₂は、ハイ
   パスフィルタの通過域利得、ＨはH₁とH₂の積、Ｓはjω
   であらわされる角周波数、Q₁はローパスフィルタの尖鋭
   度、Q₂はハイパスフィルタの尖鋭度、ω_１はローパスフ
   ィルタのカットオフ角周波数、ω_２はハイパスフィルタ
   のカットオフ角周波数 であらわされる特性を実現するアクティブフィルタ回路
   であって、 第１入力部、第２入力部および出力部を有する演算増幅
   器を用い、入力端と演算増幅器の第１入力部との間に第
   １コンデンサ、第２コンデンサ、第３抵抗および第４抵
   抗をこの順で直列接続したものを接続し、第１コンデン
   サと第２コンデンサとの接続部と演算増幅器の出力部と
   の間に第１抵抗を接続し、第３抵抗と第４抵抗との接続
   部と演算増幅器の出力部との間に第３コンデンサを接続
   し、第２コンデンサと第３抵抗との接続部とアースとの
   間に第２抵抗を接続し、演算増幅器の第１入力部とアー
   スとの間に第４コンデンサを接続し、演算増幅器の第２
   入力部とアースとの間に第５抵抗を接続し、演算増幅器
   の第２入力部と出力部との間に第６抵抗を接続してな
   り、 前記第１ないし第４コンデンサの容量をそれぞれC₁〜C₄
   とし、前記第１抵抗〜第６抵抗のコンダクタンス値（抵
   抗値の逆数であらわされる値）をそれぞれg₁〜g₆とおい
   た場合、当該アクティブフィルタ回路の伝達関数Vo/Vi
   は次式であらわれ、 ただし、 Ａ＝K(g₃g₄/C₃C₄)、 B₁＝〔{(g₁+g₂+g₃)/C₁+(g₂+g₃)/C₂+(g₃+g₄)/C₃+(g₄/
   C₄)}-K(g₄/C₄)〕、 B₂＝〔(g₁g₃+g₁g₂)/C₁C₂+(g₁g₄+g₂g₄+g₃g₄)/C₁C₄+(g₁g₄
   +g₁g₃+g₂g₃+g₂g₄+g₃g₄)/C₁C₃+(g₂g₃+g₂g₄+g₃g₄)/C₂C₃+g
   ₃g₄/C₃C₄+(g₂g₄+g₃g₄)/C₂C₄-K{(g₁g₄+g₂g₄+g₃g₄)/C₁C₄+
   (g₂g₄+g₃g₄)/C₂C₄}、 B₃＝(g₁g₂g₃+g₁g₂g₄+g₁g₃g₄)/C₁C₂C₃+(g₁g₂g₄+g₁g₃g₄)/
   C₁C₂C₄+(g₁g₃g₄+g₂g₃g₄)/C₁C₃C₄+g₂g₃g₄/C₂C₃C₄-K{(g₁g
   ₂g₄+g₁g₃g₄)/C₁C₂C₄+g₁g₃g₄/C₁C₃C₄、 B₄＝g₁g₂g₃g₄/C₁C₂C₃C₄、 Ｋ＝(g₅+g₆)/g₆ そして、前記両式(1)(2)の少なくとも分母におけるＳの
   係数を満足するように前記容量およびコンダクタンス値
   を選定していることを特徴とするアクティブフィルタ回
   路。