JPH06140925A - Phase synchronization equipment - Google Patents

Phase synchronization equipment

Info

Publication number
JPH06140925A
JPH06140925A JP4311190A JP31119092A JPH06140925A JP H06140925 A JPH06140925 A JP H06140925A JP 4311190 A JP4311190 A JP 4311190A JP 31119092 A JP31119092 A JP 31119092A JP H06140925 A JPH06140925 A JP H06140925A
Authority
JP
Japan
Prior art keywords
phase
frequency
output
circuit
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4311190A
Other languages
Japanese (ja)
Inventor
Saburou Nakazato
三武郎 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4311190A priority Critical patent/JPH06140925A/en
Publication of JPH06140925A publication Critical patent/JPH06140925A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To compare phases at a horizontal synchronizing frequency with simple circuit configuration. CONSTITUTION:The equipment is provided with a phase shift circuit 2, a switch circuit 4 and divides an oscillating frequency of an oscillator 1 into plural phases and a signal of each phase is sequentially switched by the switch circuit 4 and the result is outputted to a frequency divider 5, the phase of the output of the frequency divider 5 and the output phase of a crystal oscillator 9 being the other oscillator are compared by a phase comparator 7 and a comparison output of the phase comparator 7 controls the oscillating frequency of the oscillator 1 and controls the oscillating frequency of the other oscillator, then the phase comparison in a horizontal synchronizing frequency is implemented by using the frequency dividers 5 of less number of stages.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は位相同期装置に関し、特
に、複数の発振器間の発振周波数を同期化する位相同期
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase synchronizer, and more particularly to a phase synchronizer for synchronizing oscillation frequencies among a plurality of oscillators.

【0002】[0002]

【従来の技術】従来、NTSC方式のカラーテレビ方式
では、例えば、ビデオ信号の同期関係において、カラー
サブキャリア周波数(以後fscとする)の4倍の周波
数を基準として、水平同期信号等のパルス信号を生成す
る同期ICが一般的に用いられている。
2. Description of the Related Art Conventionally, in a color television system of the NTSC system, for example, in a synchronizing relationship of video signals, a pulse signal such as a horizontal synchronizing signal is set with a frequency four times as high as a color subcarrier frequency (hereinafter referred to as fsc) as a reference. Synchronous ICs are commonly used.

【0003】このような同期ICを使用した上で、カラ
ーサブキャリア周波数の4倍の周波数4fsc系列でな
いサンプリング周波数fsでデジタル化された映像をD
A変換してビデオ信号として出力しようとする場合、上
記周波数4fscとサンプリング周波数fsとの位相関
係の同期が必要となる。そこで、サンプリング周波数f
sとして、例えば水平同期周波数fH の半整数倍を選ん
だ場合、水平同期周波数fH の半分の1/2fH の周波
数で位相比較を行うこととなる。
Using such a synchronization IC, a video image digitized at a sampling frequency fs which is not a frequency 4fsc series which is four times the color subcarrier frequency is D
When A-converting and outputting as a video signal, it is necessary to synchronize the phase relationship between the frequency 4fsc and the sampling frequency fs. Therefore, the sampling frequency f
As s, for example when choosing a half-integer multiple of the horizontal synchronizing frequency f H, so that the performing phase comparison at a frequency of half of 1 / 2f H horizontal synchronizing frequency f H.

【0004】[0004]

【発明が解決しようとする課題】以上の従来技術では、
水平同期周波数fH の1/2の周波数に変換するため
に、非常に多くの段数の分周器が必要なので、同期装置
の回路構成が複雑になってしまう問題があった。また、
位相同期ループの制御帯域が低くなり、応答特性が悪く
なってしまう等の問題があった。本発明は上述の問題点
にかんがみ、水平同期周波数での位相比較を簡単な回路
構成で行うことができるようにすることを目的とする。
In the above prior art,
Since a frequency divider with a very large number of stages is required to convert the horizontal synchronizing frequency f H into a frequency of 1/2, there is a problem that the circuit configuration of the synchronizing device becomes complicated. Also,
There is a problem that the control band of the phase locked loop becomes low and the response characteristics deteriorate. The present invention has been made in view of the above problems, and an object thereof is to enable phase comparison at a horizontal synchronizing frequency with a simple circuit configuration.

【0005】[0005]

【課題を解決するための手段】本発明の位相同期装置
は、複数の発振器間で発振位相の同期化を行うようにし
た位相同期装置において、上記複数の発振器からそれぞ
れ出力される信号のうち、或る発振器の出力信号を複数
の位相に分配して出力するための移相手段と、上記移相
手段によって位相が異ならされた複数の信号のうちの1
つを選択して出力するための選択手段と、上記選択手段
によって選択された信号を分周するための分周手段と、
上記分周手段の出力信号が与えられるとともに他方の発
振器の出力信号が与えられ、これら2つの入力信号の位
相を比較する位相比較器とを具備し、上記位相比較器の
比較結果に応じて上記或る発振器の発振周波数、あるい
は他方の発振器の発振周波数を制御するようにしてい
る。
A phase synchronization device of the present invention is a phase synchronization device configured to synchronize oscillation phases among a plurality of oscillators, among signals output from the plurality of oscillators. Phase shift means for distributing an output signal of an oscillator into a plurality of phases for output, and one of a plurality of signals having different phases by the phase shift means.
Selecting means for selecting and outputting one of the two, and dividing means for dividing the signal selected by the selecting means,
And a phase comparator for comparing the phases of these two input signals with the output signal of the frequency dividing means and the output signal of the other oscillator, and according to the comparison result of the phase comparator, The oscillation frequency of a certain oscillator or the oscillation frequency of the other oscillator is controlled.

【0006】[0006]

【作用】本発明によれば、サンプリング周波数fsを分
周器に入力する以前に複数の位相に分けるとともに、各
位相の信号を順次切り換えることによって整数分の1の
分周を行うようにしたので、分周器の段数が少い、簡単
な回路構成でもって水平同期周波数での位相比較が可能
となる。
According to the present invention, the sampling frequency fs is divided into a plurality of phases before being input to the frequency divider, and the signal of each phase is sequentially switched so that the frequency division is performed by an integer. The number of stages of the frequency divider is small, and the phase comparison can be performed at the horizontal synchronizing frequency with a simple circuit configuration.

【0007】[0007]

【実施例】図1は、本発明の位相同期装置の一実施例の
構成を示すブロック図である。図1において、1は電圧
制御水晶発振器、2は移相回路、3は反転回路であり、
電圧制御水晶発振器1の出力は、移相回路2と反転回路
3とにそれぞれ入力される。また、移相回路2と反転回
路3の出力は、スイッチ回路4にそれぞれ入力され、ス
イッチ回路4の出力は5の分周器に入力される。
1 is a block diagram showing the configuration of an embodiment of a phase synchronization apparatus of the present invention. In FIG. 1, 1 is a voltage controlled crystal oscillator, 2 is a phase shift circuit, 3 is an inverting circuit,
The output of the voltage controlled crystal oscillator 1 is input to the phase shift circuit 2 and the inverting circuit 3, respectively. The outputs of the phase shift circuit 2 and the inverting circuit 3 are input to the switch circuit 4, respectively, and the output of the switch circuit 4 is input to the frequency divider 5.

【0008】次いで、6はフリップフロップ回路、7は
位相比較器であり、これらのフリップフロップ回路6お
よび位相比較器7には分周器5の出力が供給される。ま
た、フリップフロップ回路6の出力がスイッチ回路4に
供給されていて、スイッチ回路4が移相回路2と反転回
路3とを切り換えて出力する動作がフリップフロップ回
路6の出力で制御されるように構成されている。
Next, 6 is a flip-flop circuit, 7 is a phase comparator, and the output of the frequency divider 5 is supplied to these flip-flop circuit 6 and phase comparator 7. Further, the output of the flip-flop circuit 6 is supplied to the switch circuit 4, and the operation of the switch circuit 4 switching between the phase shift circuit 2 and the inverting circuit 3 for output is controlled by the output of the flip-flop circuit 6. It is configured.

【0009】8はループフィルタであり、このループフ
ィルタ8に位相比較器7の出力が供給されている。ま
た、ループフィルタ8の出力は、電圧制御水晶発振器1
の制御信号として供給されている。また、9は水晶発振
器、10は分周器であり、水晶発振器9の出力が分周器
10を通して位相比較器7に入力されている。
Reference numeral 8 is a loop filter, to which the output of the phase comparator 7 is supplied. The output of the loop filter 8 is the voltage controlled crystal oscillator 1
It is supplied as a control signal of. Further, 9 is a crystal oscillator, 10 is a frequency divider, and the output of the crystal oscillator 9 is input to the phase comparator 7 through the frequency divider 10.

【0010】次に、図2の波形図を参照して本実施例の
位相同期装置の動作について説明する。図2において、
(a)は移相回路2の出力、(b)は反転回路3の出力
を示している。また、(c)は分周回路5の出力であ
り、(d)はフリップフロップ回路6の出力、(e)は
スイッチ回路4の出力である。
Next, the operation of the phase synchronizer of this embodiment will be described with reference to the waveform diagram of FIG. In FIG.
(A) shows the output of the phase shift circuit 2 and (b) shows the output of the inverting circuit 3. Further, (c) is an output of the frequency dividing circuit 5, (d) is an output of the flip-flop circuit 6, and (e) is an output of the switch circuit 4.

【0011】図2の時点Aにおいて、スイッチ回路4は
反転回路3の出力(b)を選択している。そして、反転
回路3の出力(b)の立上がりで分周が完了し、分周回
路5からパルス(c)が出力される。
At time point A in FIG. 2, the switch circuit 4 selects the output (b) of the inverting circuit 3. Then, the frequency division is completed at the rise of the output (b) of the inverting circuit 3, and the pulse (c) is output from the frequency division circuit 5.

【0012】この分周回路5から出力されるパルス
(c)に応じて、フリップフロップ回路6からは、
(d)の波形の信号が出力される。これにより、スイッ
チ回路4は、移相回路2の出力を選択して出力すること
となり、スイッチ回路4の出力(e)は反対位相に切り
換わる。そして、次の時点Bで移相回路2の出力(a)
の立上がりに対応し、分周回路5は次のカウントを開始
する。
In response to the pulse (c) output from the frequency dividing circuit 5, the flip-flop circuit 6 outputs
The signal having the waveform of (d) is output. As a result, the switch circuit 4 selects and outputs the output of the phase shift circuit 2, and the output (e) of the switch circuit 4 switches to the opposite phase. Then, at the next time point B, the output of the phase shift circuit 2 (a)
In response to the rising edge of, the frequency dividing circuit 5 starts the next counting.

【0013】次に、分周回路5は時点Cまで2カウント
し、3カウント目で分周結果を出力する。そして、時点
C以降の分周回路5のパルスに対応してフリップフロッ
プ回路6の出力(d)は反転し、スイッチ回路4は反転
回路3の出力(b)を選択する。以上の動作を繰り返す
ことで、分周回路5の出力(c)には、電圧制御水晶発
振器1の周波数を2.5分の1に分周した信号が得られ
る。そして、この信号(c)が位相比較器7に入力され
て位相同期が行われる。
Next, the frequency dividing circuit 5 counts up to time C and outputs the frequency division result at the third count. Then, the output (d) of the flip-flop circuit 6 is inverted corresponding to the pulse of the frequency dividing circuit 5 after the time point C, and the switch circuit 4 selects the output (b) of the inverting circuit 3. By repeating the above operation, a signal obtained by dividing the frequency of the voltage controlled crystal oscillator 1 into 1/2 is obtained at the output (c) of the frequency dividing circuit 5. Then, this signal (c) is input to the phase comparator 7 and phase synchronization is performed.

【0014】次に、図3のブロック図に基づいて本発明
の位相同期装置の第2実施例を説明する。なお、図3に
おいて、図1と同一部分には同一の符号を付して説明を
省略する。図3に示したように、この第2実施例では移
送回路として、第1の移送回路2、第2の移送回路1
1、第3の移送回路12の3個の移相回路を設けてい
る。また、本実施例においては、3入力から1つの信号
を選択して出力するスイッチ回路14を設けている。
Next, a second embodiment of the phase synchronizer of the present invention will be described with reference to the block diagram of FIG. Note that, in FIG. 3, the same parts as those in FIG. As shown in FIG. 3, in the second embodiment, the first transfer circuit 2 and the second transfer circuit 1 are used as the transfer circuits.
Three phase shift circuits, that is, the first and third transfer circuits 12 are provided. Further, in this embodiment, the switch circuit 14 for selecting and outputting one signal from the three inputs is provided.

【0015】このように構成された第2実施例において
は、電圧制御水晶発振器1の出力を3個の移相回路2,
11,12に与えるとともに、これらの移相回路の出力
をスイッチ回路14に導出する。そして、スイッチ回路
14で選択された出力が分周回路5に与えられる。
In the second embodiment thus constructed, the output of the voltage controlled crystal oscillator 1 is converted into three phase shift circuits 2,
11 and 12, and outputs the outputs of these phase shift circuits to the switch circuit 14. Then, the output selected by the switch circuit 14 is given to the frequency dividing circuit 5.

【0016】また、分周回路5の出力は、パルス変換回
路15により3周期で繰り返す2ビットスイッチ信号に
変換され、スイッチ回路14に入力される。これによ
り、位相が1/3周期ずつずれた信号をスイッチ回路1
4でもって順次切り換えて出力することができ、これを
分周器5に入力することにより、(整数値+1/3)の
分周出力が得られる。
The output of the frequency dividing circuit 5 is converted into a 2-bit switch signal which repeats in three cycles by the pulse converting circuit 15 and is input to the switch circuit 14. As a result, a signal whose phase is shifted by 1/3 cycle is output to the switch circuit 1.
It is possible to sequentially switch and output with 4, and by inputting this to the frequency divider 5, a frequency division output of (integer value + 1/3) is obtained.

【0017】すなわち、この第2実施例に示すように、
移相回路をN個設けることにより元の発振周波数を1/
Nに分周することができ、(整数値+1/整数)の位相
比較を簡単な回路で行うことができるようになる。
That is, as shown in this second embodiment,
By providing N phase shift circuits, the original oscillation frequency can be reduced to 1 /
The frequency can be divided into N, and the phase comparison of (integer value + 1 / integer) can be performed by a simple circuit.

【0018】[0018]

【発明の効果】本発明は上述したように、移相回路とス
イッチ回路とを設け、元の発振周波数を複数の位相に分
けるとともに、各位相の信号を順次切り換えて出力する
ようにしたので、簡単な回路構成で(M+1/N)とい
う分周を実現できる。したがって、少ない段数の分周器
でもって水平同期周波数での位相比較を行うことがで
き、簡単な回路構成の位相同期装置を実現できる。
As described above, according to the present invention, the phase shift circuit and the switch circuit are provided, the original oscillation frequency is divided into a plurality of phases, and the signals of each phase are sequentially switched and output. The frequency division of (M + 1 / N) can be realized with a simple circuit configuration. Therefore, it is possible to perform phase comparison at the horizontal synchronizing frequency even with a frequency divider having a small number of stages, and it is possible to realize a phase synchronizing apparatus having a simple circuit configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す位相同期装置の構
成図である。
FIG. 1 is a configuration diagram of a phase synchronization device showing a first embodiment of the present invention.

【図2】図1の位相同期装置の各部の動作を説明するた
めの波形図である。
FIG. 2 is a waveform diagram for explaining an operation of each unit of the phase synchronizer of FIG.

【図3】本発明の他の実施例を示す位相同期装置の構成
図である。
FIG. 3 is a configuration diagram of a phase synchronization device showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 電圧制御水晶発振器 2 移送回路 3 反転回路 4 スイッチ回路 5 分周器 6 フリップフロップ回路 7 位相比較器 8 ループフィルタ 9 水晶発振器 10 分周器 11 移送回路 12 移送回路 1 Voltage Control Crystal Oscillator 2 Transfer Circuit 3 Inversion Circuit 4 Switch Circuit 5 Frequency Divider 6 Flip-Flop Circuit 7 Phase Comparator 8 Loop Filter 9 Crystal Oscillator 10 Frequency Divider 11 Transfer Circuit 12 Transfer Circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の発振器間で発振位相の同期化を行
うようにした位相同期装置において、 上記複数の発振器からそれぞれ出力される信号のうち、
或る発振器の出力信号を複数の位相に分配して出力する
ための移相手段と、 上記移相手段によって位相が異ならされた複数の信号の
うちの1つを選択して出力するための選択手段と、 上記選択手段によって選択された信号を分周するための
分周手段と、 上記分周手段の出力信号が与えられるとともに他方の発
振器の出力信号が与え られ、これら2つの入力信号の位相を比較する位相比較
器とを具備し、上記位相比較器の比較結果に応じて上記
或る発振器の発振周波数、あるいは他方の発振器の発振
周波数を制御することを特徴とする位相同期装置。
1. A phase synchronizer configured to synchronize oscillation phases among a plurality of oscillators, wherein among the signals output from the plurality of oscillators,
Phase shift means for distributing and outputting an output signal of a certain oscillator into a plurality of phases, and selection for selecting and outputting one of the plurality of signals whose phases are made different by the phase shift means. Means, frequency dividing means for dividing the signal selected by the selecting means, and the output signal of the frequency dividing means and the output signal of the other oscillator, and the phases of these two input signals. And a phase comparator for comparing the oscillation frequency of the one oscillator and the oscillation frequency of the other oscillator according to the comparison result of the phase comparator.
【請求項2】 上記選択手段において選択する信号の位
相を、上記選択手段の出力を分周した信号に応じて切り
換えるようにしたことを特徴とする請求項1記載の位相
同期装置。
2. The phase synchronizer according to claim 1, wherein the phase of the signal selected by the selecting means is switched according to the signal obtained by dividing the output of the selecting means.
JP4311190A 1992-10-27 1992-10-27 Phase synchronization equipment Pending JPH06140925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4311190A JPH06140925A (en) 1992-10-27 1992-10-27 Phase synchronization equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4311190A JPH06140925A (en) 1992-10-27 1992-10-27 Phase synchronization equipment

Publications (1)

Publication Number Publication Date
JPH06140925A true JPH06140925A (en) 1994-05-20

Family

ID=18014180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4311190A Pending JPH06140925A (en) 1992-10-27 1992-10-27 Phase synchronization equipment

Country Status (1)

Country Link
JP (1) JPH06140925A (en)

Similar Documents

Publication Publication Date Title
KR100307990B1 (en) Digital PLL Circuit and Clock Generation Method
US5686968A (en) Synchronizing signal generation circuit
JPH0774978A (en) Television set
JP3652009B2 (en) Clock generator
JPS6043709B2 (en) vertical synchronizer
JPH06140925A (en) Phase synchronization equipment
JPS6328394B2 (en)
KR100749682B1 (en) System for generating horizontal synchronizing signal compatible with multi-scan
JPS63161776A (en) Clock generator for solid-state image pickup element
JP2001094821A (en) Sampling clock generation circuit
JP2661300B2 (en) Control method of image sampling clock
JP2508443B2 (en) Clock synchronization circuit for sampling rate conversion circuit
JPH0983350A (en) Clock generation device
KR100207694B1 (en) Composite video signal generating apparatus
JPS62198287A (en) Converting circuit for video signal
JPH04115623A (en) Clock frequency divider circuit
JPH0756553A (en) Video signal control circuit
JPH10254400A (en) Dot clock generation circuit
JPH05307423A (en) Clkock generating circuit
JPH03185994A (en) Color signal processing circuit for vtr
JPS58124389A (en) Synchronizing signal generator
JPH04117782A (en) Channel changeover circuit
JPS6350166A (en) Vertical synchronization discriminating circuit
JPH02156727A (en) Digital pll device
JPH0591412A (en) Key signal generator