JPH06140353A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06140353A JPH06140353A JP29158592A JP29158592A JPH06140353A JP H06140353 A JPH06140353 A JP H06140353A JP 29158592 A JP29158592 A JP 29158592A JP 29158592 A JP29158592 A JP 29158592A JP H06140353 A JPH06140353 A JP H06140353A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- contact hole
- washing
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、シリコンノジュ−ルの
発生を押さえた微細化コンタクトホ−ルを具備する半導
体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a miniaturized contact hole in which generation of silicon nodules is suppressed.
【0002】[0002]
【従来の技術】IC,LSIなどの分野では、配線材料
としてアルミニウム中に1〜2重量%のシリコン(S
i)を含有するアルミニウム・シリコン(Al−Si)
が多用されている。ところが、デバイスの微細化ととも
に配線と拡散領域との電気的接続を取るためのコンタク
トホ−ルの微細化も進み、現在では2.0mm×2.0
mm以下の大きさが要求されている。微細化がここまで
進むと、図6に示すようにAl−Si電極(1)中のシ
リコンがコンタクトホール内にエピタキシャル成長して
シリコンノジュ−ル(2)を形成し、成長したシリコン
ノジュールがコンタクト面を塞いでしまうためにコンタ
クト抵抗が増大する欠点があった。特に半導体集積回路
内では、P型拡散領域の方が低い不純物濃度に設定され
ることが多いため、N型よりP型拡散領域のコンタクト
抵抗が問題になる。2. Description of the Related Art In the field of IC, LSI, etc., 1 to 2% by weight of silicon (S
Aluminum silicon containing (i) (Al-Si)
Is often used. However, with the miniaturization of devices, the miniaturization of contact holes for making electrical connection between wiring and diffusion regions has progressed, and at present 2.0 mm × 2.0.
A size of mm or less is required. When miniaturization progresses to this point, as shown in FIG. 6, silicon in the Al-Si electrode (1) epitaxially grows in the contact hole to form a silicon nodule (2), and the grown silicon nodule makes contact. There is a drawback that the contact resistance increases because the surface is blocked. Particularly in semiconductor integrated circuits, the P-type diffusion region is often set to a lower impurity concentration, so that the contact resistance of the P-type diffusion region becomes more problematic than that of the N-type.
【0003】そこで、例えば特開平01−312868
号公報に記載されているように、アルミ電極(1)と基
板(3)との間に、Mo−Si、W−Si等のバリアメ
タルを介在させてシリコン結晶面を覆うことにより、シ
リコンノジュ−ルの発生を防止することが一般的に行わ
れている。Therefore, for example, Japanese Unexamined Patent Publication No. 01-312868.
As described in the publication, a silicon metal surface is covered by interposing a barrier metal such as Mo-Si or W-Si between the aluminum electrode (1) and the substrate (3). It is a common practice to prevent the generation of jules.
【0004】[0004]
【発明が解説しようとする課題】しかしながら、バリア
メタルを用いることはそれ専用の設備(スパッタ装置な
ど)を必要とし、シリコンとの選択性の悪さを要因とし
て工程が複雑になるためコスト高である欠点があった。However, the use of a barrier metal requires a facility (sputtering device, etc.) dedicated to the barrier metal, and the process becomes complicated due to poor selectivity with respect to silicon, resulting in high cost. There was a flaw.
【0005】[0005]
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、コンタクトホ−ルを形成
し、バッファ沸酸でコンタクトホ−ル内の自然酸化膜を
除去した後、酸素を供給した洗浄水で洗浄することによ
り、シリコンノジュ−ルの抑制を安価に行うことのでき
る半導体装置の製造方法を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional drawbacks. After the contact hole is formed and the natural oxide film in the contact hole is removed with buffer hydrofluoric acid. The present invention provides a method of manufacturing a semiconductor device, which can suppress silicon nodules at low cost by cleaning with cleaning water supplied with oxygen.
【0006】[0006]
【作用】本発明によれば、酸素を供給した洗浄水で洗浄
することにより、溶解した酸素とシリコンとによりコン
タクトホ−ル内のシリコン表面にごく薄い(2〜10
Å)新たな自然酸化膜(16)が形成される。この自然
酸化膜(16)は、放置、スチーム、ドライ、など空気
中の酸素と結合した酸化膜とは異なり、極めて薄くしか
も非常に脆いという性質を有する。そのため、シリコン
結晶面を覆うことによってシリコンノジュ−ルの発生を
防止できると同時に、アルミのアロイ工程によるアルミ
との合金化を阻害せずにすむ。According to the present invention, by cleaning with cleaning water supplied with oxygen, the dissolved oxygen and silicon cause the surface of the silicon in the contact hole to become extremely thin (2 to 10).
Å) A new native oxide film (16) is formed. This natural oxide film (16) has a property of being extremely thin and very brittle, unlike an oxide film bonded to oxygen in the air such as being left standing, steam, dry and the like. Therefore, by covering the silicon crystal surface, generation of silicon nodules can be prevented, and at the same time, alloying of aluminum with aluminum in the alloying step can be prevented.
【0007】[0007]
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。まず図2を参照して、回路素子形成
のためにP型またはN型の拡散領域を多数形成した基板
(10)の表面をシリコン酸化膜(11)で被覆し、ホ
トレジストを用いた通常のホトエッチングプロセスによ
りシリコン酸化膜(11)にコンタクトホール(12)
を形成する。コンタクトホール(12)内には前記P型
またはN型拡散領域が露出することになる。尚、基板
(10)はBIP−ICなどのエピタキシャル層でもよ
い。An embodiment of the present invention will be described in detail below with reference to the drawings. First, referring to FIG. 2, the surface of a substrate (10) having a large number of P-type or N-type diffusion regions formed for forming circuit elements is covered with a silicon oxide film (11), and a normal photoresist using a photoresist is used. Contact hole (12) in silicon oxide film (11) by etching process
To form. The P-type or N-type diffusion region is exposed in the contact hole (12). The substrate (10) may be an epitaxial layer such as BIP-IC.
【0008】シリコン酸化膜のエッチングは、沸酸緩衝
液(バッファ−沸酸)または反応性イオンエッチング
(RIE)などにより行われる。実際の工程では、エッ
チング後に水洗、乾燥を行い、次工程が施されるまでの
間空気に晒されることになる。そのためコンタクトホー
ル(12)内のシリコン表面には数十Åの自然酸化膜が
形成され、このままではオ−ミックコンタクトの障害に
なるので、電極材料を堆積する直前に前記酸化膜を除去
するためのプリエッチを行う。プリエッチは、沸酸緩衝
液で数十秒エッチングすることによって行われ、その後
再度水洗と乾燥が行われる。The etching of the silicon oxide film is performed by a hydrofluoric acid buffer solution (buffer-hydrofluoric acid) or reactive ion etching (RIE). In the actual process, the substrate is washed with water and dried after etching, and exposed to air until the next process is performed. Therefore, several tens of liters of natural oxide film is formed on the silicon surface in the contact hole (12), and if it is left as it is, it will become an obstacle to the ohmic contact. Perform a pre-etch. The pre-etching is performed by etching with a hydrofluoric acid buffer solution for several tens of seconds, and then washing with water and drying are performed again.
【0009】上記プリエッチの水洗時に、本願の特徴と
する酸素(O2)供給を行う。即ち図1に示すように、
図示せぬウエハホルダに保持された複数のウエハ(1
3)を洗浄水(14)で満たした洗浄槽(15)内に浸
して水洗を行うに際し、洗浄水(14)内に図示せぬボ
ンベから酸素を供給するものである。洗浄水(14)は
純水であり、洗浄水(14)の液温と圧力はクリーンル
ーム内の気温と気圧に応じて定まる値である。この条件
で洗浄水(14)内の溶存酸素が飽和状態となるよう、
酸素は常時過剰供給するものとする。At the time of washing with water in the above pre-etching, oxygen (O 2 ) which is the feature of the present invention is supplied. That is, as shown in FIG.
A plurality of wafers (1
When immersing 3) in the washing tank (15) filled with the washing water (14) to perform washing with water, oxygen is supplied into the washing water (14) from a cylinder (not shown). The cleaning water (14) is pure water, and the liquid temperature and pressure of the cleaning water (14) are values determined according to the air temperature and atmospheric pressure in the clean room. Under this condition, the dissolved oxygen in the wash water (14) should be saturated,
Oxygen is always supplied in excess.
【0010】このように酸素供給した洗浄水(14)で
ウエハ洗浄を行うと、純水内に溶解した酸素とウエハの
シリコンとが反応してコンタクトホ−ル内に図3に示す
ような極めて薄い(1〜10Å)自然酸化膜(16)が
形成される。この自然酸化膜(16)は上記保管中に形
成された自然酸化膜よりさらに薄く、しかも空気中、ド
ライO2、ウエットO2(スチーム酸化)など空気中の酸
素と結合させた酸化膜に比べ非常に脆く弱い性質を有す
るものである。When the wafer is cleaned with the cleaning water (14) supplied with oxygen in this way, the oxygen dissolved in the pure water reacts with the silicon of the wafer, and the contact hole is extremely exposed as shown in FIG. A thin (1-10Å) native oxide film (16) is formed. This natural oxide film (16) is thinner than the natural oxide film formed during the above-mentioned storage, and moreover, compared with an oxide film combined with oxygen in the air such as air, dry O 2 and wet O 2 (steam oxidation). It is very brittle and weak.
【0011】続いて自然酸化膜が成長しないよう、プリ
エッチ後直ちにスパッタ法によるAl−Siの堆積を行
う。堆積したAl−Si層を通常のホトエッチング技術
によりパタ−ニングして電極(17)を形成し、製造工
程の最終段階付近で約400℃、数十分のアロイ工程を
行う。このアロイ工程で、電極のAl−Siとコンタク
トホール(12)内のシリコンとが合金化して図4に示
すようにオ−ミックコンタクトを形成する。前記溶存酸
素との反応による自然酸化膜(16)は極めて薄く脆い
性質を有するので、Al−Siとシリコンとの共晶化の
阻害とはならない。その一方で、Al−SiとSiとの
界面に自然酸化膜(16)が介在してシリコン結晶面が
露出しないので、シリコンノジュ−ルがコンタクトホー
ル(12)内にエピタキシャル成長することを防止でき
る。Subsequently, Al-Si is deposited by the sputtering method immediately after the pre-etching so that the natural oxide film does not grow. The deposited Al-Si layer is patterned by a normal photoetching technique to form an electrode (17), and an alloying process at about 400 ° C. for several tens of minutes is performed near the final stage of the manufacturing process. In this alloying step, Al-Si of the electrode and the silicon in the contact hole (12) are alloyed to form an ohmic contact as shown in FIG. Since the natural oxide film (16) formed by the reaction with the dissolved oxygen has an extremely thin and brittle property, it does not hinder the eutecticization of Al—Si and silicon. On the other hand, since the natural oxide film (16) is not present at the interface between Al-Si and Si and the silicon crystal plane is not exposed, it is possible to prevent the silicon nodules from epitaxially growing in the contact hole (12). .
【0012】図5は従来法と本願とのコンタクト抵抗と
そのばらつきを比較した図である。コンタクトホール
(12)の大きさは1.6μ×1.6μで、従来法はバ
リアメタルを用いないAl−Siのみの通常プロセスで
ある。具体的には、N型コンタクトはNPNトランジス
タのエミッタ、またはNチャンネル型MOSトランジス
タのソース・ドレイン領域、P型コンタクト領域はPチ
ャンネル型MOSトランジスタのソース・ドレイン領域
である。不純物濃度が高いため、およびバリアハイトの
関係で、N型コンタクトではコンタクト抵抗、ばらつき
共に大差はない。但し従来法で時に見られたシリコンノ
ジュ−ルによるコンタクトホ−ルの埋没は一切みられな
かった。P型コンタクトで比較すると、コンタクト抵抗
が86.0Ωから65.8Ωと20Ωの低下が見られ、
そしてコンタクト抵抗のばらつき(δ/x)が33.4
%から6.6%と大幅に改善できている。もちろん、シ
リコンノジュールによるコンタクトホ−ルの埋没は見ら
れなかった。FIG. 5 is a diagram comparing the contact resistance and its variation between the conventional method and the present application. The size of the contact hole (12) is 1.6 μ × 1.6 μ, and the conventional method is a normal process using only Al—Si without using a barrier metal. Specifically, the N-type contact is the emitter of the NPN transistor or the source / drain region of the N-channel MOS transistor, and the P-type contact region is the source / drain region of the P-channel MOS transistor. Due to the high impurity concentration and the barrier height, the N-type contact has no great difference in contact resistance and variation. However, the burying of the contact hole due to the silicon nodules that was sometimes seen in the conventional method was not observed. Compared with P-type contacts, the contact resistance was reduced from 86.0Ω to 65.8Ω, a decrease of 20Ω.
The variation (δ / x) in contact resistance is 33.4.
% To 6.6%, a significant improvement. Of course, no burial of the contact hole by the silicon nodules was observed.
【0013】このように、本願発明はシリコンのジュー
ル(2)の発生を抑えることにより、P型、N型共に良
好なコンタクトをばらつき無く安定に得られるものであ
る。As described above, according to the present invention, by suppressing generation of the joule (2) of silicon, good contacts for both P type and N type can be stably obtained without variation.
【0014】[0014]
【発明の効果】以上に説明したとおり、本発明によれ
ば、溶存酸素との反応による自然酸化膜を故意的に形成
することによって、シリコンノジュール(2)のエピタ
キシャル成長を防止できる利点を有する。しかもこの自
然酸化膜(16)はアルイ工程により簡単に破壊できる
ものであるから、良好なオ−ミックコンタクトをばらつ
き少なく得ることができる利点を有する。As described above, according to the present invention, it is possible to prevent the epitaxial growth of the silicon nodules (2) by intentionally forming the natural oxide film by the reaction with the dissolved oxygen. Moreover, since the natural oxide film (16) can be easily broken by the Alui process, it has an advantage that good ohmic contact can be obtained with little variation.
【0015】また、酸素を供給するだけの簡単な手法で
あるから、バリアメタルを用いる方法に比べ非常に安価
に実施できる利点を有する。さらに酸素を飽和状態まで
供給するので、処理時間のみの制御で簡単に実施できる
利点を有する。さらに特別な薬品を用いないので無害で
あり、常時酸素供給するので薬液にくらべ処理能力が劣
化しないから、処理の簡便性を一層増大させる利点をも
有するものである。Further, since it is a simple method of only supplying oxygen, it has an advantage that it can be carried out at a very low cost as compared with the method using a barrier metal. Furthermore, since oxygen is supplied to the saturated state, there is an advantage that it can be easily carried out by controlling only the processing time. Further, since no special chemical is used, it is harmless, and since oxygen is constantly supplied, the treatment capacity does not deteriorate as compared with the chemical liquid, and thus it has an advantage of further increasing the convenience of treatment.
【図1】本発明を説明するための概略図である。FIG. 1 is a schematic diagram for explaining the present invention.
【図2】本発明を説明するための第1の断面図である。FIG. 2 is a first sectional view for explaining the present invention.
【図3】本発明を説明するための第2の断面図である。FIG. 3 is a second sectional view for explaining the present invention.
【図4】本発明を説明するための第3の断面図である。FIG. 4 is a third sectional view for explaining the present invention.
【図5】本発明と従来例を比較するための図である。FIG. 5 is a diagram for comparing the present invention with a conventional example.
【図6】従来例を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a conventional example.
Claims (1)
トホールを形成する工程と、 前記コンタクトホール内に生じた自然酸化膜を除去する
ためにウエットエッチングを行う工程と、 前記エッチング液を洗い流すために水洗を行う工程と、
を具備する半導体装置の製造方法において、 前記水洗工程の洗浄水内に酸素を供給することを特徴と
する半導体装置の製造方法。1. A step of forming a contact hole in an insulating film covering a semiconductor surface, a step of performing wet etching to remove a natural oxide film formed in the contact hole, and a step of washing out the etching solution. A step of washing with water,
A method of manufacturing a semiconductor device, comprising: supplying oxygen into the cleaning water in the water washing step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29158592A JPH06140353A (en) | 1992-10-29 | 1992-10-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29158592A JPH06140353A (en) | 1992-10-29 | 1992-10-29 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06140353A true JPH06140353A (en) | 1994-05-20 |
Family
ID=17770845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29158592A Pending JPH06140353A (en) | 1992-10-29 | 1992-10-29 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06140353A (en) |
-
1992
- 1992-10-29 JP JP29158592A patent/JPH06140353A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004047952A (en) | Semiconductor device and method for manufacturing the same | |
KR100238564B1 (en) | Manufacturing method of a semiconductor device | |
JPH0380338B2 (en) | ||
KR100332109B1 (en) | Method of forming a via-hole in a semiconductor device | |
JPS60247928A (en) | Cleaning method of semiconductor substrate | |
JPH06140353A (en) | Manufacture of semiconductor device | |
JPS59165434A (en) | Manufacture of semiconductor device | |
JP2000188292A (en) | Semiconductor device and its manufacture | |
JPH0682652B2 (en) | Method for forming silicon thermal oxide film | |
US20030092273A1 (en) | Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen | |
JPH0122731B2 (en) | ||
JP2808933B2 (en) | Method for manufacturing semiconductor device | |
KR970004427B1 (en) | A method for forming metal layer for semiconductor devices | |
KR940002738B1 (en) | Surface cleaning method of semiconductor substrate | |
JPS63170922A (en) | Wiring method | |
JPH06163719A (en) | Manufacture of semiconductor device | |
KR100443521B1 (en) | Method for manufacturing a semiconductor device | |
JP2000100827A (en) | Manufacturing method for semiconductor device with bipolar transistor | |
JPH03276627A (en) | Manufacture of semiconductor device | |
JPH04286324A (en) | Manufacture of low resistance contact | |
JPH0590193A (en) | Manufacture of semiconductor device | |
JP2001345326A (en) | Semiconductor device and manufacturing method thereof | |
JPS5922343A (en) | Manufacture of semiconductor device | |
JPH07106445A (en) | Fabrication of semiconductor device | |
JPH01283945A (en) | Manufacture of semiconductor device |