JPH06132537A - 多結晶半導体装置 - Google Patents
多結晶半導体装置Info
- Publication number
- JPH06132537A JPH06132537A JP27710892A JP27710892A JPH06132537A JP H06132537 A JPH06132537 A JP H06132537A JP 27710892 A JP27710892 A JP 27710892A JP 27710892 A JP27710892 A JP 27710892A JP H06132537 A JPH06132537 A JP H06132537A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polycrystalline silicon
- film
- grain boundary
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、特性のばらつきがなく信頼性の高
い多結晶シリコンなどの多結晶半導体装置を提供するこ
とを目的とする。 【構成】 本発明では、基準面より表面側に突出する凸
部を有するとともに、少なくとも前記凸部の側壁近傍の
結晶粒界が表面から裏面に向かう方向に形成されている
多結晶半導体１０２の凸部の側壁面すなわち結晶粒界に
添ってキャリアの輸送方向が形成されるようにしてい
る。
い多結晶シリコンなどの多結晶半導体装置を提供するこ
とを目的とする。 【構成】 本発明では、基準面より表面側に突出する凸
部を有するとともに、少なくとも前記凸部の側壁近傍の
結晶粒界が表面から裏面に向かう方向に形成されている
多結晶半導体１０２の凸部の側壁面すなわち結晶粒界に
添ってキャリアの輸送方向が形成されるようにしてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、多結晶半導体装置にか
かり、特に特性のばらつきの少ない多結晶半導体装置に
関する。
かり、特に特性のばらつきの少ない多結晶半導体装置に
関する。
【０００２】
【従来の技術】現在、ＬＳＩの集積度を上げるために半
導体素子の微細化はもとより、回路素子の積層化が積極
的に試みられている。この素子の積層化は、多層構造の
新しい多機能素子への展開や、製造工程の短縮への応用
など多くの可能性を得ており、今や内外で研究開発が繰
り広げられている。
導体素子の微細化はもとより、回路素子の積層化が積極
的に試みられている。この素子の積層化は、多層構造の
新しい多機能素子への展開や、製造工程の短縮への応用
など多くの可能性を得ており、今や内外で研究開発が繰
り広げられている。
【０００３】その１つに図４(a) に示すように、ＴＦＴ
（Thin Film Transistor：薄膜電界効果トランジスタ）
と呼ばれるものがある。ＴＦＴはフラットパネルディス
プレイのスィッチング素子、密着型イメージセンサの駆
動回路など、応用を目的とした研究開発、実用化が精力
的に進められている。この半導体装置は、石英基板１表
面に形成された多結晶シリコン膜２表面にゲート絶縁膜
としての酸化シリコン膜８を介してゲート電極５を形成
し、このゲート電極５をマスクとしてイオン注入を行い
ｎ+ 多結晶領域からなるソ−ス・ドレイン領域３，４を
形成したもので、層間絶縁膜９を介してソ−ス・ドレイ
ン領域にコンタクトするアルミニウム電極６，７が形成
されている。このようなＴＦＴには寄生容量の低減によ
る高速化、ラッチアップフリーのＣＭＯＳ，メモリにお
けるソフトエラーの向上、あるいは３次元ＬＳＩなど、
多くの期待が寄せられている。
（Thin Film Transistor：薄膜電界効果トランジスタ）
と呼ばれるものがある。ＴＦＴはフラットパネルディス
プレイのスィッチング素子、密着型イメージセンサの駆
動回路など、応用を目的とした研究開発、実用化が精力
的に進められている。この半導体装置は、石英基板１表
面に形成された多結晶シリコン膜２表面にゲート絶縁膜
としての酸化シリコン膜８を介してゲート電極５を形成
し、このゲート電極５をマスクとしてイオン注入を行い
ｎ+ 多結晶領域からなるソ−ス・ドレイン領域３，４を
形成したもので、層間絶縁膜９を介してソ−ス・ドレイ
ン領域にコンタクトするアルミニウム電極６，７が形成
されている。このようなＴＦＴには寄生容量の低減によ
る高速化、ラッチアップフリーのＣＭＯＳ，メモリにお
けるソフトエラーの向上、あるいは３次元ＬＳＩなど、
多くの期待が寄せられている。
【０００４】このような従来の半導体装置においては、
高速化をはかろうとした場合、多結晶シリコン膜の電気
特性の改善はもとより、素子の微細化が進められること
になるが、素子の寸法が多結晶半導体の結晶粒径と同程
度になると、素子領域内に存在する結晶粒界の個数が大
きくばらつくことになり、その結果素子間の電気的特性
が大きくばらつき、所望の特性をもつ素子設計を行うこ
とができないという問題がある。またその結果最適な回
路設計ができないために回路特性マージンを大きくとる
必要があり高機能回路を組むことができない、あるいは
歩留まりが下がり、コスト高になるなどの多くの問題を
かかえている。
高速化をはかろうとした場合、多結晶シリコン膜の電気
特性の改善はもとより、素子の微細化が進められること
になるが、素子の寸法が多結晶半導体の結晶粒径と同程
度になると、素子領域内に存在する結晶粒界の個数が大
きくばらつくことになり、その結果素子間の電気的特性
が大きくばらつき、所望の特性をもつ素子設計を行うこ
とができないという問題がある。またその結果最適な回
路設計ができないために回路特性マージンを大きくとる
必要があり高機能回路を組むことができない、あるいは
歩留まりが下がり、コスト高になるなどの多くの問題を
かかえている。
【０００５】これらの問題の根本的な原因は多結晶シリ
コンという多結晶半導体の構造、すなわち結晶粒界の存
在に起因するもので、これは本質的な問題である。
コンという多結晶半導体の構造、すなわち結晶粒界の存
在に起因するもので、これは本質的な問題である。
【０００６】図４(b) は気相成長法によって基板上に成
長させた多結晶シリコン膜の構造を示す。この図によれ
ば単結晶粒２０と結晶粒界２１から構成されており、気
相成長法による多結晶シリコン膜は下地から順次上の方
向に成長するため、結晶粒も上方に伸びた柱状構造とな
る。側面を見ると結晶粒界があたかも竹の節のように見
えることからバンブー構造と呼ばれている。多結晶シリ
コン膜の構造は製造方法に大きく依存するが、基本的に
はいずれも単結晶粒と結晶粒界とによって構成される。
この結晶粒界には多量の格子欠陥があり、この格子欠陥
はシリコンの禁制帯中に電子、正孔（キャリア）の捕獲
準位を形成する。
長させた多結晶シリコン膜の構造を示す。この図によれ
ば単結晶粒２０と結晶粒界２１から構成されており、気
相成長法による多結晶シリコン膜は下地から順次上の方
向に成長するため、結晶粒も上方に伸びた柱状構造とな
る。側面を見ると結晶粒界があたかも竹の節のように見
えることからバンブー構造と呼ばれている。多結晶シリ
コン膜の構造は製造方法に大きく依存するが、基本的に
はいずれも単結晶粒と結晶粒界とによって構成される。
この結晶粒界には多量の格子欠陥があり、この格子欠陥
はシリコンの禁制帯中に電子、正孔（キャリア）の捕獲
準位を形成する。
【０００７】この図４(b) に示した多結晶シリコン膜の
Ａ−Ａ方向およびＢ−Ｂ方向のエネルギーバンド図を図
５(a) および(b) に示す。ｎ型多結晶シリコンの場合、
結晶粒界の捕獲電位に電子が捕獲され、一方ｐ型多結晶
シリコンの場合、結晶粒界の捕獲電位に正孔が捕獲さ
れ、この捕獲された電子が結晶粒界での電位を高め、高
さψB の電位障壁を形成し、結晶粒界を中心として空間
電荷層が形成される。これらの電位障壁ψB と空間電荷
層とによってキャリアは散乱される（T.I.Kamins,J.App
l.Phys.,42,4357(1971) ）。
Ａ−Ａ方向およびＢ−Ｂ方向のエネルギーバンド図を図
５(a) および(b) に示す。ｎ型多結晶シリコンの場合、
結晶粒界の捕獲電位に電子が捕獲され、一方ｐ型多結晶
シリコンの場合、結晶粒界の捕獲電位に正孔が捕獲さ
れ、この捕獲された電子が結晶粒界での電位を高め、高
さψB の電位障壁を形成し、結晶粒界を中心として空間
電荷層が形成される。これらの電位障壁ψB と空間電荷
層とによってキャリアは散乱される（T.I.Kamins,J.App
l.Phys.,42,4357(1971) ）。
【０００８】このように従来の半導体装置では素子領域
を通過するキャリアは、電位障壁と空間電荷層の形成さ
れた結晶粒界を越えなければならない構造となってい
た。素子の微細化が進み、素子の寸法が結晶粒径と同程
度となってきたとき、ある素子ではキャリアの越えなけ
ればならない結晶粒界が１個、ある素子では２個、３個
などとばらつくことになり、この差異がそのまま素子間
の電気特性のばらつきとなってあらわれる。
を通過するキャリアは、電位障壁と空間電荷層の形成さ
れた結晶粒界を越えなければならない構造となってい
た。素子の微細化が進み、素子の寸法が結晶粒径と同程
度となってきたとき、ある素子ではキャリアの越えなけ
ればならない結晶粒界が１個、ある素子では２個、３個
などとばらつくことになり、この差異がそのまま素子間
の電気特性のばらつきとなってあらわれる。
【０００９】
【発明が解決しようとする課題】このように従来の多結
晶シリコンを用いた半導体装置は微細化が進み、素子寸
法が結晶粒径と同程度となると、素子領域内に存在する
結晶粒界の個数が大きくばらつくことになり、素子間の
電気的特性が大きくばらつく原因となっていた。本発明
は前記実情に鑑みてなされたもので、特性のばらつきが
なく信頼性の高い多結晶半導体装置を提供することを目
的とする。
晶シリコンを用いた半導体装置は微細化が進み、素子寸
法が結晶粒径と同程度となると、素子領域内に存在する
結晶粒界の個数が大きくばらつくことになり、素子間の
電気的特性が大きくばらつく原因となっていた。本発明
は前記実情に鑑みてなされたもので、特性のばらつきが
なく信頼性の高い多結晶半導体装置を提供することを目
的とする。
【００１０】
【課題を解決するための手段】そこで本発明では、基準
面より表面側に突出する凸部を有するとともに、少なく
とも前記凸部の側壁近傍の結晶粒界が表面から裏面に向
かう方向に形成されている多結晶半導体基板の凸部の表
面すなわち結晶粒界に添ってキャリアの輸送方向が形成
されるようにしている。
面より表面側に突出する凸部を有するとともに、少なく
とも前記凸部の側壁近傍の結晶粒界が表面から裏面に向
かう方向に形成されている多結晶半導体基板の凸部の表
面すなわち結晶粒界に添ってキャリアの輸送方向が形成
されるようにしている。
【００１１】すなわち本発明の第１では、基準面より表
面側に突出する凸部を有するとともに、少なくとも前記
凸部の側壁近傍の結晶粒界が表面から裏面に向かう方向
に形成されている多結晶半導体基板の凸部の表面にソ−
ス領域またはドレイン領域を形成し、この多結晶半導体
基板の基準面の所定領域にドレイン領域またはソース領
域を形成して、多結晶半導体基板の凸部の側壁にゲート
電極を形成するようにしている。
面側に突出する凸部を有するとともに、少なくとも前記
凸部の側壁近傍の結晶粒界が表面から裏面に向かう方向
に形成されている多結晶半導体基板の凸部の表面にソ−
ス領域またはドレイン領域を形成し、この多結晶半導体
基板の基準面の所定領域にドレイン領域またはソース領
域を形成して、多結晶半導体基板の凸部の側壁にゲート
電極を形成するようにしている。
【００１２】また本発明の第２では、この多結晶半導体
基板の凸部の表面の所定領域にエミッタまたはコレクタ
領域を形成する一方、多結晶半導体基板の基準面近傍に
コレクタ領域またはエミッタ領域を形成し、多結晶半導
体基板で前記コレクタ領域とエミッタ領域とによって挾
まれる領域にべース領域を形成するようにしている。
基板の凸部の表面の所定領域にエミッタまたはコレクタ
領域を形成する一方、多結晶半導体基板の基準面近傍に
コレクタ領域またはエミッタ領域を形成し、多結晶半導
体基板で前記コレクタ領域とエミッタ領域とによって挾
まれる領域にべース領域を形成するようにしている。
【００１３】
【作用】上記構成によれば、基準面より表面側に突出す
る凸部を有するとともに、少なくとも前記凸部の側壁近
傍の結晶粒界が表面から裏面に向かう方向に形成されて
いる多結晶半導体基板の凸部の側面の表面すなわち結晶
粒界に添ってキャリアの輸送方向が形成されるようにし
ているため、結晶粒界を越える必要がないため、結晶粒
界の数によって特性が依存することなく均一で信頼性の
高い半導体装置を得ることができる。
る凸部を有するとともに、少なくとも前記凸部の側壁近
傍の結晶粒界が表面から裏面に向かう方向に形成されて
いる多結晶半導体基板の凸部の側面の表面すなわち結晶
粒界に添ってキャリアの輸送方向が形成されるようにし
ているため、結晶粒界を越える必要がないため、結晶粒
界の数によって特性が依存することなく均一で信頼性の
高い半導体装置を得ることができる。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００１５】この例では図１にその製造工程図を示すよ
うに、気相成長によってバンブー構造の多結晶シリコン
膜１０２を形成し、この多結晶シリコン膜の成膜方向に
添ってチャネル領域を形成してＦＥＴを形成するように
したことを特徴とする。
うに、気相成長によってバンブー構造の多結晶シリコン
膜１０２を形成し、この多結晶シリコン膜の成膜方向に
添ってチャネル領域を形成してＦＥＴを形成するように
したことを特徴とする。
【００１６】まず、図１(a) に示すように、気相成長法
により石英基板１０１の表面にバンブー構造の多結晶シ
リコン膜を成膜し、フォトリソグラフィ、エッチング、
反応性イオンエッチングを２回繰り返し、凸状の多結晶
シリコン膜１０２を形成する。
により石英基板１０１の表面にバンブー構造の多結晶シ
リコン膜を成膜し、フォトリソグラフィ、エッチング、
反応性イオンエッチングを２回繰り返し、凸状の多結晶
シリコン膜１０２を形成する。
【００１７】次いで図１(b) に示すように、イオン注入
法により凸状の多結晶シリコン膜１０２の凸面および底
面に不純物イオンを注入しソ−ス・ドレイン領域１０
３，１０４を形成した後、熱酸化あるいはＣＶＤ法等に
よりゲート酸化膜１０５を形成する（ソ−ス・ドレイン
を構成する多結晶シリコン領域の間の垂直に切り立った
側壁がゲートである）。
法により凸状の多結晶シリコン膜１０２の凸面および底
面に不純物イオンを注入しソ−ス・ドレイン領域１０
３，１０４を形成した後、熱酸化あるいはＣＶＤ法等に
よりゲート酸化膜１０５を形成する（ソ−ス・ドレイン
を構成する多結晶シリコン領域の間の垂直に切り立った
側壁がゲートである）。
【００１８】そして、図１(c) に示すように高不純物濃
度のポリシリコン膜等をＣＶＤ法等により成膜し、ゲー
ト電極１０６を形成する。
度のポリシリコン膜等をＣＶＤ法等により成膜し、ゲー
ト電極１０６を形成する。
【００１９】この後ＣＶＤ法により、図１(d) に示すよ
うに酸化シリコン膜からなる層間絶縁膜１０７を形成
し、これにコンタクトを形成してアルミニウムなどの金
属配線を形成しソ−ス電極１０８，ドレイン電極１０
９，ゲート電極１１０が形成される。
うに酸化シリコン膜からなる層間絶縁膜１０７を形成
し、これにコンタクトを形成してアルミニウムなどの金
属配線を形成しソ−ス電極１０８，ドレイン電極１０
９，ゲート電極１１０が形成される。
【００２０】このようにして形成された半導体装置にお
いてはゲート電極１１０が基板表面に垂直に形成されて
おり、素子領域においてキャリアは垂直方向に輸送され
る。この素子領域の多結晶シリコンは、気相成長法によ
って形成された垂直方向に柱状をなす単結晶粒から構成
されている。図２(a) に多結晶シリコンの構造を示すと
共に、図２(b) および図２(c) に、この多結晶シリコン
膜のＡ−Ａ方向およびＢ−Ｂ方向のエネルギーバンド図
を示す。ここではｎ型多結晶シリコンの場合を示す。同
図中、Ａ−Ａ´がキャリアの移動方向であり、この方向
に移動するキャリアは結晶粒界を越える必要はなく、雨
どい状のポテンシャル面を流れていくことがわかる。バ
ンド構造はｎ型多結晶シリコンの無バイアスの場合を示
す図であるが、ｐ型多結晶シリコンにゲート電界をかけ
てｎ−チャネルを形成したときも同様に考えて良い。ま
たｐ型多結晶シリコンにゲート電界をかけてｎチャネル
を形成したときも同様に考えられる。また、ｐ型多結晶
シリコンの無バイアス状態あるいはｎ型多結晶シリコン
にゲート電界をかけてｐチャネルを形成した場合には、
図２(c) を上下反転して正孔が逆さの雨どいを流れてい
くと考えて良い。
いてはゲート電極１１０が基板表面に垂直に形成されて
おり、素子領域においてキャリアは垂直方向に輸送され
る。この素子領域の多結晶シリコンは、気相成長法によ
って形成された垂直方向に柱状をなす単結晶粒から構成
されている。図２(a) に多結晶シリコンの構造を示すと
共に、図２(b) および図２(c) に、この多結晶シリコン
膜のＡ−Ａ方向およびＢ−Ｂ方向のエネルギーバンド図
を示す。ここではｎ型多結晶シリコンの場合を示す。同
図中、Ａ−Ａ´がキャリアの移動方向であり、この方向
に移動するキャリアは結晶粒界を越える必要はなく、雨
どい状のポテンシャル面を流れていくことがわかる。バ
ンド構造はｎ型多結晶シリコンの無バイアスの場合を示
す図であるが、ｐ型多結晶シリコンにゲート電界をかけ
てｎ−チャネルを形成したときも同様に考えて良い。ま
たｐ型多結晶シリコンにゲート電界をかけてｎチャネル
を形成したときも同様に考えられる。また、ｐ型多結晶
シリコンの無バイアス状態あるいはｎ型多結晶シリコン
にゲート電界をかけてｐチャネルを形成した場合には、
図２(c) を上下反転して正孔が逆さの雨どいを流れてい
くと考えて良い。
【００２１】ソ−ス・ドレイン領域では不純物濃度が高
いために、空間電荷層の幅が十分に狭くなり、キャリア
はトンネル現象によって流れることができるため、結晶
粒界による散乱はない。従っていずれの方向にキャリア
を流す構造をとるようにしても問題はない。
いために、空間電荷層の幅が十分に狭くなり、キャリア
はトンネル現象によって流れることができるため、結晶
粒界による散乱はない。従っていずれの方向にキャリア
を流す構造をとるようにしても問題はない。
【００２２】また、多結晶シリコンを気相成長法で形成
した場合、結晶粒は膜厚が０．１μm 以下の場合は不規
則であるが、０．５〜１．０μm と厚くなってくると、
基板に垂直に一定の面がそろうようになる(T.I.Kamins,
J,Electrochem.Soc.125,927(1978),N.Nagashima and N.
Kubota,Japan,J.Appl.Phys.14,1105(1975)) 。一般に気
相成長法で形成される多結晶シリコン膜は、低温で、
（１００）配向となる。従って（１００）配向を用いれ
ばキャリアの移動度の大きな（１００）方向にキャリア
を移動させることになり、電気特性を向上させることが
できる。このようにして特性にばらつきがなくかつ高速
動作可能な半導体装置を提供することができる。従って
特に、１枚の基板上に多数個の上記ＦＥＴを配列してス
イッチング素子を構成するような場合など、特性のばら
つきがないため極めて信頼性の高いスィッチング素子と
して用いることができる。
した場合、結晶粒は膜厚が０．１μm 以下の場合は不規
則であるが、０．５〜１．０μm と厚くなってくると、
基板に垂直に一定の面がそろうようになる(T.I.Kamins,
J,Electrochem.Soc.125,927(1978),N.Nagashima and N.
Kubota,Japan,J.Appl.Phys.14,1105(1975)) 。一般に気
相成長法で形成される多結晶シリコン膜は、低温で、
（１００）配向となる。従って（１００）配向を用いれ
ばキャリアの移動度の大きな（１００）方向にキャリア
を移動させることになり、電気特性を向上させることが
できる。このようにして特性にばらつきがなくかつ高速
動作可能な半導体装置を提供することができる。従って
特に、１枚の基板上に多数個の上記ＦＥＴを配列してス
イッチング素子を構成するような場合など、特性のばら
つきがないため極めて信頼性の高いスィッチング素子と
して用いることができる。
【００２３】次に本発明の第２の実施例としてバイポ−
ラトランジスタについて説明する。この例では多結晶シ
リコン膜からなるベースおよびドリフト領域を流れるキ
ャリアが膜厚方向に粒状構造の軸に添って流れるように
したことを特徴とする。
ラトランジスタについて説明する。この例では多結晶シ
リコン膜からなるベースおよびドリフト領域を流れるキ
ャリアが膜厚方向に粒状構造の軸に添って流れるように
したことを特徴とする。
【００２４】まず図３(a) に示すように、石英基板１０
１の表面に気相成長法によりバンブー構造の多結晶シリ
コン膜を順次成膜し、ｐ+ 層からなるコレクタ層２０
９，ｎ層からなるドリフト層２０８，ｐ型ベース層２０
７とを得、このｐ型ベース層２０７内にｎ型不純物を拡
散し、ｎ+ エミッタ層２０６を形成する。
１の表面に気相成長法によりバンブー構造の多結晶シリ
コン膜を順次成膜し、ｐ+ 層からなるコレクタ層２０
９，ｎ層からなるドリフト層２０８，ｐ型ベース層２０
７とを得、このｐ型ベース層２０７内にｎ型不純物を拡
散し、ｎ+ エミッタ層２０６を形成する。
【００２５】そしてフォトリソグラフィ、エッチング、
反応性イオンエッチングを３回繰り返し、３段の凸状の
多結晶シリコン膜を形成し、図３(b) に示すように、熱
酸化あるいはＣＶＤ法等により酸化シリコン膜２０５を
形成する。
反応性イオンエッチングを３回繰り返し、３段の凸状の
多結晶シリコン膜を形成し、図３(b) に示すように、熱
酸化あるいはＣＶＤ法等により酸化シリコン膜２０５を
形成する。
【００２６】この後、酸化シリコン膜２０５の所望の領
域にコンタクト窓を形成し、不純物を添加しながらＣＶ
Ｄ法により、図３(c) に示すように高不純物濃度の多結
晶シリコンを形成し、エミッタ電極２０４を形成する。
そしてこの上層に酸化シリコン膜からなる層間絶縁膜２
１０を形成し、これにコンタクトを形成してアルミニウ
ムなどの金属配線を形成しベース電極２０１、エミッタ
電極２０２，コレクタ電極２０３を形成する。
域にコンタクト窓を形成し、不純物を添加しながらＣＶ
Ｄ法により、図３(c) に示すように高不純物濃度の多結
晶シリコンを形成し、エミッタ電極２０４を形成する。
そしてこの上層に酸化シリコン膜からなる層間絶縁膜２
１０を形成し、これにコンタクトを形成してアルミニウ
ムなどの金属配線を形成しベース電極２０１、エミッタ
電極２０２，コレクタ電極２０３を形成する。
【００２７】このようにして形成された半導体装置にお
いてはベース領域２０７およびドリフト領域２０８を流
れるキャリアは多結晶シリコンの柱状構造の軸に添って
流れ結晶粒界を越える必要がないため、結晶粒界による
散乱を受けることなく、エミッタ−コレクタ間を流れ
る。従って高速動作可能でかつ、微細化に際しても特性
にばらつきのない、バイポ−ラトランジスタを得ること
ができる。
いてはベース領域２０７およびドリフト領域２０８を流
れるキャリアは多結晶シリコンの柱状構造の軸に添って
流れ結晶粒界を越える必要がないため、結晶粒界による
散乱を受けることなく、エミッタ−コレクタ間を流れ
る。従って高速動作可能でかつ、微細化に際しても特性
にばらつきのない、バイポ−ラトランジスタを得ること
ができる。
【００２８】なお、前記実施例ではいずれも多結晶シリ
コンの軸構造を用いたが、多結晶シリコンに限定される
こと無く、ＩｎＳｂ，ＧａＡｓなどの化合物半導体など
他の材料の軸構造にも適用可能である。
コンの軸構造を用いたが、多結晶シリコンに限定される
こと無く、ＩｎＳｂ，ＧａＡｓなどの化合物半導体など
他の材料の軸構造にも適用可能である。
【００２９】また、前記多結晶シリコン膜はいずれの実
施例においても気相成長法によって成膜したが、多結晶
シリコン膜の粒配列を揃えるため、他の方法を用いるよ
うにしてもよい。
施例においても気相成長法によって成膜したが、多結晶
シリコン膜の粒配列を揃えるため、他の方法を用いるよ
うにしてもよい。
【００３０】
【発明の効果】以上説明してきたように、本発明によれ
ば、キャリアの輸送方向を多結晶半導体の柱状構造の軸
方向に定め、キャリアが素子領域内の結晶粒界を越える
ことなく動作するため、素子間の電気的特性のばらつき
を小さく抑え、所望の特性をもつ多結晶半導体装置を得
ること可能となる。
ば、キャリアの輸送方向を多結晶半導体の柱状構造の軸
方向に定め、キャリアが素子領域内の結晶粒界を越える
ことなく動作するため、素子間の電気的特性のばらつき
を小さく抑え、所望の特性をもつ多結晶半導体装置を得
ること可能となる。
【図１】本発明の第１の実施例のＦＥＴの製造工程図
【図２】同ＦＥＴの粒界とバンド構造図
【図３】本発明の第２の実施例のバイポ−ラトランジス
タの製造工程図
タの製造工程図
【図４】従来例のＦＥＴの製造工程図
【図５】同ＦＥＴの粒界とバンド構造図
１０１ 石英基板 １０２ 多結晶シリコン膜 １０３ ソ−ス領域 １０４ ドレイン領域 １０５ ゲート酸化膜 １０６ ゲート電極 １０７ 層間絶縁膜 １０８ ソ−ス電極 １０９ ドレイン電極 １１０ ゲート電極 ２０１ ベース電極 ２０２ エミッタ（アルミニウム）電極 ２０３ コレクタ電極 ２０４ エミッタ電極 ２０５ 酸化シリコン膜 ２０６ エミッタ層 ２０７ ベース層 ２０８ ドリフト層 ２０９ コレクタ領域 ２１０ 層間絶縁膜
Claims (2)
- 【請求項１】 基準面より表面側に突出する凸部を有す
るとともに、少なくとも前記凸部の側壁近傍の結晶粒界
が表面から裏面に向かう方向に形成されている多結晶半
導体基板と、 この多結晶半導体基板の凸部の表面に形成されるソ−ス
領域またはドレイン領域と、 前記多結晶半導体基板の基準面の所定領域に形成される
ドレイン領域またはソース領域と、 前記多結晶半導体基板の凸部の側壁に形成されるゲート
電極とを具備したことを特徴とする多結晶半導体装置。 - 【請求項２】 基準面より表面側に突出する凸部を有す
るとともに、少なくとも前記凸部の側壁近傍の結晶粒界
が表面から裏面に向かう方向に形成されている多結晶半
導体基板と、 この多結晶半導体基板の凸部の表面の所定領域に形成さ
れるエミッタまたはコレクタ領域と、 前記多結晶半導体基板の基準面近傍に形成されるコレク
タ領域またはエミッタ領域と、 前記多結晶半導体基板の前記コレクタ領域とエミッタ領
域とによって挾まれる領域に形成されるべース領域とを
具備したことを特徴とする多結晶半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27710892A JPH06132537A (ja) | 1992-10-15 | 1992-10-15 | 多結晶半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27710892A JPH06132537A (ja) | 1992-10-15 | 1992-10-15 | 多結晶半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132537A true JPH06132537A (ja) | 1994-05-13 |
Family
ID=17578897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27710892A Pending JPH06132537A (ja) | 1992-10-15 | 1992-10-15 | 多結晶半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132537A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166861B2 (en) * | 2003-01-23 | 2007-01-23 | Dai Nippon Printing Co., Ltd. | Thin-film transistor and method for manufacturing the same |
| JPWO2014136636A1 (ja) * | 2013-03-06 | 2017-02-09 | 住友化学株式会社 | 薄膜トランジスタ |
-
1992
- 1992-10-15 JP JP27710892A patent/JPH06132537A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166861B2 (en) * | 2003-01-23 | 2007-01-23 | Dai Nippon Printing Co., Ltd. | Thin-film transistor and method for manufacturing the same |
| JPWO2014136636A1 (ja) * | 2013-03-06 | 2017-02-09 | 住友化学株式会社 | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049110A (en) | Body driven SOI-MOS field effect transistor | |
| US7339235B1 (en) | Semiconductor device having SOI structure and manufacturing method thereof | |
| US6049106A (en) | Large grain single crystal vertical thin film polysilicon MOSFETs | |
| US6509586B2 (en) | Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit | |
| US3986903A (en) | Mosfet transistor and method of fabrication | |
| KR100647173B1 (ko) | 혁신적인 전계 효과 트랜지스터와 제조방법 | |
| US5420048A (en) | Manufacturing method for SOI-type thin film transistor | |
| US20050040461A1 (en) | Semiconductor device | |
| US7227264B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20010017392A1 (en) | Vertical transport MOSFETs and method for making the same | |
| US3883372A (en) | Method of making a planar graded channel MOS transistor | |
| US20030155592A1 (en) | Semiconductor device and complementary semiconductor device | |
| JPH05297413A (ja) | 液晶表示装置 | |
| JPH06132537A (ja) | 多結晶半導体装置 | |
| US6437403B1 (en) | Semiconductor device | |
| JPH0697694B2 (ja) | 相補型薄膜トランジスタ | |
| EP0690513B1 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| US6635927B2 (en) | Semiconductor device and method for fabricating the same | |
| US4635089A (en) | MIS-integrated semiconductor device | |
| JP2637186B2 (ja) | 半導体装置 | |
| KR102537599B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| JPH0294559A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6094778A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH07169958A (ja) | 半導体装置およびその製造方法 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ |