JPH06132486A - カスケード接続の制御方法 - Google Patents
カスケード接続の制御方法Info
- Publication number
- JPH06132486A JPH06132486A JP27695392A JP27695392A JPH06132486A JP H06132486 A JPH06132486 A JP H06132486A JP 27695392 A JP27695392 A JP 27695392A JP 27695392 A JP27695392 A JP 27695392A JP H06132486 A JPH06132486 A JP H06132486A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- integrated circuit
- cascade
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路の動作周波数が集積回路間の信号の
遅延時間に拘束されず、なおかつ配線やその接続端子数
の増加を伴わないようなカスケード接続の制御方法を提
供する。 【構成】 内部回路6の動作中に、カスケード順設定信
号発生回路4が動作し次段集積回路36のカスケード処
理を同時に行い、集積回路間でカスケード順設定信号C
Oを転送する時間や動作準備時間の無駄を省く。
遅延時間に拘束されず、なおかつ配線やその接続端子数
の増加を伴わないようなカスケード接続の制御方法を提
供する。 【構成】 内部回路6の動作中に、カスケード順設定信
号発生回路4が動作し次段集積回路36のカスケード処
理を同時に行い、集積回路間でカスケード順設定信号C
Oを転送する時間や動作準備時間の無駄を省く。
Description
【0001】
【産業上の利用分野】本発明は、順番に動作するように
カスケード接続された複数の集積回路に係わるものであ
り、特にそのカスケード接続の制御方法に関するもので
ある。
カスケード接続された複数の集積回路に係わるものであ
り、特にそのカスケード接続の制御方法に関するもので
ある。
【0002】
【従来の技術】カスケード接続が可能な複数の集積回路
を互いにカスケード接続したカスケード接続回路を制御
する方法としては、集積回路間で転送される動作開始信
号による制御方法、或いは、集積回路に内蔵されたカウ
ンタ回路による制御方法が考えられる。
を互いにカスケード接続したカスケード接続回路を制御
する方法としては、集積回路間で転送される動作開始信
号による制御方法、或いは、集積回路に内蔵されたカウ
ンタ回路による制御方法が考えられる。
【0003】まず、従来どおり、集積回路間で転送され
る動作開始信号により動作開始順(以後「カスケード
順」ということもある)を設定する場合、各集積回路内
部に施されるブロック回路図を図5に示しその制御方法
について以下に説明する。前段集積回路37及び次段集
積回路39は、カスケード動作制御に関して本集積回路
38と同じ構造を有している。
る動作開始信号により動作開始順(以後「カスケード
順」ということもある)を設定する場合、各集積回路内
部に施されるブロック回路図を図5に示しその制御方法
について以下に説明する。前段集積回路37及び次段集
積回路39は、カスケード動作制御に関して本集積回路
38と同じ構造を有している。
【0004】入力端子12を介してカウンタ動作開始信
号SPが、また入力端子13を介してクロック信号CK
が、内部回路6に入力されその通常動作において用いら
れる。前段集積回路37は、出力端子17’を介してカ
スケード動作開始信号CEIを本集積回路の入力端子1
6に出力する。
号SPが、また入力端子13を介してクロック信号CK
が、内部回路6に入力されその通常動作において用いら
れる。前段集積回路37は、出力端子17’を介してカ
スケード動作開始信号CEIを本集積回路の入力端子1
6に出力する。
【0005】カスケード動作制御回路3は、入力端子1
6を介してカスケード動作開始信号CEIの入力を受け
た後、本集積回路38の内部回路6へ動作を開始するよ
うに指示する動作開始信号CCを内部回路6に出力す
る。
6を介してカスケード動作開始信号CEIの入力を受け
た後、本集積回路38の内部回路6へ動作を開始するよ
うに指示する動作開始信号CCを内部回路6に出力す
る。
【0006】該動作開始信号CCの入力を受け内部回路
6は、動作を開始し自らの動作をすべて終了すると、次
段集積回路カスケード動作開始信号作成回路5に対し動
作終了を告げるカスケード制御信号CBを出力する。該
カスケード制御信号CBの入力を受け次段集積回路カス
ケード動作開始信号作成回路5は、次段の集積回路39
が動作を開始するよう指示するため動作開始信号CEO
を作成し、出力端子17を介して次段集積回路の入力端
子16’に出力する。次段以後の集積回路は、本集積回
路と同様にカスケード順に動作する。これでは、内部回
路6の動作時間にさらに各集積回路間のカスケード動作
開始信号CEI、CEOの転送に要する時間やカスケー
ド動作制御回路3による動作開始準備に要する時間が伝
達遅延時間となり、この伝達遅延時間がクロック信号C
Kの1周期内に納まらない場合には動作タイミングがず
れてしまう。
6は、動作を開始し自らの動作をすべて終了すると、次
段集積回路カスケード動作開始信号作成回路5に対し動
作終了を告げるカスケード制御信号CBを出力する。該
カスケード制御信号CBの入力を受け次段集積回路カス
ケード動作開始信号作成回路5は、次段の集積回路39
が動作を開始するよう指示するため動作開始信号CEO
を作成し、出力端子17を介して次段集積回路の入力端
子16’に出力する。次段以後の集積回路は、本集積回
路と同様にカスケード順に動作する。これでは、内部回
路6の動作時間にさらに各集積回路間のカスケード動作
開始信号CEI、CEOの転送に要する時間やカスケー
ド動作制御回路3による動作開始準備に要する時間が伝
達遅延時間となり、この伝達遅延時間がクロック信号C
Kの1周期内に納まらない場合には動作タイミングがず
れてしまう。
【0007】次に、動作の遅れの無いように工夫された
例を説明する。集積回路に内蔵されたカウンタ回路によ
りカスケード順を設定する場合、カスケード動作制御に
携わる集積回路内部のブロック回路図を図6に示しその
制御方法について説明する。入力端子列18は、n個の
入力端子R1、R2、…、Rnから構成され、数字nは
カスケード接続する集積回路の数の底を2とした対数で
与えられる。例えば、図6(b)に示すようにカスケー
ド動作制御回路3に信号CE1、CE2、…、CEnを
入力するための入力端子列18を4つの入力端子R1、
R2、R3、R4で構成すれば、16個以下の集積回路
をカスケード接続することができる。仮に、本集積回路
のカスケード順を10番目と設定したい時、そのバイナ
リー値1010を与えるため、その入力信号CE1、C
E2、CE3、CE4の値が順に1、0、1、0となる
ように、回路パターン上において入力端子R1、R3に
電圧Vccを印加し入力端子R2、R4を接地する。こ
のようにして、常時カスケード順をバイナリー値で供給
するカスケード動作開始信号CE1、CE2、…、CE
nがカスケード動作制御回路3に入力されることにな
る。
例を説明する。集積回路に内蔵されたカウンタ回路によ
りカスケード順を設定する場合、カスケード動作制御に
携わる集積回路内部のブロック回路図を図6に示しその
制御方法について説明する。入力端子列18は、n個の
入力端子R1、R2、…、Rnから構成され、数字nは
カスケード接続する集積回路の数の底を2とした対数で
与えられる。例えば、図6(b)に示すようにカスケー
ド動作制御回路3に信号CE1、CE2、…、CEnを
入力するための入力端子列18を4つの入力端子R1、
R2、R3、R4で構成すれば、16個以下の集積回路
をカスケード接続することができる。仮に、本集積回路
のカスケード順を10番目と設定したい時、そのバイナ
リー値1010を与えるため、その入力信号CE1、C
E2、CE3、CE4の値が順に1、0、1、0となる
ように、回路パターン上において入力端子R1、R3に
電圧Vccを印加し入力端子R2、R4を接地する。こ
のようにして、常時カスケード順をバイナリー値で供給
するカスケード動作開始信号CE1、CE2、…、CE
nがカスケード動作制御回路3に入力されることにな
る。
【0008】入力端子12を介してカウンタ動作開始信
号SPが、また入力端子13を介してクロック信号CK
が、それぞれ分岐信号SPb、CKbとしてクロック計
数用カウンタ回路2に入力される。クロック計数用カウ
ンタ回路2は、カウンタ動作開始信号SPの立ち上がり
でリセットされた後、クロック信号CKの立ち上がり数
(または立ち下がり数)をカウントする。仮に、どの集
積回路の動作時間もクロック信号CKの立ち上がり数1
00回分であるならば、通常は”LOW”レベルであ
り、100回カウントする毎に1回瞬時の間”HIG
H”レベルに立ち上がるカウント信号CTをカスケード
動作制御回路部3に出力する。
号SPが、また入力端子13を介してクロック信号CK
が、それぞれ分岐信号SPb、CKbとしてクロック計
数用カウンタ回路2に入力される。クロック計数用カウ
ンタ回路2は、カウンタ動作開始信号SPの立ち上がり
でリセットされた後、クロック信号CKの立ち上がり数
(または立ち下がり数)をカウントする。仮に、どの集
積回路の動作時間もクロック信号CKの立ち上がり数1
00回分であるならば、通常は”LOW”レベルであ
り、100回カウントする毎に1回瞬時の間”HIG
H”レベルに立ち上がるカウント信号CTをカスケード
動作制御回路部3に出力する。
【0009】ところで、カウンタ動作開始信号SPのも
う一方の分岐信号SPa、及びクロック信号CKのもう
一方の分岐信号CKaは内部回路6に入力されその通常
動作において用いられる。
う一方の分岐信号SPa、及びクロック信号CKのもう
一方の分岐信号CKaは内部回路6に入力されその通常
動作において用いられる。
【0010】カスケード動作制御回路3は、カウント信
号CTの立ち上がり数n(CT)を数える。カウント信
号CTの立ち上がり数n(CT)は、現在どの集積回路
が動作中かを示している。つまりn(CT)=5なら
ば、カスケード順が5番目の集積回路が動作している。
このカウント信号CTの立ち上がり数n(CK)とカス
ケード動作開始信号CE1、CE2、…、CEnから与
えられるバイナリー値のカスケード順とを比較し一致し
た時点で、本集積回路40の内部回路6へ動作を開始す
るように指示する動作開始信号CCを内部回路6に出力
する。このようにして、集積回路間の動作終了の連絡と
動作開始の指示となる信号を転送する遅延時間が全く無
くすことができる。
号CTの立ち上がり数n(CT)を数える。カウント信
号CTの立ち上がり数n(CT)は、現在どの集積回路
が動作中かを示している。つまりn(CT)=5なら
ば、カスケード順が5番目の集積回路が動作している。
このカウント信号CTの立ち上がり数n(CK)とカス
ケード動作開始信号CE1、CE2、…、CEnから与
えられるバイナリー値のカスケード順とを比較し一致し
た時点で、本集積回路40の内部回路6へ動作を開始す
るように指示する動作開始信号CCを内部回路6に出力
する。このようにして、集積回路間の動作終了の連絡と
動作開始の指示となる信号を転送する遅延時間が全く無
くすことができる。
【0011】しかし、この場合入力端子R1、R2、
…、Rnを多く設けなければならないので、コストが大
きくなる。
…、Rnを多く設けなければならないので、コストが大
きくなる。
【0012】
【発明が解決しようとする課題】上述のように、動作開
始信号CEOによりカスケード順を制御する方法では、
集積回路間の信号の転送時に於ける転送に要する時間と
動作状態になるまでの動作準備時間を加えた遅延時間
が、動作クロックの周期に対して無視できないほど大き
いため、この遅延時間によって集積回路の動作速度の上
限が決められてしまう。例えば、動作クロック1周期で
1動作を行う集積回路の場合、遅延時間が動作クロック
1周期分であれば、動作タイミングが1クロック分ずれ
てしまうことになる。
始信号CEOによりカスケード順を制御する方法では、
集積回路間の信号の転送時に於ける転送に要する時間と
動作状態になるまでの動作準備時間を加えた遅延時間
が、動作クロックの周期に対して無視できないほど大き
いため、この遅延時間によって集積回路の動作速度の上
限が決められてしまう。例えば、動作クロック1周期で
1動作を行う集積回路の場合、遅延時間が動作クロック
1周期分であれば、動作タイミングが1クロック分ずれ
てしまうことになる。
【0013】また、カウンタ回路を内蔵する方法では、
入力端子R1、R2、…、Rnを多く設けなければなら
ないので、コストが大きくなる。
入力端子R1、R2、…、Rnを多く設けなければなら
ないので、コストが大きくなる。
【0014】本発明の目的は、集積回路の動作周波数が
集積回路間の信号の遅延時間に拘束されず、なおかつ配
線やその接続端子数の増加を伴わないようなカスケード
接続の制御方法を提供する。
集積回路間の信号の遅延時間に拘束されず、なおかつ配
線やその接続端子数の増加を伴わないようなカスケード
接続の制御方法を提供する。
【0015】
【課題を解決するための手段】本発明のカスケード接続
の制御方法は、複数の集積回路をカスケード接続したカ
スケード接続制御回路において、各集積回路固有の通常
動作中に、その次順に動作する集積回路の動作開始順の
設定を完了することを特徴とする。また、上記の全集積
回路内部に、次順に動作する集積回路に対しその動作開
始順を伝達する信号を作成し出力する設定信号発生回路
と、前順に動作する集積回路が有する前記設定信号発生
回路から入力される信号を保持する設定信号保持回路と
を施した場合、各集積回路固有の動作開始初期に、次順
に動作する集積回路の動作開始順を伝達する信号を前記
設定信号発生回路が出力し、これを次順に動作する集積
回路の有する前記設定信号保持回路が保持するカスケー
ド接続の制御方法は効果的である。或いは、所定時間毎
に各集積回路固有の動作を中断し、次順に動作する集積
回路の動作開始順を伝達する信号を前記設定信号発生回
路が出力し、これを次順に動作する集積回路の有する前
記設定信号保持回路が保持したあと中断した各集積回路
固有の動作を再度継続して開始するカスケード接続の制
御方法も効果的である。さらに、1個の前記設定信号発
生回路を全集積回路外部に設け、前記設定信号発生回路
から入力される信号を保持する設定信号保持回路を全集
積回路内部に施した場合、各集積回路固有の動作開始初
期に、次順に動作する集積回路の動作開始順を伝達する
信号を前記設定信号発生回路が出力し、これを次順に動
作する集積回路の有する前記設定信号保持回路が保持す
るカスケード接続の制御方法は効果的である。或いは、
所定時間毎に各集積回路固有の動作を中断し、次順に動
作する集積回路の動作開始順を伝達する信号を前記設定
信号発生回路が出力し、これを次順に動作する集積回路
の有する前記設定信号保持回路が保持したあと中断した
各集積回路固有の動作を再度継続して開始するカスケー
ド接続の制御方法も効果的である。
の制御方法は、複数の集積回路をカスケード接続したカ
スケード接続制御回路において、各集積回路固有の通常
動作中に、その次順に動作する集積回路の動作開始順の
設定を完了することを特徴とする。また、上記の全集積
回路内部に、次順に動作する集積回路に対しその動作開
始順を伝達する信号を作成し出力する設定信号発生回路
と、前順に動作する集積回路が有する前記設定信号発生
回路から入力される信号を保持する設定信号保持回路と
を施した場合、各集積回路固有の動作開始初期に、次順
に動作する集積回路の動作開始順を伝達する信号を前記
設定信号発生回路が出力し、これを次順に動作する集積
回路の有する前記設定信号保持回路が保持するカスケー
ド接続の制御方法は効果的である。或いは、所定時間毎
に各集積回路固有の動作を中断し、次順に動作する集積
回路の動作開始順を伝達する信号を前記設定信号発生回
路が出力し、これを次順に動作する集積回路の有する前
記設定信号保持回路が保持したあと中断した各集積回路
固有の動作を再度継続して開始するカスケード接続の制
御方法も効果的である。さらに、1個の前記設定信号発
生回路を全集積回路外部に設け、前記設定信号発生回路
から入力される信号を保持する設定信号保持回路を全集
積回路内部に施した場合、各集積回路固有の動作開始初
期に、次順に動作する集積回路の動作開始順を伝達する
信号を前記設定信号発生回路が出力し、これを次順に動
作する集積回路の有する前記設定信号保持回路が保持す
るカスケード接続の制御方法は効果的である。或いは、
所定時間毎に各集積回路固有の動作を中断し、次順に動
作する集積回路の動作開始順を伝達する信号を前記設定
信号発生回路が出力し、これを次順に動作する集積回路
の有する前記設定信号保持回路が保持したあと中断した
各集積回路固有の動作を再度継続して開始するカスケー
ド接続の制御方法も効果的である。
【0016】
【作用】このようにすれば、次段の集積回路において動
作開始信号の入力を受け始めて受け終わるまでの転送時
間と動作状態になるまでの動作準備時間を加えた遅延時
間を考慮する必要がなくなる。
作開始信号の入力を受け始めて受け終わるまでの転送時
間と動作状態になるまでの動作準備時間を加えた遅延時
間を考慮する必要がなくなる。
【0017】
【実施例】まず、図1に本発明を実施した集積回路内部
のブロック回路図を示しその詳細を説明する。図2に本
発明を実施した集積回路内部のカスケード制御に関する
信号のタイムチャートを示す。図1において、前段集積
回路31及び次段集積回路33は、カスケード動作制御
に関して本集積回路32と同じ構造を有している。はじ
めに、本集積回路32の動作モードをカスケード順設定
用のモードに切り換えるため、入力端子14を介して入
力されているモード切換信号MODEが、図2に示すよ
うに時刻T1において”HIGH”レベルと成る。
のブロック回路図を示しその詳細を説明する。図2に本
発明を実施した集積回路内部のカスケード制御に関する
信号のタイムチャートを示す。図1において、前段集積
回路31及び次段集積回路33は、カスケード動作制御
に関して本集積回路32と同じ構造を有している。はじ
めに、本集積回路32の動作モードをカスケード順設定
用のモードに切り換えるため、入力端子14を介して入
力されているモード切換信号MODEが、図2に示すよ
うに時刻T1において”HIGH”レベルと成る。
【0018】モード切換信号MODEは分岐し、その分
岐信号MODEaはカスケード順設定信号発生回路4
へ、その分岐信号MODEbはカスケード順設定信号保
持回路1へ、もうひとつの分岐信号MODEcは内部回
路6へ入力され、図2に示すように各部位の動作モード
のタイミングを合わせる機能を担う。モード切換信号M
ODEの立ち上がり時刻T1に同期して、本集積回路3
2のカスケード順を設定するため、前段集積回路31の
出力端子15’から出力されたカスケード順設定入力信
号CIが、入力端子11を介して本集積回路32に入力
され、カスケード順設定値保持回路1において保持され
る。同時に該カスケード順設定入力信号CIは次段集積
回路カスケード順設定信号発生回路4に入力される。次
段集積回路カスケード順設定信号発生回路4は、カスケ
ード順設定入力信号CIの入力後次段集積回路33のカ
スケード順を設定するカスケード順設定出力信号COを
発生させて、出力端子15を介して次段集積回路33の
入力端子11’に出力する。
岐信号MODEaはカスケード順設定信号発生回路4
へ、その分岐信号MODEbはカスケード順設定信号保
持回路1へ、もうひとつの分岐信号MODEcは内部回
路6へ入力され、図2に示すように各部位の動作モード
のタイミングを合わせる機能を担う。モード切換信号M
ODEの立ち上がり時刻T1に同期して、本集積回路3
2のカスケード順を設定するため、前段集積回路31の
出力端子15’から出力されたカスケード順設定入力信
号CIが、入力端子11を介して本集積回路32に入力
され、カスケード順設定値保持回路1において保持され
る。同時に該カスケード順設定入力信号CIは次段集積
回路カスケード順設定信号発生回路4に入力される。次
段集積回路カスケード順設定信号発生回路4は、カスケ
ード順設定入力信号CIの入力後次段集積回路33のカ
スケード順を設定するカスケード順設定出力信号COを
発生させて、出力端子15を介して次段集積回路33の
入力端子11’に出力する。
【0019】以上の動作をカスケード接続された各集積
回路において順次繰り返し全集積回路のカスケード順を
設定する。このとき、カスケード順を設定する制御情報
を、具体的にカスケード順設定入力信号CI及びCOの
ように信号化する変換手段として、複数のパルス数を利
用する手段、パルス幅を利用する手段などさまざまな手
段が考えられるが、本発明においては如何なる手段を用
いても良い。
回路において順次繰り返し全集積回路のカスケード順を
設定する。このとき、カスケード順を設定する制御情報
を、具体的にカスケード順設定入力信号CI及びCOの
ように信号化する変換手段として、複数のパルス数を利
用する手段、パルス幅を利用する手段などさまざまな手
段が考えられるが、本発明においては如何なる手段を用
いても良い。
【0020】カスケード順設定モードにおける動作がす
べて終了したあと、図2に示す時刻T2において入力端
子14を介して入力されているモード切換信号MODE
が”LOW”レベルに成り本集積回路32の動作モード
が、通常動作モードに切り換わる。入力端子12を介し
てカウンタ動作開始信号SPが、また入力端子13を介
してクロック信号CKがそれぞれクロック計数用カウン
タ回路2に入力される。クロック計数用カウンタ回路2
は、図2に示す時刻T3、T4においてカウンタ動作開
始信号SPが立ち上がる時に同時にリセットされた後、
一定時刻毎に立ち上がる(または立ち下がる)クロック
信号CKの立ち上がり数(または立ち下がり数)をカウ
ントする。仮に、どの集積回路の動作時間もクロック信
号CKの立ち上がり数100回分であるならば、通常
は”LOW”レベルであり、100回カウントする毎に
1回瞬時の間”HIGH”レベルに立ち上がるカウント
信号CTをカスケード動作制御回路部3に出力する。
べて終了したあと、図2に示す時刻T2において入力端
子14を介して入力されているモード切換信号MODE
が”LOW”レベルに成り本集積回路32の動作モード
が、通常動作モードに切り換わる。入力端子12を介し
てカウンタ動作開始信号SPが、また入力端子13を介
してクロック信号CKがそれぞれクロック計数用カウン
タ回路2に入力される。クロック計数用カウンタ回路2
は、図2に示す時刻T3、T4においてカウンタ動作開
始信号SPが立ち上がる時に同時にリセットされた後、
一定時刻毎に立ち上がる(または立ち下がる)クロック
信号CKの立ち上がり数(または立ち下がり数)をカウ
ントする。仮に、どの集積回路の動作時間もクロック信
号CKの立ち上がり数100回分であるならば、通常
は”LOW”レベルであり、100回カウントする毎に
1回瞬時の間”HIGH”レベルに立ち上がるカウント
信号CTをカスケード動作制御回路部3に出力する。
【0021】カスケード動作制御回路3は、カウント信
号CTの立ち上がり数n(CT)を数える。カウント信
号CTの立ち上がり数n(CT)は、現在どの集積回路
が動作中かを示している。このカウント信号CTの立ち
上がり数n(CK)とカスケード順設定保持回路1に保
持されているカスケード順を伝達する参照信号SETと
を比較しこれらが一致した時点で、本集積回路32の内
部回路6へ動作を開始するように指示する動作開始信号
CCを内部回路6に出力する。このようにして、集積回
路間の動作終了の連絡と動作開始の指示となる信号を転
送する遅延時間が全く無くなるようにすることができ
る。
号CTの立ち上がり数n(CT)を数える。カウント信
号CTの立ち上がり数n(CT)は、現在どの集積回路
が動作中かを示している。このカウント信号CTの立ち
上がり数n(CK)とカスケード順設定保持回路1に保
持されているカスケード順を伝達する参照信号SETと
を比較しこれらが一致した時点で、本集積回路32の内
部回路6へ動作を開始するように指示する動作開始信号
CCを内部回路6に出力する。このようにして、集積回
路間の動作終了の連絡と動作開始の指示となる信号を転
送する遅延時間が全く無くなるようにすることができ
る。
【0022】本発明を実施した他の例における集積回路
のブロック回路図を図3に示し説明する。また、この場
合の各信号のタイムチャートを図4に示す。図3におい
て、前段集積回路34及び次段集積回路36は、カスケ
ード動作制御に関して本集積回路35と同じ構造を有し
ている。先に説明した実施例においては、モード切換信
号MODEの”HIGH”レベル状態の期間によってカ
スケード順設定の期間を識別したが、この場合は図4に
示すように、動作開始信号SPの”HIGH”レベル状
態の期間によってカスケード順設定の期間を識別する仕
組みとなっている。つまり、通常動作モード(例えば図
4に示す時刻T6から時刻T7まで)においてカスケー
ド接続された集積回路のいずれかひとつにより進行中の
動作を中断し、定期的にカスケード順設定モードに切り
換えるため、内部回路6、カスケード順設定信号発生回
路4及びカスケード順設定信号保持回路1に入力されて
いる動作開始信号SPが立ち上がる(例えば図4に示す
時刻T5、T7)。また、動作開始信号SPはクロック
計数用カウンタ回路2にも入力されており、この動作開
始信号SPの立ち上がりと同時に、クロック計数用カウ
ンタ回路2は初期化される。さらに、動作開始信号SP
の立ち下がり(例えば図4に示す時刻T6、T8)でカ
スケード順設定モードから通常動作モードに切り換わり
中断されていた動作を再度継続して開始する。
のブロック回路図を図3に示し説明する。また、この場
合の各信号のタイムチャートを図4に示す。図3におい
て、前段集積回路34及び次段集積回路36は、カスケ
ード動作制御に関して本集積回路35と同じ構造を有し
ている。先に説明した実施例においては、モード切換信
号MODEの”HIGH”レベル状態の期間によってカ
スケード順設定の期間を識別したが、この場合は図4に
示すように、動作開始信号SPの”HIGH”レベル状
態の期間によってカスケード順設定の期間を識別する仕
組みとなっている。つまり、通常動作モード(例えば図
4に示す時刻T6から時刻T7まで)においてカスケー
ド接続された集積回路のいずれかひとつにより進行中の
動作を中断し、定期的にカスケード順設定モードに切り
換えるため、内部回路6、カスケード順設定信号発生回
路4及びカスケード順設定信号保持回路1に入力されて
いる動作開始信号SPが立ち上がる(例えば図4に示す
時刻T5、T7)。また、動作開始信号SPはクロック
計数用カウンタ回路2にも入力されており、この動作開
始信号SPの立ち上がりと同時に、クロック計数用カウ
ンタ回路2は初期化される。さらに、動作開始信号SP
の立ち下がり(例えば図4に示す時刻T6、T8)でカ
スケード順設定モードから通常動作モードに切り換わり
中断されていた動作を再度継続して開始する。
【0023】従って、モード切換信号MODEは不要で
あるためその入力端子14を除き、他の回路各部は図1
における動作と同様に働くので図3においては、同じ番
号を付し、一部その説明を省略する。
あるためその入力端子14を除き、他の回路各部は図1
における動作と同様に働くので図3においては、同じ番
号を付し、一部その説明を省略する。
【0024】入力端子12を介してカウンタ動作開始信
号SPが入力され分岐し、その分岐信号SPaは内部回
路6へ、その分岐信号SPbはクロック計数用カウンタ
回路2へ、その分岐信号SPcはカスケード順設定信号
発生回路4へ、もうひとつの分岐信号SPdはカスケー
ド順設定信号保持回路1へ入力され、図4に示すように
各部位の動作モードのタイミングを合わせる機能を担
う。カウンタ動作開始信号SPの立ち上がり時刻T5、
T7から立ち下がり時刻T6、T8までの期間に、本集
積回路35はカスケード設定モードとなり、入力端子1
1から本集積回路35のカスケード順を設定するカスケ
ード順設定入力信号CIが入力され、次段設定信号発生
回路4で発生した次段集積回路36のカスケード順を設
定するカスケード順設定出力信号COを出力端子15か
ら次段集積回路36の入力端子11’に出力する。クロ
ック信号CKは、集積回路35の動作モードに関係なく
常時、入力端子13を介してクロック計数用カウンタ回
路2に入力される。
号SPが入力され分岐し、その分岐信号SPaは内部回
路6へ、その分岐信号SPbはクロック計数用カウンタ
回路2へ、その分岐信号SPcはカスケード順設定信号
発生回路4へ、もうひとつの分岐信号SPdはカスケー
ド順設定信号保持回路1へ入力され、図4に示すように
各部位の動作モードのタイミングを合わせる機能を担
う。カウンタ動作開始信号SPの立ち上がり時刻T5、
T7から立ち下がり時刻T6、T8までの期間に、本集
積回路35はカスケード設定モードとなり、入力端子1
1から本集積回路35のカスケード順を設定するカスケ
ード順設定入力信号CIが入力され、次段設定信号発生
回路4で発生した次段集積回路36のカスケード順を設
定するカスケード順設定出力信号COを出力端子15か
ら次段集積回路36の入力端子11’に出力する。クロ
ック信号CKは、集積回路35の動作モードに関係なく
常時、入力端子13を介してクロック計数用カウンタ回
路2に入力される。
【0025】クロック計数用カウンタ回路2は、カウン
タ動作開始信号SPの分岐信号SPbの立ち上がり時刻
T5、T7においてリセットされた後、クロック信号C
Kの立ち上がり数(または立ち下がり数)をカウントす
る。仮に、どの集積回路の動作時間もクロック信号CK
の立ち上がり数100回分であるならば、通常は”LO
W”レベルであり100回カウントする毎に1回瞬時の
間”HIGH”レベルに立ち上がるカウント信号CTを
カスケード動作制御回路部3に出力する。
タ動作開始信号SPの分岐信号SPbの立ち上がり時刻
T5、T7においてリセットされた後、クロック信号C
Kの立ち上がり数(または立ち下がり数)をカウントす
る。仮に、どの集積回路の動作時間もクロック信号CK
の立ち上がり数100回分であるならば、通常は”LO
W”レベルであり100回カウントする毎に1回瞬時の
間”HIGH”レベルに立ち上がるカウント信号CTを
カスケード動作制御回路部3に出力する。
【0026】カスケード動作制御回路3は、カウント信
号CTの立ち上がり数n(CT)を数える。カウント信
号CTの立ち上がり数n(CT)は、現在どの集積回路
が動作中かを示している。このカウント信号CTの立ち
上がり数n(CK)とカスケード順設定保持回路1に保
持されているカスケード順を伝達する参照信号SETと
を比較しこれらが一致した時点で、本集積回路35の内
部回路6へ動作を開始するように指示する動作開始信号
CCを内部回路6に出力する。このようにして、集積回
路間の動作終了の連絡と動作開始の指示となる信号を転
送する遅延時間が全く無くなるようにすることができ
る。
号CTの立ち上がり数n(CT)を数える。カウント信
号CTの立ち上がり数n(CT)は、現在どの集積回路
が動作中かを示している。このカウント信号CTの立ち
上がり数n(CK)とカスケード順設定保持回路1に保
持されているカスケード順を伝達する参照信号SETと
を比較しこれらが一致した時点で、本集積回路35の内
部回路6へ動作を開始するように指示する動作開始信号
CCを内部回路6に出力する。このようにして、集積回
路間の動作終了の連絡と動作開始の指示となる信号を転
送する遅延時間が全く無くなるようにすることができ
る。
【0027】本発明の更に他の実施例におけるブロック
回路図を図7、図8に示し両図に基づいて説明する。図
7は、図1においてカスケード順設定信号発生回路4を
外部に設けた構成であり、図8は、図3においてカスケ
ード順設定信号発生回路4を外部に設けた構成である。
つまり、両図ともカスケード順設定信号発生回路4の発
するカスケード順設定出力信号COと同等の信号を一箇
所から全集積回路の各々に対し出力できるカスケード順
設定信号発生回路4’を集積回路の外部に設ける構成と
なっている。尚、上述の実施例と同じものには同じ符号
を付しその説明は省略する。カスケード順設定信号発生
回路4’に対して、集積回路の動作モードがカスケード
順設定モードへ変更することを伝達するため、図7にお
いてはモード切換信号MODEが、また図8においては
カウンタ動作開始信号SPが端子21を介してカスケー
ド順設定信号発生回路4’にも入力される。この後、カ
スケード順設定信号発生回路4’は、出力端子20から
入力端子Q1、Q2、…、Qk、…、Qnを介して各集
積回路LSI1、LSI2、…、LSIk、…、LSI
nにカスケード順設定信号COを出力する。この場合、
各集積回路に次段集積回路カスケード順設定信号発生回
路4と同等の回路、及び、出力端子15と同等の端子を
施す必要は無く、集積回路LSI1、LSI2、…、L
SIk、…、LSInを簡略化できる。
回路図を図7、図8に示し両図に基づいて説明する。図
7は、図1においてカスケード順設定信号発生回路4を
外部に設けた構成であり、図8は、図3においてカスケ
ード順設定信号発生回路4を外部に設けた構成である。
つまり、両図ともカスケード順設定信号発生回路4の発
するカスケード順設定出力信号COと同等の信号を一箇
所から全集積回路の各々に対し出力できるカスケード順
設定信号発生回路4’を集積回路の外部に設ける構成と
なっている。尚、上述の実施例と同じものには同じ符号
を付しその説明は省略する。カスケード順設定信号発生
回路4’に対して、集積回路の動作モードがカスケード
順設定モードへ変更することを伝達するため、図7にお
いてはモード切換信号MODEが、また図8においては
カウンタ動作開始信号SPが端子21を介してカスケー
ド順設定信号発生回路4’にも入力される。この後、カ
スケード順設定信号発生回路4’は、出力端子20から
入力端子Q1、Q2、…、Qk、…、Qnを介して各集
積回路LSI1、LSI2、…、LSIk、…、LSI
nにカスケード順設定信号COを出力する。この場合、
各集積回路に次段集積回路カスケード順設定信号発生回
路4と同等の回路、及び、出力端子15と同等の端子を
施す必要は無く、集積回路LSI1、LSI2、…、L
SIk、…、LSInを簡略化できる。
【0028】
【発明の効果】本発明を使用することにより、従来の方
法では集積回路がデータを取り込み終わった時に次段集
積回路の動作開始信号を出力していたのに対し、集積回
路の動作中にカスケード順を設定するように変更でき
る。このため、次段の集積回路において動作開始信号の
入力を受け始めて受け終わるまでの転送時間と動作状態
になるまでの動作準備時間を加えた遅延時間を考慮する
必要がなくなる。また、カスケード順を複数の端子で行
う場合に比べ、一組の入出力端子、または1本の入出力
端子だけで制御できるので、端子数が増加することもな
い。更に、通常動作時に使用する端子と、カスケード順
設定時に使用する端子を共通にできる場合もあるため、
端子数の増加を無くすことも可能である。
法では集積回路がデータを取り込み終わった時に次段集
積回路の動作開始信号を出力していたのに対し、集積回
路の動作中にカスケード順を設定するように変更でき
る。このため、次段の集積回路において動作開始信号の
入力を受け始めて受け終わるまでの転送時間と動作状態
になるまでの動作準備時間を加えた遅延時間を考慮する
必要がなくなる。また、カスケード順を複数の端子で行
う場合に比べ、一組の入出力端子、または1本の入出力
端子だけで制御できるので、端子数が増加することもな
い。更に、通常動作時に使用する端子と、カスケード順
設定時に使用する端子を共通にできる場合もあるため、
端子数の増加を無くすことも可能である。
【0029】また、本発明を使用すれば、集積回路を1
番目からではなく任意の動作順で動作させることも可能
である。従って、カスケード順の設定タイミングを工夫
すれば同じ集積回路を1動作期間中に複数回使用するこ
とも可能であるため、使用する集積回路の個数を減らす
ことも可能である。
番目からではなく任意の動作順で動作させることも可能
である。従って、カスケード順の設定タイミングを工夫
すれば同じ集積回路を1動作期間中に複数回使用するこ
とも可能であるため、使用する集積回路の個数を減らす
ことも可能である。
【図1】 本発明の実施例における集積回路内部のブロ
ック回路図。
ック回路図。
【図2】 本発明の実施例におけるカスケード制御に関
する信号のタイムチャートを示す図。
する信号のタイムチャートを示す図。
【図3】 本発明の他の実施例における集積回路内部の
ブロック回路図。
ブロック回路図。
【図4】 本発明の他の実施例におけるカスケード制御
に関する信号のタイムチャートを示す図。
に関する信号のタイムチャートを示す図。
【図5】 従来例における集積回路内部に施すブロック
回路図。
回路図。
【図6】 他の従来例における集積回路内部に施すブロ
ック回路図。
ック回路図。
【図7】 本発明の更に他の実施例における集積回路内
部のブロック回路図。
部のブロック回路図。
【図8】 本発明の更に他の実施例における集積回路内
部のブロック回路図。
部のブロック回路図。
1 カスケード順設定信号保持回路 2 クロック計数用カウンタ回路 3 カスケード動作制御回路 4、4’ カスケード順設定信号発生回路 5 次段LSIカスケード動作開始信号作成回路 6 内部回路 MODE モード切換信号(MODEa、MODEb、
MODEc 同じ成分の分岐信号) SP カウンタ動作開始信号(SPa、SPb、SP
c、SPd 同じ成分の分岐信号) CK クロック信号(CKa、CKb 同じ成分の分岐
信号) CI カスケード順設定入力信号 CO カスケード順設定出力信号 CC 動作開始信号 CT カウント信号 SET 参照信号 CEI カスケード動作開始信号 CEO カスケード動作開始信号 CE1、CE2、…、CEk、…、CEn カスケード
動作開始信号 11、11’、12、13、14、16、16’、21
入力端子 Q1、Q2、…、Qk、…、Qn 入力端子 15、15’、17、17’、20 出力端子 31、32、…、40 集積回路 LSI1、LSI2、…、LSIk、…、LSIn 集
積回路 T1、T2、…、T8 時刻
MODEc 同じ成分の分岐信号) SP カウンタ動作開始信号(SPa、SPb、SP
c、SPd 同じ成分の分岐信号) CK クロック信号(CKa、CKb 同じ成分の分岐
信号) CI カスケード順設定入力信号 CO カスケード順設定出力信号 CC 動作開始信号 CT カウント信号 SET 参照信号 CEI カスケード動作開始信号 CEO カスケード動作開始信号 CE1、CE2、…、CEk、…、CEn カスケード
動作開始信号 11、11’、12、13、14、16、16’、21
入力端子 Q1、Q2、…、Qk、…、Qn 入力端子 15、15’、17、17’、20 出力端子 31、32、…、40 集積回路 LSI1、LSI2、…、LSIk、…、LSIn 集
積回路 T1、T2、…、T8 時刻
Claims (5)
- 【請求項1】 複数の集積回路をカスケード接続したカ
スケード接続制御回路において、 各集積回路固有の通常動作中に、その次順に動作する集
積回路の動作開始順の設定を完了することを特徴とする
カスケード接続の制御方法。 - 【請求項2】 次順に動作する集積回路に対しその動作
開始順を伝達する信号を作成し出力する設定信号発生回
路と、前順に動作する集積回路が有する前記設定信号発
生回路から入力される信号を保持する設定信号保持回路
とを全集積回路内部に施し、この複数の集積回路をカス
ケード接続したカスケード接続制御回路において、 各集積回路固有の動作開始初期に、次順に動作する集積
回路の動作開始順を伝達する信号を前記設定信号発生回
路が出力し、これを次順に動作する集積回路の有する前
記設定信号保持回路が保持することを特徴とする請求項
1に記載のカスケード接続の制御方法。 - 【請求項3】 次順に動作する集積回路に対しその動作
開始順を伝達する信号を作成し出力する設定信号発生回
路と、前順に動作する集積回路が有する前記設定信号発
生回路から入力される信号を保持する設定信号保持回路
とを全集積回路内部に施し、この複数の集積回路をカス
ケード接続したカスケード接続制御回路において、 所定時間毎に各集積回路固有の動作を中断し、次順に動
作する集積回路の動作開始順を伝達する信号を前記設定
信号発生回路が出力し、これを次順に動作する集積回路
の有する前記設定信号保持回路が保持したあと中断した
各集積回路固有の動作を再度継続して開始することを特
徴とする請求項1に記載のカスケード接続の制御方法。 - 【請求項4】 1個の前記設定信号発生回路を全集積回
路外部に設け、前記設定信号発生回路から入力される信
号を保持する設定信号保持回路を全集積回路内部に施
し、この複数の集積回路をカスケード接続したカスケー
ド接続制御回路において、 各集積回路固有の動作開始初期に、次順に動作する集積
回路の動作開始順を伝達する信号を前記設定信号発生回
路が出力し、これを次順に動作する集積回路の有する前
記設定信号保持回路が保持することを特徴とする請求項
1に記載のカスケード接続の制御方法。 - 【請求項5】 1個の前記設定信号発生回路を全集積回
路外部に設け、前記設定信号発生回路から入力される信
号を保持する設定信号保持回路を全集積回路内部に施
し、この複数の集積回路をカスケード接続したカスケー
ド接続制御回路において、 所定時間毎に各集積回路固有の動作を中断し、次順に動
作する集積回路の動作開始順を伝達する信号を前記設定
信号発生回路が出力し、これを次順に動作する集積回路
の有する前記設定信号保持回路が保持したあと中断した
各集積回路固有の動作を再度継続して開始することを特
徴とする請求項1に記載のカスケード接続の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27695392A JPH06132486A (ja) | 1992-10-15 | 1992-10-15 | カスケード接続の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27695392A JPH06132486A (ja) | 1992-10-15 | 1992-10-15 | カスケード接続の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06132486A true JPH06132486A (ja) | 1994-05-13 |
Family
ID=17576717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27695392A Pending JPH06132486A (ja) | 1992-10-15 | 1992-10-15 | カスケード接続の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06132486A (ja) |
-
1992
- 1992-10-15 JP JP27695392A patent/JPH06132486A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100313554B1 (ko) | 클럭공급회로가내장되어있는반도체집적회로 | |
EP0322618A2 (en) | Clock selection circuit | |
EP0254406B1 (en) | Switching circuit for clock signals | |
EP0704975A1 (en) | Digital phase locked loop having coarse and fine stepsize variable delay lines | |
WO1984002408A1 (en) | Programmed logic array | |
JP2576366B2 (ja) | 可変遅延バッファ回路 | |
US4876704A (en) | Logic integrated circuit for scan path system | |
US5497107A (en) | Multiple, selectable PLAS having shared inputs and outputs | |
WO2008008297A2 (en) | Glitch-free clock switcher | |
US5270696A (en) | LCD driver circuit | |
US5359636A (en) | Register control circuit for initialization of registers | |
US4387294A (en) | Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu | |
US4672647A (en) | Serial data transfer circuits for delayed output | |
US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
US6882184B2 (en) | Clock switching circuit | |
JPH06132486A (ja) | カスケード接続の制御方法 | |
JPH04165810A (ja) | パルス発生回路 | |
JPH05333808A (ja) | 表示駆動回路 | |
JP3104718B2 (ja) | シフトレジスタ及びこれを用いたイメージセンサ | |
US4387341A (en) | Multi-purpose retimer driver | |
US8028107B2 (en) | Apparatus and method for serial to parallel in an I/O circuit | |
US5642060A (en) | Clock generator | |
US5703507A (en) | Device for switching among clock signals allocated to a plurality of users | |
JPS61258525A (ja) | 集積電子マルチプレクサ回路 | |
JPS61285523A (ja) | クロツク切換回路 |