JPH06132416A - High-frequency integrated circuit device - Google Patents

High-frequency integrated circuit device

Info

Publication number
JPH06132416A
JPH06132416A JP4303090A JP30309092A JPH06132416A JP H06132416 A JPH06132416 A JP H06132416A JP 4303090 A JP4303090 A JP 4303090A JP 30309092 A JP30309092 A JP 30309092A JP H06132416 A JPH06132416 A JP H06132416A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
mic
high frequency
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4303090A
Other languages
Japanese (ja)
Inventor
Toshio Okuda
敏雄 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4303090A priority Critical patent/JPH06132416A/en
Publication of JPH06132416A publication Critical patent/JPH06132416A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards

Abstract

PURPOSE:To reduce an MIC substrate small-sized, to decrease the size of a circuit as a whole and to reduce the production cost of a circuit device by a method wherein another MIC substrate whose dielectric constant is high is stacked on the MIC substrate and a circuit pattern which requires a large layout area is formed on the MIC substrate whose permittivity is high. CONSTITUTION:A substrate 14 whose dielectric constant is higher than that of a substrate 13 and in which an open stub 31 has been formed on the surface is stacked on the substrate 13 in which an MIC pattern 21 has been formed. When the stub 31 which requires a comparatively large layout area is formed on the substrate 14 whose wavelength shortening coefficient is large, the stub whose impedance is the same as a long line length can be realized by a short line length. When the substrate 14 is mounted on the surface of the main substrate 13, the size of the main substrate 13 can be reduced and a device can be made small-sized as a whole.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、高周波増幅器や発振
器等の高周波信号を伝送する高周波集積回路装置(MI
C)に関し、特にその基板の小型化に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency integrated circuit device (MI) for transmitting high frequency signals such as a high frequency amplifier and an oscillator.
The present invention relates to C), and particularly to miniaturization of the substrate.

【0002】[0002]

【従来の技術】図5は従来の高周波伝送線路を有するM
IC基板の構成を示し、図において、1は例えばGaA
s等の材料からなる所定の誘電率を有する回路基板、2
は該基板1上に、Alや金等の金属を蒸着して形成され
たMICパターン、3はこのMICパターン2と接続す
るオープンスタブである。
2. Description of the Related Art FIG. 5 shows an M having a conventional high-frequency transmission line.
The structure of the IC substrate is shown, and in the figure, 1 is, for example, GaA.
a circuit board made of a material such as s having a predetermined dielectric constant, 2
Is an MIC pattern formed by evaporating a metal such as Al or gold on the substrate 1, and 3 is an open stub connected to the MIC pattern 2.

【0003】高周波伝送線路においては、高周波回路の
入出力端で信号の反射を抑えるためにインピーダンスの
整合をとる必要があり、このため伝送線路途中にオープ
ンスタブ等の整合回路が設けられている。またインピー
ダンスの大きさを左右するパラメータの1つとして基板
の誘電率が挙げられるが、同一基板上に比較的大きなス
タブ等をパターン化する時には大きなレイアウト面積が
必要となり、装置の縮小化には不利となる。
In the high frequency transmission line, impedance matching is required to suppress reflection of signals at the input / output ends of the high frequency circuit. Therefore, a matching circuit such as an open stub is provided in the transmission line. Further, one of the parameters that influences the magnitude of impedance is the dielectric constant of the substrate. However, when patterning a relatively large stub or the like on the same substrate, a large layout area is required, which is disadvantageous for downsizing the device. Becomes

【0004】また図6は従来の他の高周波集積回路装置
の構成を示し、図において、11は例えば高い誘電率を
有するMIC基板、12はMIC基板11を取り囲むよ
うに配置された誘電率の低いMIC基板であり、誘電率
の高いMIC基板11にスタブ等を形成することで波長
短縮率を上げて線路長の短縮化を図り、装置全体を小型
なものとすることができる。なお4は各基板間の回路を
接続するワイヤである。
FIG. 6 shows the structure of another conventional high-frequency integrated circuit device. In FIG. 6, 11 is a MIC substrate having a high dielectric constant, and 12 is a low dielectric constant arranged so as to surround the MIC substrate 11. The MIC substrate is a MIC substrate, and by forming a stub or the like on the MIC substrate 11 having a high dielectric constant, the wavelength shortening rate can be increased to shorten the line length, and the entire device can be miniaturized. Reference numeral 4 is a wire that connects circuits between the substrates.

【0005】[0005]

【発明が解決しようとする課題】従来の高周波集積回路
装置は以上のように構成されており、単一の基板を用い
た場合、これにスタブ等を形成する際に大きなレイアウ
ト面積が必要となり、また誘電率の異なる基板を組み合
わせて用いる場合には、同一の誘電率を有する基板を複
雑な形状に加工することは難しく、加工コストの面から
も矩形状に分割して用いるようにしているため基板配置
に制限があり、場合によっては長いワイヤを用いて基板
間を接続しなければならない不具合が生じるという問題
点があった。
The conventional high-frequency integrated circuit device is configured as described above, and when a single substrate is used, a large layout area is required when forming stubs or the like, In addition, when substrates with different permittivities are used in combination, it is difficult to process substrates with the same permittivity into complicated shapes, and in terms of processing costs, they are divided into rectangular shapes for use. There is a problem in that there is a limitation in the arrangement of the substrates, and in some cases, a problem arises in that long wires must be used to connect the substrates.

【0006】この発明は上記のような問題点を解消する
ためになされたもので、基板を小型化できるとともに、
コストアップを招くことなく基板配置の自由度を向上す
ることができる高周波集積回路装置を得ることを目的と
する。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to downsize the substrate and
An object of the present invention is to obtain a high-frequency integrated circuit device which can improve the degree of freedom in arranging substrates without increasing the cost.

【0007】[0007]

【課題を解決するための手段】この発明に係る高周波集
積回路装置は、1つのMIC基板の上に、これよりも高
い誘電率を有する他のMIC基板を積層し、該誘電率の
高いMIC基板に大きなレイアウト面積を必要とする回
路パターンを形成するようにしたものである。
In a high frequency integrated circuit device according to the present invention, another MIC substrate having a higher dielectric constant than this is laminated on one MIC substrate, and the MIC substrate having a high dielectric constant. A circuit pattern that requires a large layout area is formed.

【0008】また、下方の誘電率の低いMIC基板表面
に、該基板裏面のメタライズ層と接続された金属蒸着部
を設け、該金属蒸着部を介して誘電率の高い他のMIC
基板を積層するようにしたものである。
Further, a metal vapor deposition portion connected to the metallized layer on the back surface of the substrate is provided on the lower surface of the MIC substrate having a low dielectric constant, and another MIC having a high dielectric constant is provided through the metal vapor deposition portion.
The substrate is laminated.

【0009】また、上記下方のMIC基板表面の金属蒸
着部と該基板裏面のメタライズ層とを接続するために形
成されたスルーホール内を充填してなる熱伝導性の良好
な金属層を備えたものである。
In addition, there is provided a metal layer having good thermal conductivity, which is formed by filling a through hole formed for connecting the metal deposition portion on the lower surface of the MIC substrate and the metallized layer on the back surface of the substrate. It is a thing.

【0010】[0010]

【作用】この発明においては、誘電率の高いMIC基板
に大きなレイアウト面積を必要とする回路パターンを形
成することで、小さいレイアウト面積でもって同等の機
能を有する回路パターンを実現することができ、これを
通常の誘電率を有するMIC基板上に積層することで、
回路全体の大きさを縮小することができる。
In the present invention, by forming a circuit pattern requiring a large layout area on a MIC substrate having a high dielectric constant, it is possible to realize a circuit pattern having an equivalent function with a small layout area. Is laminated on a MIC substrate having a normal dielectric constant,
The size of the entire circuit can be reduced.

【0011】また、上記2つのMIC基板を積層する際
に、下方のMIC基板表面に、該基板裏面のメタライズ
層と接続された金属蒸着部を設け、該金属蒸着部を介し
て2つのMIC基板を積層するようにしたので、両基板
間を電気的に分離することができる。
Further, when the above two MIC substrates are laminated, a metal vapor deposition section connected to the metallization layer on the back surface of the substrate is provided on the lower MIC substrate surface, and two MIC substrates are provided through the metal vapor deposition section. Since the substrates are laminated, the two substrates can be electrically separated from each other.

【0012】また、上記下方のMIC基板表面の金属蒸
着部と該基板裏面のメタライズ層とを接続するために形
成されたスルーホール内に熱伝導性の良好な金属を充填
するようにしたから、積層されたMIC基板の放熱性が
向上する。
Further, since the through hole formed for connecting the metal vapor deposition portion on the lower surface of the MIC substrate and the metallized layer on the rear surface of the substrate is filled with a metal having good thermal conductivity, The heat dissipation of the stacked MIC substrates is improved.

【0013】[0013]

【実施例】実施例1.図1(a) ,(b) はそれぞれこの発
明の第1の実施例による高周波集積回路装置の分解斜視
図及び各基板の裏面を示し、図において、13は高周波
回路を形成するに必要な所定の誘電率を有するメイン基
板(第1の回路基板)であり、その表面には金等の金属
を蒸着させてMICパターン21が形成され、またその
裏面には全面にわたって裏面メタライズ層130が形成
されている。14は上記メイン基板13よりも高い誘電
率を有するサブ基板(第2の回路基板)であり、その表
面にはオープンスタブ31が形成され、またその裏面に
は全面にわたってメタライズ層140が形成されてい
る。また5は、上記メイン基板13の、上記サブ基板1
4が搭載される領域に形成された金属蒸着部であり、メ
イン基板13と上記サブ基板14裏面のメタライズ層1
40とを半田等で接合しやすくするためのものである。
なおサブ基板14をメイン基板13に実装した際には、
図1(c) に示すように、オープンスタブ31とMICパ
ターン21とをワイヤ9やリボン等を用いて電気的に接
続する必要がある。
EXAMPLES Example 1. 1 (a) and 1 (b) respectively show an exploded perspective view of a high frequency integrated circuit device according to a first embodiment of the present invention and a back surface of each substrate, in which 13 is a predetermined pattern necessary for forming a high frequency circuit. Is a main circuit board (first circuit board) having a dielectric constant of 1. A metal such as gold is vapor-deposited on the surface to form the MIC pattern 21, and a back surface metallization layer 130 is formed on the entire back surface. ing. Reference numeral 14 is a sub-board (second circuit board) having a higher dielectric constant than the main board 13, an open stub 31 is formed on the front surface thereof, and a metallized layer 140 is formed on the entire back surface thereof. There is. Further, 5 is the sub-board 1 of the main board 13.
4 is a metal vapor deposition portion formed in the region where the metallization layer 4 is mounted, and the metallization layer 1 on the back surface of the main substrate 13 and the sub-substrate 14
This is for facilitating joining with 40 by soldering or the like.
When the sub-board 14 is mounted on the main board 13,
As shown in FIG. 1 (c), it is necessary to electrically connect the open stub 31 and the MIC pattern 21 by using a wire 9 or a ribbon.

【0014】次に作用,効果について説明する。誘電率
の高いサブ基板14は波長短縮率が大きくこの上に比較
的大きなレイアウト面積を必要とするサイブの大きなス
タブ31を形成することで、短い線路長で長い線路長の
ものと同一のインピーダンスを有するスタブを実現する
ことができ、このようなサブ基板14をメイン基板21
表面に実装することでメイン基板13のサイズを小さく
することができ、ひいては装置全体の小型化を図ること
ができる。
Next, the operation and effect will be described. The sub-board 14 having a high dielectric constant has a large wavelength shortening rate, and a stub 31 having a large sibe which requires a relatively large layout area is formed on the sub-board 14 to provide a short line length and the same impedance as a long line length. It is possible to realize a stub having such a sub-board 14 and the main board 21.
By mounting it on the surface, the size of the main board 13 can be reduced, and thus the overall size of the device can be reduced.

【0015】また、図6に示した誘電率の高い基板を中
心としてその回りに誘電率の低い他の基板を配置する方
法に比べて、必要とされる基板枚数を削減することがで
き、コスト的にも安価なものとなる。
Further, compared with the method shown in FIG. 6 in which a substrate having a high dielectric constant is centered and another substrate having a low dielectric constant is arranged around the substrate, the required number of substrates can be reduced and the cost can be reduced. It will be cheaper.

【0016】さらに、上記サブ基板14の実装位置は、
メイン基板13表面に形成される回路のレイアウトを変
更することで比較的自由に変更することができ、図6の
従来例と比べて基板14の配置位置の自由度が大きい。
Further, the mounting position of the sub-board 14 is
The layout of the circuit formed on the surface of the main board 13 can be changed relatively freely, and the degree of freedom in the arrangement position of the board 14 is large as compared with the conventional example of FIG.

【0017】なお、この実施例の構成では、サブ基板1
4の実効的な厚みは下方のメイン基板13の厚みを加算
したものとなるため、スタブ31の線路幅をその分広い
ものとする必要があり、またその線路長についてもメイ
ン基板13の誘電率の影響を受けるためその分を考慮し
て設計する必要がある。
In the structure of this embodiment, the sub-board 1
Since the effective thickness of No. 4 is the sum of the thicknesses of the lower main board 13, it is necessary to make the line width of the stub 31 wider by that amount, and the line length also has a dielectric constant of the main board 13. Since it is affected by, it is necessary to design considering it.

【0018】実施例2.次に本発明の第2の実施例によ
る高周波集積回路装置を図2に基づいて説明する。図2
(a) において、6はメイン基板13とサブ基板14とを
接合するための金属蒸着部であり、図2(b) に示すよう
に、メイン基板13表面からその側面を経て裏面のメタ
ライズ層130に到るまで連続的に形成されている。
Example 2. Next, a high frequency integrated circuit device according to a second embodiment of the present invention will be described with reference to FIG. Figure 2
In FIG. 2A, reference numeral 6 denotes a metal deposition portion for joining the main substrate 13 and the sub-substrate 14, and as shown in FIG. 2B, the metallization layer 130 on the back surface from the surface of the main substrate 13 to the side surface thereof. It is formed continuously up to.

【0019】このようにすることでメイン基板13裏面
に形成された裏面メタライズ層130とサブ基板14裏
面のメタライズ層140との電位を同一にすることがで
き、メイン基板13にサブ基板14を実装したときに、
両基板間を電気的に分離することができ、サブ基板14
にオープンスタブ31を形成する際の設計を容易に行う
ことができる。
By doing so, the back surface metallization layer 130 formed on the back surface of the main substrate 13 and the metallization layer 140 on the back surface of the sub substrate 14 can be made to have the same potential, and the sub substrate 14 is mounted on the main substrate 13. When I did
The two substrates can be electrically separated from each other, and the sub substrate 14
The design for forming the open stub 31 can be easily performed.

【0020】実施例3.次に本発明の第3の実施例によ
る高周波集積回路装置を図3に基づいて説明する。図に
示すようにこの実施例では、メイン基板13裏面のメタ
ライズ層130と該基板13表面の金属蒸着部5とを電
気的に接続するのに、メイン基板13にスルーホール7
を形成し、該スルーホール7内面に金属を蒸着させるこ
とにより実現したものである。このようにすることで上
記第2の実施例と同等の効果を得ることができる。
Example 3. Next, a high frequency integrated circuit device according to a third embodiment of the present invention will be described with reference to FIG. As shown in the figure, in this embodiment, in order to electrically connect the metallized layer 130 on the back surface of the main substrate 13 and the metal deposition portion 5 on the front surface of the substrate 13, through holes 7 are formed in the main substrate 13.
Is formed and a metal is vapor-deposited on the inner surface of the through hole 7. By doing so, the same effect as that of the second embodiment can be obtained.

【0021】実施例4.次に本発明の第4の実施例によ
る高周波集積回路装置を図4に基づいて説明する。図4
は本実施例による高周波集積回路装置を構成するメイン
基板13表面の、サブ基板を接合するために形成された
金属蒸着部5の一部拡大図であり、図に示すように、ス
ルーホール7内が熱伝導性のよい金等の金属8を用いて
充填されている。このようにすることで、サブ基板14
に発熱性の素子が含まれている場合に、その熱を効果的
に放熱することができる。
Example 4. Next, a high frequency integrated circuit device according to a fourth embodiment of the present invention will be described with reference to FIG. Figure 4
FIG. 4 is a partially enlarged view of a metal vapor deposition portion 5 formed on the surface of the main substrate 13 constituting the high frequency integrated circuit device according to the present embodiment for joining sub substrates, and as shown in the drawing, inside the through hole 7. Is filled with a metal 8 such as gold having good thermal conductivity. By doing so, the sub-board 14
When the heat-generating element is included in, the heat can be effectively radiated.

【0022】なお上記各実施例では、誘電率の高いサブ
基板14に形成されるものとしてオープンスタブ31を
例として説明したが、オープンスタブ以外にインダクタ
等においても比較的大きなレイアウト面積を必要とする
ものであれば同等の効果を得ることができる。
In each of the above embodiments, the open stub 31 is described as being formed on the sub-board 14 having a high dielectric constant. However, in addition to the open stub, an inductor or the like requires a relatively large layout area. As long as they are the same, the same effect can be obtained.

【0023】[0023]

【発明の効果】以上のように、この発明に係る高周波集
積回路装置によれば、誘電率の高いMIC基板に大きな
レイアウト面積を必要とする回路パターンを形成するこ
とで、小さいレイアウト面積でもって同等の機能を有す
る回路パターンを実現し、この基板を通常の誘電率を有
するMIC基板上に積層することで、少ない基板枚数で
誘電率の異なる基板を組み合わせたMIC回路を得るこ
とができ、MIC基板の小型化、ひいては回路全体の大
きさの縮小化及び製造コストの低減を図ることができ、
また各基板の配置パターンの自由度も向上するためアセ
ンブリの簡易化を図ることができる効果がある。
As described above, according to the high frequency integrated circuit device of the present invention, by forming a circuit pattern requiring a large layout area on the MIC substrate having a high dielectric constant, the same layout can be achieved with a small layout area. By realizing a circuit pattern having the above function and stacking this substrate on an MIC substrate having a normal dielectric constant, it is possible to obtain a MIC circuit in which substrates having different dielectric constants are combined with a small number of substrates. Can be miniaturized, and eventually the size of the entire circuit can be reduced and the manufacturing cost can be reduced.
Further, since the degree of freedom of the arrangement pattern of each substrate is improved, there is an effect that the assembly can be simplified.

【0024】また、上記2つのMIC基板を積層する際
に、下方のMIC基板表面に、該基板裏面のメタライズ
層と接続された金属蒸着部を設け、該金属蒸着部を介し
て2つのMIC基板を積層することで、両基板間を電気
的に分離することができ、基板相互間の電気的な影響を
考慮することなく容易に回路設計を行うことができる効
果がある。
When laminating the two MIC substrates, a metal vapor deposition section connected to the metallization layer on the back surface of the MIC substrate is provided on the lower surface of the MIC substrate, and two MIC substrates are connected via the metal vapor deposition section. By stacking the layers, the two substrates can be electrically separated from each other, and the circuit can be easily designed without considering the electrical influence between the substrates.

【0025】また、上記下方のMIC基板表面の金属蒸
着部と該基板裏面のメタライズ層とを接続するために形
成されたスルーホール内に熱伝導性の良好な金属を充填
するようにしたので、積層されたMIC基板の放熱性を
向上させることができる効果がある。
Further, since the through hole formed for connecting the metal deposition portion on the lower surface of the MIC substrate and the metallized layer on the rear surface of the substrate is filled with a metal having good thermal conductivity, There is an effect that the heat dissipation of the stacked MIC substrates can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例による高周波集積回路
装置の分解斜視図,各基板の裏面側平面図,及び実装時
の斜視図。
FIG. 1 is an exploded perspective view of a high-frequency integrated circuit device according to a first embodiment of the present invention, a backside plan view of each board, and a perspective view at the time of mounting.

【図2】この発明の第2の実施例による高周波集積回路
装置の分解斜視図及びメイン基板の裏面側平面図。
FIG. 2 is an exploded perspective view of a high frequency integrated circuit device according to a second embodiment of the present invention and a backside plan view of a main substrate.

【図3】この発明の第3の実施例による高周波集積回路
装置の分解斜視図及びメイン基板の裏面側平面図。
FIG. 3 is an exploded perspective view of a high frequency integrated circuit device according to a third embodiment of the present invention and a backside plan view of a main substrate.

【図4】この発明の第4の実施例による高周波集積回路
装置のメイン基板裏面の部分拡大図。
FIG. 4 is a partially enlarged view of a back surface of a main substrate of a high frequency integrated circuit device according to a fourth embodiment of the present invention.

【図5】従来の単一の基板からなる高周波集積回路装置
の平面図。
FIG. 5 is a plan view of a conventional high frequency integrated circuit device including a single substrate.

【図6】従来の複数の基板からなる高周波集積回路装置
の平面図。
FIG. 6 is a plan view of a conventional high frequency integrated circuit device including a plurality of substrates.

【符号の説明】[Explanation of symbols]

5 金属蒸着部 6 金属蒸着部 7 スルーホール 8 熱導電性のよい金属 9 ワイヤ 13 メイン基板 130 裏面メタライズ層 14 サブ基板 140 裏面メタライズ層 21 MICパターン 31 オープンスタブ 5 Metal Vapor Deposition Section 6 Metal Vapor Deposition Section 7 Through Hole 8 Metal with High Thermal Conductivity 9 Wire 13 Main Substrate 130 Back Metallization Layer 14 Sub Substrate 140 Back Metallization Layer 21 MIC Pattern 31 Open Stub

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年12月28日[Submission date] December 28, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0001[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0001】[0001]

【産業上の利用分野】この発明は、高周波増幅器や発振
器等の高周波信号を伝送する高周波集積回路装置(MI
C)に関し、特にその基板の小型化、低コスト化に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency integrated circuit device (MI) for transmitting high frequency signals such as a high frequency amplifier and an oscillator.
The present invention relates to C), and particularly to miniaturization and cost reduction of the substrate.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0002[Name of item to be corrected] 0002

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0002】[0002]

【従来の技術】図5は従来の高周波伝送線路を有するM
IC基板の構成を示し、図において、1は例えばアルミ
等の材料からなる所定の誘電率を有する回路基板、2
は該基板1上に、や金等の金属を蒸着して形成された
MICパターン、3はこのMICパターン2と接続する
オープンスタブである。
2. Description of the Related Art FIG. 5 shows an M having a conventional high-frequency transmission line.
The structure of the IC substrate is shown. In the figure, 1 is aluminum , for example.
A circuit board having a predetermined dielectric constant of a material such as Na, 2
Is an MIC pattern formed by depositing a metal such as silver or gold on the substrate 1, and 3 is an open stub connected to the MIC pattern 2.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0007[Correction target item name] 0007

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0007】[0007]

【課題を解決するための手段】この発明に係る高周波集
積回路装置は、1つのMIC基板の上に、それとは異な
るMIC基板を積層したものである。
A high frequency integrated circuit device according to the present invention is provided on one MIC substrate and is different from that.
MIC substrates are laminated .

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0008】また、下方のMIC基板表面に、該基板裏
面のメタライズ層と接続された金属蒸着部を設け、該金
属蒸着部を介して他のMIC基板を積層するようにした
ものである。
Further, below the M IC substrate surface, the metal deposition portion connected to the substrate backside metallization layer is provided, in which so as to laminate the other MIC substrate through the metal deposition portion.

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0010】[0010]

【作用】この発明においては、MIC基板の誘電率が厚
みを部分的に変化させる時、従来より多くの自由度、少
ない基板枚数でパターン化できる。
In the present invention, the dielectric constant of the MIC substrate is thick.
When changing only a part of the
It can be patterned with no number of substrates .

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0017[Correction target item name] 0017

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0017】実施例2.次に本発明の第2の実施例によ
る高周波集積回路装置を図2に基づいて説明する。図2
(a) において、6はメイン基板13とサブ基板14とを
接合するための金属蒸着部であり、図2(b) に示すよう
に、メイン基板13表面からその側面を経て裏面のメタ
ライズ層130に到るまで連続的に形成されている。
Example 2. Next, according to the second embodiment of the present invention.
A high frequency integrated circuit device according to the present invention will be described with reference to FIG. Figure 2
In (a), 6 indicates the main board 13 and the sub-board 14.
It is a metal deposition part for joining, as shown in Fig. 2 (b).
Then, from the front surface of the main substrate 13 to the side surface,
The rise layer 130 is continuously formed.

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0018[Correction target item name] 0018

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0018】このようにすることでメイン基板13裏面
に形成された裏面メタライズ層130とサブ基板14裏
面のメタライズ層140との電位を同一にすることがで
き、メイン基板13にサブ基板14を実装したときに、
両基板間を電気的に分離することができ、サブ基板14
にオープンスタブ31を形成する際の設計を容易に行う
ことができる。
By doing so, the back surface of the main substrate 13
Backside metallization layer 130 and the backside of sub-substrate 14 formed on
It is possible to make the potential of the surface metallized layer 140 the same.
When the sub-board 14 is mounted on the main board 13,
The two substrates can be electrically separated from each other, and the sub substrate 14
Easy design when forming the open stub 31
be able to.

【手続補正9】[Procedure Amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0019[Correction target item name] 0019

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0019】実施例3.次に本発明の第3の実施例によ
る高周波集積回路装置を図3に基づいて説明する。図に
示すようにこの実施例では、メイン基板13裏面のメタ
ライズ層130と該基板13表面の金属蒸着部5とを電
気的に接続するのに、メイン基板13にスルーホール7
を形成し、該スルーホール7内面に金属を蒸着させるこ
とにより実現したものである。このようにすることで上
記第2の実施例と同等の効果を得ることができる。
Example 3. Next, according to a third embodiment of the present invention,
A high frequency integrated circuit device according to the present invention will be described with reference to FIG. In the figure
In this embodiment, as shown in FIG.
The rise layer 130 and the metal vapor deposition portion 5 on the surface of the substrate 13 are electrically charged.
Through the through holes 7 in the main board 13 for making a physical connection.
And the metal is deposited on the inner surface of the through hole 7.
It was realized by and. By doing this
It is possible to obtain the same effect as that of the second embodiment.

【手続補正10】[Procedure Amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0020】実施例4.次に本発明の第4の実施例によ
る高周波集積回路装置を図4に基づいて説明する。図4
は本実施例による高周波集積回路装置を構成するメイン
基板13表面の、サブ基板を接合するために形成された
金属蒸着部5の一部拡大図であり、図に示すように、ス
ルーホール7内が熱伝導性のよい金等の金属8を用いて
充填されている。このようにすることで、サブ基板14
に発熱性の素子が含まれている場合に、その熱を効果的
に放熱することができる。
Example 4. Next, according to a fourth embodiment of the present invention,
A high frequency integrated circuit device according to the present invention will be described with reference to FIG. Figure 4
Is a main component of the high-frequency integrated circuit device according to the present embodiment.
Formed on the surface of the substrate 13 to join the sub-substrates
It is a partially enlarged view of the metal vapor deposition part 5, and as shown in the figure,
The inside of the through hole 7 is made of metal 8 such as gold having good thermal conductivity.
It is filled. By doing so, the sub-board 14
If a heat-generating element is included in the
Can dissipate heat.

【手続補正11】[Procedure Amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0021[Correction target item name] 0021

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0021】なお上記各実施例では、誘電率の高いサブ
基板14に形成されるものとしてオープンスタブ31を
例として説明したが、オープンスタブ以外にインダクタ
等においても比較的大きなレイアウト面積を必要とする
ものであれば同等の効果を得ることができる。
In each of the above embodiments, a sub-dielectric having a high dielectric constant is used.
The open stub 31 is formed on the substrate 14.
Although explained as an example, inductors other than open stubs
Etc. requires a relatively large layout area
As long as they are the same, the same effect can be obtained.

【手続補正12】[Procedure Amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0022[Name of item to be corrected] 0022

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0022】[0022]

【発明の効果】以上のように、この発明に係る高周波集
積回路装置によれば、誘電率の高いMIC基板に大きな
レイアウト面積を必要とする回路パターンを形成するこ
とで、小さいレイアウト面積でもって同等の機能を有す
る回路パターンを実現し、この基板を通常の誘電率を有
するMIC基板上に積層することで、少ない基板枚数で
誘電率の異なる基板を組み合わせたMIC回路を得るこ
とができ、MIC基板の小型化、ひいては回路全体の大
きさの縮小化及び製造コストの低減を図ることができ、
また各基板の配置パターンの自由度も向上するためアセ
ンブリの簡易化を図ることができる効果がある。
As described above, the high frequency collector according to the present invention is
According to the integrated circuit device, the MIC substrate having a high dielectric constant is large.
A circuit pattern that requires layout area can be formed.
And has the same function with a small layout area.
This circuit board has a normal dielectric constant.
By stacking on the MIC substrate
To obtain an MIC circuit that combines substrates with different dielectric constants.
It is possible to reduce the size of the MIC board, and thus the size of the entire circuit.
It is possible to reduce the size and manufacturing cost,
In addition, the flexibility of the layout pattern of each board is improved,
This has the effect of simplifying the assembly.

【手続補正13】[Procedure Amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0023[Name of item to be corrected] 0023

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0023】また、上記2つのMIC基板を積層する際
に、下方のMIC基板表面に、該基板裏面のメタライズ
層と接続された金属蒸着部を設け、該金属蒸着部を介し
て2つのMIC基板を積層することで、両基板間を電気
的に分離することができ、基板相互間の電気的な影響を
考慮することなく容易に回路設計を行うことができる効
果がある。
When laminating the above two MIC substrates,
Then, on the lower MIC substrate surface, the metallization of the substrate back surface
A metal vapor deposition section connected to the layer is provided, and through the metal vapor deposition section
By stacking two MIC boards,
Can be electrically separated from each other to prevent electrical influence between the boards.
The effect that circuit design can be done easily without considering
There is a fruit.

【手続補正14】[Procedure Amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0024[Name of item to be corrected] 0024

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0024】また、上記下方のMIC基板表面の金属蒸
着部と該基板裏面のメタライズ層とを接続するために形
成されたスルーホール内に熱伝導性の良好な金属を充填
するようにしたので、積層されたMIC基板の放熱性を
向上させることができる効果がある。
The metal vapor on the surface of the lower MIC substrate is also used.
Shaped to connect the metallization layer on the backside of the substrate
Filling the formed through hole with metal with good thermal conductivity
Therefore, the heat dissipation of the stacked MIC boards
There is an effect that can be improved.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 高周波信号を伝送するための比較的大き
なレイアウト面積を必要とする回路パターンと、比較的
小さなレイアウト面積で実現される回路パターンとを基
板上に有し、高周波信号を処理する高周波集積回路装置
において、 所定の誘電率を有する第1の回路基板と、 該第1の回路基板上に実装され、該第1の回路基板より
も高い誘電率を有する第2の回路基板とを備え、 上記第1の回路基板に上記比較的小さなレイアウト面積
で実現される回路パターンを形成し、上記第2の回路基
板に、上記比較的大きなレイアウト面積を必要とする回
路パターンを形成して小さなレイアウト面積で実現し、 上記両基板間の回路パターンを電気的に接続したことを
特徴とする高周波集積回路装置。
1. A high frequency circuit for processing a high frequency signal, the circuit pattern having a relatively large layout area for transmitting a high frequency signal and the circuit pattern realized with a relatively small layout area on a substrate. An integrated circuit device comprising: a first circuit board having a predetermined dielectric constant; and a second circuit board mounted on the first circuit board and having a higher dielectric constant than the first circuit board. Forming a circuit pattern realized on the first circuit board in the relatively small layout area, and forming a circuit pattern requiring the relatively large layout area on the second circuit board in a small layout. A high-frequency integrated circuit device which is realized in an area and electrically connects the circuit pattern between the both substrates.
【請求項2】 請求項1記載の高周波集積回路装置にお
いて、 上記第1の回路基板と上記第2の回路基板はそれぞれそ
の裏面側全面にメタライズ層を有し、 さらに第1の回路基板はその表面の、上記第2の回路基
板を実装する領域に金属蒸着部を有し、該金属蒸着部を
介して上記第2の回路基板が上記第1の回路基板上に実
装されていることを特徴とする高周波集積回路装置。
2. The high frequency integrated circuit device according to claim 1, wherein the first circuit board and the second circuit board each have a metallization layer on the entire back surface side thereof, and the first circuit board has the metallization layer. A metal vapor deposition section is provided in a region of the surface where the second circuit board is mounted, and the second circuit board is mounted on the first circuit board via the metal vapor deposition section. High frequency integrated circuit device.
【請求項3】 請求項2記載の高周波集積回路装置にお
いて、 上記金属蒸着部は上記第1の基板裏面側のメタライズ層
と電気的に接続されていることを特徴とする高周波集積
回路装置。
3. The high frequency integrated circuit device according to claim 2, wherein the metal vapor deposition portion is electrically connected to the metallization layer on the back surface side of the first substrate.
【請求項4】 請求項3記載の高周波集積回路装置にお
いて、 上記金属蒸着部は、上記第1の基板表面から側面を経て
該基板裏面側のメタライズ層にかけて連続的に形成され
て該基板裏面側のメタライズ層と電気的に接続されてい
ることを特徴とする高周波集積回路装置。
4. The high frequency integrated circuit device according to claim 3, wherein the metal vapor deposition portion is continuously formed from the front surface of the first substrate to the metallization layer on the back surface of the substrate through the side surface thereof. A high-frequency integrated circuit device characterized in that it is electrically connected to the metallized layer of.
【請求項5】 請求項3記載の高周波集積回路装置にお
いて、 上記金属蒸着部は、上記第1の回路基板に形成されたス
ルーホールを介して該基板裏面のメタライズ層と電気的
に接続されていることを特徴とする高周波集積回路装
置。
5. The high frequency integrated circuit device according to claim 3, wherein the metal vapor deposition portion is electrically connected to a metallization layer on the back surface of the substrate through a through hole formed in the first circuit board. A high-frequency integrated circuit device characterized in that
【請求項6】 請求項5記載の高周波集積回路装置にお
いて、 熱伝導性の良好な金属を用いて上記スルーホール内を充
填して形成された金属層を備えたことを特徴とする高周
波集積回路装置。
6. The high frequency integrated circuit device according to claim 5, further comprising a metal layer formed by filling the inside of the through hole with a metal having good thermal conductivity. apparatus.
JP4303090A 1992-10-14 1992-10-14 High-frequency integrated circuit device Pending JPH06132416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4303090A JPH06132416A (en) 1992-10-14 1992-10-14 High-frequency integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4303090A JPH06132416A (en) 1992-10-14 1992-10-14 High-frequency integrated circuit device

Publications (1)

Publication Number Publication Date
JPH06132416A true JPH06132416A (en) 1994-05-13

Family

ID=17916776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4303090A Pending JPH06132416A (en) 1992-10-14 1992-10-14 High-frequency integrated circuit device

Country Status (1)

Country Link
JP (1) JPH06132416A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334947A (en) * 2001-05-10 2002-11-22 Sony Corp High-frequency module substrate device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334947A (en) * 2001-05-10 2002-11-22 Sony Corp High-frequency module substrate device and method of manufacturing the same
JP4595240B2 (en) * 2001-05-10 2010-12-08 ソニー株式会社 High frequency module substrate device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3937433B2 (en) Planar circuit-waveguide connection structure
JP4783996B2 (en) Multi-layer composite balun transformer
JP3878795B2 (en) Multilayer wiring board
JP3510971B2 (en) High frequency power amplifier
JP2003152124A (en) High frequency package
JPH0567911A (en) Flat antenna integrated with electronic circuit
JPH06132416A (en) High-frequency integrated circuit device
JP4557751B2 (en) High frequency circuit board and high frequency module
JP3935638B2 (en) Multilayer wiring board
JP3798978B2 (en) Multilayer wiring board
JP3798919B2 (en) Multilayer wiring board
JP2004259959A (en) Wiring board
JP3692254B2 (en) Multilayer wiring board
JP2005012559A (en) Coupler and coupler array
JP2006270759A (en) High frequency circuit board
JP2005018627A (en) Data transfer circuit board
JP4604430B2 (en) Multilayer directional coupler
JP2004259960A (en) Wiring board
JP2001339169A (en) Multilayer wiring board
JPH03187503A (en) Multilayered substrate
JP2004179198A (en) Ceramic package
JP2001007518A (en) Multilayered wiring board
JP3784244B2 (en) Multilayer wiring board
JP2000244133A (en) Multilayer wiring board
JP2001077541A (en) Multilayer wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation of abandonment
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081211

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350