JPH06131198A

JPH06131198A - データ処理装置

Info

Publication number: JPH06131198A
Application number: JP28172792A
Authority: JP
Inventors: Akira Nishimura; 明西村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-10-20
Filing date: 1992-10-20
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】割り込み応答を高速化すると共に、命令により
外部から割り込み応答の仕方を設定できる機構を設ける
ことにより、多様なシステムに対応可能なデータ処理装
置を提供することを目的とする。【構成】第１の機械命令（ＣＩＲ命令）により設定さ
れ、第１の機械命令（ＣＩＲ命令）の次の機械命令の実
行終了後に解除される実行取消有効フラグレジスタ１
と、外部割り込みに対して現在実行中の機械命令の実行
を取り消すことが可能か否かを示す実行取消識別フラグ
レジスタ３と、外部割り込み発生時に、ＣＩＲ命令有効
フラグレジスタ１が設定されており、且つ実行取消識別
フラグレジスタ３が可能である旨を示している場合に
は、現在実行中の機械命令をすぐに取り消して割り込み
処理を開始するよう制御する制御手段５とを有して構成
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
若しくはマイクロプロセッサ等のデータ処理装置に関
し、特に、割り込み応答を高速化すると共に、命令によ
って外部から割り込み応答の仕方を設定する機構を設け
ることにより、多様なシステムに対応可能としたデータ
処理装置に関する。

【０００２】

【従来の技術】マイクロコンピュータの中央処理装置
（ＣＰＵ）やマイクロプロセッサ等のデータ処理装置
（以下、ＭＰＵと略記する）では、機械命令をメインメ
モリから読み込み、それをＭＰＵ内部で実行するという
２つの動作の繰り返しを基本として処理が進められる。

【０００３】ＭＰＵは、外部から機械命令を読み込む
と、機械命令のデコードを行ない、演算回路によって命
令の実行を行なう。特に、高機能な機械命令を数多く持
つＭＰＵでは、１つの機械命令の実行に複数のクロック
サイクルを要することが多い。特に長いクロックサイク
ルを要する機械命令の例としては、乗算命令、除算命
令、ビットフィールド操作命令、キュー操作命令等が挙
げられ、数十クロックもの実行時間を要する場合があ
る。

【０００４】またＭＰＵは、機械命令の処理と並行して
外部からの割り込みをモニターしており、割り込みが発
生した場合には、その割り込みを受け付けるか否かを判
断する。そして割り込みを受け付ける場合には、割り込
みに伴う内部処理を実行し、割り込み処理プログラムに
制御を移す。割り込みを受け付けなかった場合には、そ
のまま現在のプログラムの実行を継続する。

【０００５】従来のＭＰＵでは、外部で割り込みが発生
しても、ＭＰＵが実際の割り込み処理を開始するのは、
割り込みが発生した時点でＭＰＵが処理していた機械命
令の処理が終了した後に行なわれる（図９参照）。

【０００６】このため、ＭＰＵが、除算命令やビットフ
ィールド命令等の長い実行クロックを要する機械命令を
実行していた場合、割り込み応答が著しく悪くなる。こ
こで、割り込み応答とは、割り込みが発生してから、Ｍ
ＰＵが必要な内部処理を行ない、割り込み処理ハンドラ
ルーチンのプログラムの実行を開始するまでの応答時間
をいう。

【０００７】

【発明が解決しようとする課題】以上のように、従来の
データ処理装置では、外部割り込みが発生した時点で実
行していた機械命令の処理を終了した後に割り込み処理
を開始するので、割り込み発生時に長い実行クロックを
要する機械命令を実行していた場合、割り込み応答が著
しく悪くなるという問題があった。

【０００８】本発明は、上記問題点を解決するもので、
その目的は、割り込み応答を高速化すると共に、命令に
より外部から割り込み応答の仕方を設定できる機構を設
けることにより、多様なシステムに対応可能なデータ処
理装置を提供することである。

【０００９】

【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、外部割り
込みに対して現在実行中の機械命令の実行を取り消すこ
とが可能か否かを示す実行取消識別フラグレジスタ３
と、外部割り込み発生時に、前記実行取消識別フラグレ
ジスタ３が可能である旨を示している場合には、現在実
行中の機械命令をすぐに取り消して割り込み処理を開始
するよう制御する制御手段５とを具備することである。

【００１０】また、本発明の第２の特徴は、第１の機械
命令（ＣＩＲ命令）により設定され、前記第１の機械命
令（ＣＩＲ命令）の次の機械命令の実行終了後に解除さ
れる実行取消有効フラグレジスタ１と、外部割り込みに
対して現在実行中の機械命令の実行を取り消すことが可
能か否かを示す実行取消識別フラグレジスタ３と、外部
割り込み発生時に、前記ＣＩＲ命令有効フラグレジスタ
１が設定されており、且つ前記実行取消識別フラグレジ
スタ３が可能である旨を示している場合には、現在実行
中の機械命令をすぐに取り消して割り込み処理を開始す
るよう制御する制御手段５とを具備することである。

【００１１】また、本発明の第３の特徴は、請求項２に
記載のデータ処理装置において、前記ＣＩＲ命令有効フ
ラグレジスタ１は、第２の機械命令（ＳＩＲ命令）によ
り設定され、第３の機械命令（ＲＩＲ命令）により解除
されることである。

【００１２】更に、本発明の第４の特徴は、請求項１、
２、または３に記載のデータ処理装置において、前記実
行取消識別フラグレジスタ３は、当該データ処理装置内
のユーザに開放されている汎用レジスタ及び制御レジス
タ群の内容が実行中の機械命令によって変更されておら
ず、且つ実行中の機械命令によって外部メモリの値が変
更されていない時に、現在実行中の機械命令の実行を取
り消すことが可能である旨を示すことである。

【００１３】

【作用】本発明の第１及び第４の特徴のデータ処理装置
では、図１に示す如く、外部割り込みに対して、当該デ
ータ処理装置内の汎用レジスタ及び制御レジスタ群の内
容が実行中の機械命令によって変更されておらず、且つ
実行中の機械命令によって外部メモリの値が変更されて
いない時に、現在実行中の機械命令の実行を取り消すこ
とが可能である旨を示す実行取消識別フラグレジスタ３
を備え、制御手段５により、外部割り込み発生時に実行
取消識別フラグレジスタ３が可能である旨を示している
場合には、現在実行中の機械命令をすぐに取り消して割
り込み処理を開始し、実行取消識別フラグレジスタ３が
不可能である旨を示している場合には、現在実行中の機
械命令の処理が終了した後に割り込み処理を開始するよ
う制御している。

【００１４】これにより、外部割り込みが発生した時点
で実行中の機械命令の処理が取消可能な場合には、直ち
に実行中の機械命令の処理を取り消して割り込み処理を
開始するので、割り込み発生時に長い実行クロックを要
する機械命令を実行していた場合にも、割り込み応答を
高速化することができる。

【００１５】また、本発明の第２、第３、及び第４の特
徴のデータ処理装置では、図１に示す如く、第１の機械
命令（ＣＩＲ命令）により設定され、第１の機械命令
（ＣＩＲ命令）の次の機械命令の実行終了後に解除さ
れ、並びにまたは、第２の機械命令（ＳＩＲ命令）によ
り設定され、第３の機械命令（ＲＩＲ命令）により解除
される実行取消有効フラグレジスタ１と、外部割り込み
に対して、当該データ処理装置内の汎用レジスタ及び制
御レジスタ群の内容が実行中の機械命令によって変更さ
れておらず、且つ実行中の機械命令によって外部メモリ
の値が変更されていない時に、現在実行中の機械命令の
実行を取り消すことが可能である旨を示す実行取消識別
フラグレジスタ３とを備え、制御手段５により、外部割
り込み発生時にＣＩＲ命令有効フラグレジスタ１が設定
されており、且つ実行取消識別フラグレジスタ３が可能
である旨を示している場合には、現在実行中の機械命令
をすぐに取り消して割り込み処理を開始し、実行取消有
効フラグレジスタ１及び実行取消識別フラグレジスタ３
の内容が上記以外の場合には、現在実行中の機械命令の
処理が終了した後に割り込み処理を開始するよう制御し
ている。

【００１６】これにより、第１の特徴のデータ処理装置
と同様に割り込み応答を高速化することができると共
に、ユーザが第１、第２、及び第３の機械命令を使用し
てソフトウェア的に割り込み応答時間の設定できるの
で、例えば、割り込み応答時間の高速性が優先されるシ
ステムでは、長い実行クロックを要する機械命令に対し
て実行取消有効フラグレジスタ１を設定し、或いは、平
均的な処理性能が重要であるシステムでは、全ての機械
命令に対してＣＩＲ命令有効フラグレジスタ１を解除し
ておくことにより、多様なシステムに幅広く対応可能な
データ処理装置を実現できる。

【００１７】

【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。

【００１８】図２に本発明の一実施例に係るデータ処理
装置の構成図を示す。

【００１９】同図において、本実施例のデータ処理装置
は、１チップで構成されるマイクロプロセッサ（以下、
ＭＰＵと略記する）１０であり、ＭＰＵ１０外部とのイ
ンタフェースを持ち、命令フェッチやデータのリード／
ライトを制御するバスインタフェースユニット１１と、
命令をデコードしてマイクロコードを出力する命令デコ
ードユニット１２と、マイクロコードをデコードして、
ＭＰＵ１０内の各構成要素に対する制御信号を生成する
マイクロデコーダ１３と、汎用レジスタＲ１〜Ｒｎとし
て使用されるレジスタファイル１４と、加算、減算等の
演算処理を行なうＡＬＵ／シフタ１５と、プロセッサス
テータスワードＰＳＷ、プログラムカウンタＰＣ等の制
御レジスタ群１６とから構成されており、外部インタフ
ェースとしてデータバスＤ（１５：０）、アドレスバス
Ａ（２３：０）、制御信号群ＣＯＮ、及び割り込み信号
ＩＮＴを持つ。

【００２０】また図３は、命令デコードユニット１２の
詳細構成図である。

【００２１】同図において、命令デコーダユニット１２
は、命令コード及びアドレッシング情報から必要なフィ
ールドを切り出すアドレス情報生成回路２１、アドレス
情報生成回路２１の出力を保持するアドレスレジスタ２
２、マイクロアドレスのカウントアップを行なうカウン
タ２３、カウンタ２３のカウントアップを制御するカウ
ント制御回路２４、マイクロアドレスを選択出力するア
ドレスセレクタ２５、マイクロ命令を格納したマイクロ
命令格納用ＰＬＡ２６、マイクロ命令を保持するマイク
ロ命令レジスタ２７、マイクロコードの所定ビットで設
定／解除され、即ち、ＣＩＲ命令或いはＳＩＲ命令発行
時に設定され、ＣＩＲ命令の次命令終了時或いはＲＩＲ
命令発行時に解除される実行取消有効フラグレジスタ
１、現在実行中の機械命令の実行を取り消し可能か否か
を示す実行取消識別フラグレジスタ３、ステート情報を
保持する２ビットのステートレジスタ２８、並びに、マ
イクロ命令、ＣＩＲ命令有効フラグレジスタ１、実行取
消識別フラグレジスタ３、及び割り込み発生の有無に基
づきステートレジスタ２８の値をセットするステート制
御回路２９から構成されている。

【００２２】アドレスセレクタ２５は、ステートレジス
タ２８からのステート値ｓｔにより機械命令、並びにア
ドレスレジスタ２２、カウンタ２３、及びステートレジ
スタ２８の出力から適当なものを選択・連結して、マイ
クロ命令格納用ＰＬＡ２６のマイクロアドレスとして出
力する。

【００２３】また、カウント制御回路２４では分岐命令
における条件判断の結果に基づいた次アドレスの生成等
も行なう。更に、ステート制御回路２８では割り込み受
け付け時の割り込み処理シーケンスの軌道制御等も行な
う。

【００２４】実行取消有効フラグレジスタ１は、マイク
ロコードの所定ビットで設定／解除される。即ち、後述
のＣＩＲ命令或いはＳＩＲ命令が実行されたことによ
り”１”に設定され、ＣＩＲ命令の次の命令の実行終了
時、或いは後述のＲＩＲ命令発行時に”０”に解除され
る。

【００２５】また実行取消識別フラグレジスタ３は、機
械命令の内部処理を実行している時に、ＭＰＵ１０の内
部の処理状態によって設定／解除され、その値が”１”
の時に実行取消可能、”０”の時に実行取消不可能を意
味する。

【００２６】実行取消有効フラグレジスタ１及び実行取
消識別フラグレジスタ３の値の組み合わせにより、ＭＰ
Ｕ１０における割り込みに対する応答の仕方は図４に示
す如くなる。つまり、割り込み発生時に命令デコードユ
ニット１２は、以下のように動作する。

【００２７】実行取消有効フラグレジスタ１及び実行取
消識別フラグレジスタ３の内容が双方共”１”である時
に割り込みが発生すると、ステートは割り込み処理のス
テートに遷移し、アドレスセレクタ２５において、ステ
ートレジスタ２８出力及び割り込み種別情報を連結した
値をマイクロアドレスとしてマイクロ命令格納用ＰＬＡ
２６に供給し、割り込み処理のマイクロコードが出力さ
れる。

【００２８】一方、実行取消有効フラグレジスタ１及び
実行取消識別フラグレジスタ３の内容が双方共”１”以
外の時には、割り込みが発生してもステートは遷移せ
ず、例えばアドレスレジスタ２２の出力及びカウンタ２
３出力を連結した値をマイクロアドレスとしてマイクロ
命令格納用ＰＬＡ２６に供給し、通常の処理のマイクロ
コードが出力される。この場合、該機械命令に対応する
最終ステップのマイクロコードの処理が終了した後、ス
テートが割り込み処理のステートに遷移し、アドレスセ
レクタ２５において、ステートレジスタ２８出力及び割
り込み種別情報を連結した値をマイクロアドレスとして
マイクロ命令格納用ＰＬＡ２６に供給し、割り込み処理
のマイクロコードが出力されて割り込み処理が開始され
る。

【００２９】本実施例のＭＰＵ１０では、機械命令とし
て割り込み応答の仕方を指定する割り込み応答制御命令
（以下、ＣＩＲ命令（Control Interrupt Response）と
いう）を備えている。ＣＩＲ命令は、命令ワードの最小
の単位の命令長（１ワード）を持ち、実行時間はＭＰＵ
１０の最小命令実行サイクルの１クロックである。

【００３０】ＣＩＲ命令は、ＣＩＲ命令単体では意味を
持たない疑似命令であり、ＣＩＲ命令に続く次の命令の
割り込み応答に対して影響を及ぼす。

【００３１】ＣＩＲ命令が実行されると実行取消有効フ
ラグレジスタ１がセットされ、次の命令の実行中に外部
割り込みが発生した時、もしその割り込みの発生タイミ
ングが実行を取り消してもよい期間（実行取消可能期間
であり、実行取消識別フラグレジスタ３の内容は”１”
である）内であれば、割り込みが発生した次のクロック
サイクルから割り込み処理を開始するようになる。例え
ば図５の場合には、実行時間の長いＤＩＶ命令の前にＣ
ＩＲ命令を実行し、ＤＩＶ命令実行中の実行取消可能期
間に割り込みが発生した時、次のクロックサイクルから
直ちに割り込み処理を開始する。

【００３２】また、ＣＩＲ命令が実行されていても外部
割り込みが発生するタイミングが実行取消可能期間外
（実行取消識別フラグレジスタ３＝”０”）であった場
合、発生した割り込みはすぐには受け付けられず、その
命令の実行が完了してから割り込み処理が開始されるこ
とになる。例えば図６の場合には、ＤＩＶ命令実行中の
実行取消不可能期間に割り込みが発生した時、ＤＩＶ命
令の実行が完了して実行取消可能期間（実行取消識別フ
ラグレジスタ３＝”１”）に入るのを待って、割り込み
処理を開始する。

【００３３】更に、ＣＩＲ命令が実行されない場合は、
従来技術のＭＰＵと同様に外部割り込みの処理は、割り
込みが発生した時に実行している命令の内部処理の実行
が終了するまで開始されない（図７参照）。

【００３４】図８は、各種命令に対する実行取消可能期
間の定義を示す。

【００３５】(1) ＣＩＲ命令内部のステートを処理取消型の割り込み対応を行なうよ
うに設定する最小クロックの命令であり、全期間(a) に
渡って実行取消不可能な命令である。

【００３６】(2) ＡＤＤ命令（ADD R1, R2）汎用レジスタＲ１と汎用レジスタＲ２の内容の加算を行
ないその結果を汎用レジスタＲ１に格納する命令であ
る。ＭＰＵ１０は、内部のＡＬＵ／シフタ１５を使用し
て汎用レジスタＲ１と汎用レジスタＲ２の内容を加算し
て、その結果を汎用レジスタＲ１に格納し、その演算結
果に伴うフラグレジスタをプロセッサステータスワード
ＰＳＷに書き込む。また、この期間にプログラムカウン
タＰＣのインクリメントをも行なう。この命令では、最
初から結果の書き込みをレジスタ及びプロセッサステー
タスワードＰＳＷに対して行なっており、割り込みが発
生しても実行の取消ができず、全実行期間(b) に渡って
実行取消不可能な命令である。

【００３７】(3) ＡＤＤ命令（ADD (R1+1234H), (R2+10
00H)）メモリ−メモリ間の加算を行なう命令である。先ず期間
(c) で、汎用レジスタＲ１とディスプレースメント１２
３４H を足し合わせてデスティネーションオペランドの
アドレス計算を行ない、このアドレスからメモリデータ
を読み込む。次に期間(d) で、汎用レジスタＲ２とディ
スプレースメント１０００H を足し合わせてソースオペ
ランドのアドレス計算を行ない、このアドレスからメモ
リデータを読み込む。そして最後に期間(e) で、読み出
したソースオペランドとデスティネーションオペランド
の加算を行ない、演算結果をデスティネーションのアド
レスに書き込み、プロセッサステータスワードＰＳＷの
フラグレジスタを更新する。またこの時、プログラムカ
ウンタＰＣのインクリメントも併せて行なう。期間(c)
及び(d) では、割り込みが発生して命令実行の処理を取
り消しても、割り込みから復帰した後に、割り込みが発
生した時点でのプログラムカウンタＰＣの指し示す命令
から実行をやり直せば、問題なくプログラムの継続が可
能であり、実行取消可能期間である。これに反して期間
(e) では、演算結果の書き込み、プロセッサステータス
ワードＰＳＷのフラグレジスタの更新、並びにプログラ
ムカウンタＰＣのインクリメントを行なっており、実行
を取り消すとプログラムの継続ができないので、実行取
消不可能期間である。

【００３８】(4) ＤＩＶ命令（DIV R1, R2）汎用レジスタＲ１の内容を汎用レジスタＲ２の内容で符
号なし除算を行ない、商を汎用レジスタＲ１の上位半分
に、余りを汎用レジスタＲ１の下位半分に格納し、その
演算結果に伴うフラグレジスタをプロセッサステータス
ワードＰＳＷに書き込む命令である。除算は被除数から
除数の引き算をシフト操作で桁をずらしながら繰り返し
行なって実行されるが、１６ビット÷８ビットの除算で
はこの繰り返しが最低８回、３２ビット÷１６ビットの
除算ならこの繰り返しが最低１６回必要となり、実行ク
ロック数の大きい命令である。期間(f) では、汎用レジ
スタＲ１及びＲ２をＡＬＵ／シフタ１５に設定し、除算
のシフト−減算の繰り返しを行なう。期間(g) では、演
算結果を汎用レジスタＲ１に格納し、その演算結果に伴
うフラグレジスタをプロセッサステータスワードＰＳＷ
に書き込む。また、この期間にプログラムカウンタＰＣ
のインクリメントをも行なう。期間(f) では、割り込み
発生時のプログラムカウンタＰＣの指し示す命令から再
実行すれば、プログラムの継続が可能な実行取消可能期
間である。期間(g) は実行取消不可能期間であり、この
期間で発生した割り込みについては、実行中の命令処理
が全て終了してから割り込み処理が行なわれる。

【００３９】(5) ＤＩＶ命令（DIV R2, (--R3)）ソースアドレス計算にプリデクリメントアドレッシング
モード（詳細は、マイクロプロセッサ６８０００のマニ
ュアル等を参照）を用いた除算命令である。先ず期間
(h) では、汎用レジスタＲ３から演算サイズ（この場合
ワードデータであるので”２”）を引いたアドレスをソ
ースオペランドのアドレスとしてソースオペランドデー
タがメモリから読み出される。期間(i) では、読み出し
たソースオペランドデータと汎用レジスタＲ２の内容を
用いて、シフト−減算を繰り返し行なって除算を実行す
る。期間(j) では、演算結果を汎用レジスタＲ２に書き
込み、プロセッサステータスワードＰＳＷのフラグレジ
スタの更新を行ない、更に汎用レジスタＲ３のデクリメ
ントした値を汎用レジスタＲ３に書き戻し、尚且つプロ
グラムカウンタＰＣのインクリメントを行なう。従っ
て、期間(h) 及び(i) は実行取消可能期間であり、期間
(j) は実行取消不可能期間である。

【００４０】このように、長い実行クロックを要する命
令では、結果の書き込み、プロセッサステータスワード
ＰＳＷのフラグレジスタの更新、プログラムカウンタＰ
Ｃのインクリメント等の処理を終えた後でその命令実行
を取り消すと、プログラムの継続に不都合を及ぼすこと
となるので、これらの処理は命令の内部処理の終わりの
部分で行なうこととし、その期間を実行取消不可能期間
として定義する。

【００４１】また本実施例のＭＰＵ１０では、割り込み
応答の仕方を指定する機械命令として、実行取消有効フ
ラグレジスタ１を”１”に設定する割り込み応答制御指
定命令（以下、ＳＩＲ命令（Set control Interrupt Re
sponse）という）と、実行取消有効フラグレジスタ１
を”０”に解除する割り込み応答制御解除命令（以下、
ＲＩＲ命令（Reset control Interrupt Response）とい
う）とを備えている。

【００４２】ＳＩＲ命令及びＲＩＲ命令は、命令ワード
の最小の単位の命令長（１ワード）を持ち、実行時間は
ＭＰＵ１０の最小命令実行サイクルの１クロックであ
る。また、ＳＩＲ命令及びＲＩＲ命令は、命令単体では
意味を持たない疑似命令であり、ＳＩＲ命令及びＲＩＲ
命令に続く次の命令の割り込み応答に対して影響を及ぼ
す。つまり、ＣＩＲ命令有効フラグレジスタ１の値に従
って、ＭＰＵ１０は割り込みに対する応答の仕方を変え
る。但し、ＣＩＲ命令の場合には、ＣＩＲ命令の次の命
令についてのみ割り込み応答の仕方の指定が有効であっ
たのに対して、ＳＩＲ命令及びＲＩＲ命令の場合には、
ＳＩＲ命令で設定されてからＲＩＲ命令で解除されるま
での間の全ての命令に対して、割り込み応答の仕方の指
定が有効となる。

【００４３】また、ＣＩＲ命令では、ユーザが高機能命
令を使用し、且つ割り込み応答の高速化が必要な時にだ
け、処理時間の長い高機能命令の前にＣＩＲ命令を付加
することにより、割り込み処理の応答をプログラムで簡
単に設定することができる。一方、ＳＩＲ命令及びＲＩ
Ｒ命令では、プログラムの開始時に一度だけＳＩＲ命令
を発行して、ＣＩＲ命令有効フラグレジスタ１の値を”
１”に設定することにより、割り込み処理応答の高速な
システムを構成することが可能となる。

【００４４】以上説明したように、本実施例によれば、
ＭＰＵ１０、特に除算命令、乗算命令、ビットフィール
ド操作命令等の長い実行クロックを要する機械命令を持
つＭＰＵ１０の割り込み応答時間を高速化することが可
能となる。

【００４５】本実施例を使用した場合のＭＰＵの最悪の
割り込み応答時間は、（最長の実行取消不可能期間のクロック数）＋（ＭＰＵ
割り込み処理時間）となる。これに対して、本実施例を使用しない場合のＭ
ＰＵの最悪の割り込み応答時間は、（最長の命令の実行クロック数）＋（ＭＰＵ割り込み処
理時間）となる。

【００４６】加算命令、減算命令、またはロード命令等
の単純な命令では、（実行取消不可能期間のクロック数）（命令の実行クロック数）約１〜５クロック約１〜１０クロック程度であり、割り込み応答の高速化の度合いは比較的小
さいが、除算命令、乗算命令、ビットフィールド操作命
令、またはキュー操作命令等の高機能な命令では、（実行取消不可能期間のクロック数）＜＜（命令の実行クロック数）約１〜５クロック約１０〜５０クロックであり、本実施例のＭＰＵを採用することにより、数十
クロックの割り込み応答時間の高速化が可能になる。

【００４７】また、ユーザが命令を使用してソフトウェ
ア的にＭＰＵの割り込み応答時間の設定が可能となるの
で、多様なシステムに対応可能なＭＰＵを提供すること
ができる。例えば、以下のようなシステムに対応でき
る。

【００４８】(1) 割り込み応答の高速性が必須の組み込
み制御機器（ロボット等）ＣＩＲ命令等により、一定クロック数以上の実行時間を
要する命令を取消可能とすることにより、割り込み応答
の最悪時間を短縮する。尚、組み込み制御機器において
は、割り込み応答時間の最悪値がシステムに大きく影響
する。

【００４９】(2) 平均的な処理性能が重要なＯＡ機器
（パソコン、ワークステーション等）パソコン、ワークステーション等では、割り込み応答時
間よりも一定時間に如何に多くの命令を処理できるかが
重要である。従って、割り込み発生に際して、実行中の
処理を取り消し、割り込みハンドラプログラムの終了
後、取り消した処理を再びやり直すのでは処理性能の点
で不利となる。この場合には、ＣＩＲ命令等により実行
中の命令の取り消しを可能とせず、減算実行中の命令の
処理が終了してから、割り込み処理を開始するように設
定することになる。

【００５０】このように、多様な用途に対して幅広く対
応できるＭＰＵを提供することができ、ＭＰＵの付加価
値が高くなる。

【００５１】

【発明の効果】以上のように本発明によれば、外部割り
込みに対して、当該データ処理装置内のユーザに開放さ
れている汎用レジスタ及び制御レジスタ群の内容が実行
中の機械命令によって変更されておらず、且つ実行中の
機械命令によって外部メモリの値が変更されていない時
に、現在実行中の機械命令の実行を取り消すことが可能
である旨を示す実行取消識別フラグレジスタを備えて構
成し、制御手段により、外部割り込み発生時に実行取消
識別フラグレジスタが可能である旨を示している場合に
は、現在実行中の機械命令をすぐに取り消して割り込み
処理を開始し、実行取消識別フラグレジスタが不可能で
ある旨を示している場合には、現在実行中の機械命令の
処理が終了した後に割り込み処理を開始するよう制御す
ることとしたので、割り込み発生時に長い実行クロック
を要する機械命令を実行していた場合にも、高速な割り
込み応答時間で処理可能なデータ処理装置を提供するこ
とができる。

【００５２】また、本発明によれば、第１の機械命令に
より設定され、第１の機械命令の次の機械命令の実行終
了後に解除され、並びにまたは、第２の機械命令により
設定され、第３の機械命令により解除される実行取消有
効フラグレジスタと、前記実行取消識別フラグレジスタ
とを備えて構成し、制御手段により、外部割り込み発生
時にＣＩＲ命令有効フラグレジスタが設定されており、
且つ実行取消識別フラグレジスタが可能である旨を示し
ている場合には、現在実行中の機械命令をすぐに取り消
して割り込み処理を開始し、ＣＩＲ命令有効フラグレジ
スタ及び実行取消識別フラグレジスタの内容が上記以外
の場合には、現在実行中の機械命令の処理が終了した後
に割り込み処理を開始するよう制御することとしたの
で、割り込み応答を高速化することができると共に、ユ
ーザが第１、第２、及び第３の機械命令を使用してソフ
トウェア的に割り込み応答時間の設定できるので、例え
ば、割り込み応答時間の高速性が優先されるシステムで
は、長い実行クロックを要する機械命令に対してＣＩＲ
命令有効フラグレジスタを設定し、また平均的な処理性
能が重要であるシステムでは、全ての機械命令に対して
ＣＩＲ命令有効フラグレジスタを解除しておくことによ
り、多様なシステムに幅広く対応可能なデータ処理装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例に係るデータ処理装置の構成
図である。

【図３】実施例の命令デコードユニットの詳細構成図で
ある。

【図４】ＣＩＲ命令有効フラグレジスタ及び実行取消識
別フラグレジスタの値の組み合わせに対する割り込み応
答の仕方を説明する図である。

【図５】実行取消可能期間に割り込みが発生した場合の
割り込み応答を説明する図である。

【図６】実行取消不可能期間に割り込みが発生した場合
の割り込み応答を説明する図である。

【図７】ＣＩＲ命令を使用しない場合の割り込み応答を
説明する図である。

【図８】各種命令に対する実行取消可能期間及び実行取
消不可能期間を説明する図である。

【図９】従来のデータ処理装置における割り込み応答を
説明する図である。

【符号の説明】

１ＣＩＲ命令有効フラグレジスタ３実行取消識別フラグレジスタ５制御手段１０マイクロプロセッサ（ＭＰＵ）１１バスインタフェースユニット１２命令デコードユニット１３マイクロデコーダ１４レジスタファイルＲ１〜Ｒｎ汎用レジスタ１５ＡＬＵ／シフタ１６制御レジスタ群ＰＳＷプロセッサステータスワードＰＣプログラムカウンタＤ（１５：０）データバスＡ（２３：０）アドレスバスＣＯＮ制御信号群ＩＮＴ割り込み信号２１アドレス情報生成回路２２アドレスレジスタ２３カウンタ２４カウント制御回路２５アドレスセレクタ２６マイクロ命令格納用ＰＬＡ２７マイクロ命令レジスタ２８ステートレジスタ２９ステート制御回路ｓｔステート値ｓｃステート制御情報ａｃアドレス情報ｃｃカウント制御情報

Claims

【特許請求の範囲】

【請求項１】外部割り込みに対して現在実行中の機械
命令の実行を取り消すことが可能か否かを示す実行取消
識別フラグレジスタと、外部割り込み発生時に、前記実行取消識別フラグレジス
タが現在実行中の機械命令実行の取り消しが可能である
旨を示している場合には、現在実行中の機械命令を取り
消して割り込み処理を開始するよう制御する制御手段と
を有することを特徴とするデータ処理装置。
【請求項２】第１の機械命令により設定され、前記第
１の機械命令の次の機械命令の実行終了後に解除される
実行取消有効フラグレジスタと、外部割り込みに対して現在実行中の機械命令の実行を取
り消すことが可能か否かを示す実行取消識別フラグレジ
スタと、外部割り込み発生時に、前記実行取消有効フラグレジス
タが設定されており、且つ前記実行取消識別フラグレジ
スタが現在実行中の機械命令実行の取り消しが可能であ
る旨を示している場合には、現在実行中の機械命令を取
り消して割り込み処理を開始するよう制御する制御手段
とを有することを特徴とするデータ処理装置。
【請求項３】前記実行取消有効フラグレジスタは、第
２の機械命令により設定され、第３の機械命令により解
除されることを特徴とする請求項２に記載のデータ処理
装置。
【請求項４】前記実行取消識別フラグレジスタは、当
該データ処理装置内のユーザに開放されている汎用レジ
スタ及び制御レジスタ群の内容が実行中の機械命令によ
って変更されておらず、且つ実行中の機械命令によって
外部メモリの値が変更されていない時に、現在実行中の
機械命令の実行を取り消すことが可能である旨を示すこ
とを特徴とする請求項１、２、または３に記載のデータ
処理装置。