JPH06120667A - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board

Info

Publication number
JPH06120667A
JPH06120667A JP26392392A JP26392392A JPH06120667A JP H06120667 A JPH06120667 A JP H06120667A JP 26392392 A JP26392392 A JP 26392392A JP 26392392 A JP26392392 A JP 26392392A JP H06120667 A JPH06120667 A JP H06120667A
Authority
JP
Japan
Prior art keywords
plated
wiring board
inner layer
hole
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26392392A
Other languages
Japanese (ja)
Other versions
JP3213074B2 (en
Inventor
Tetsuji Takada
哲二 高田
Yoshiyasu Nishikawa
嘉保 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP26392392A priority Critical patent/JP3213074B2/en
Publication of JPH06120667A publication Critical patent/JPH06120667A/en
Application granted granted Critical
Publication of JP3213074B2 publication Critical patent/JP3213074B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a multilayer printed wiring board having reliable through holes in which the generation of crack or blowhole is retarded even when the printed board is produced through desmear step. CONSTITUTION:The multilayer printed wiring board 12 comprises inner and outer layer patterns 5a, 10. A plated through hole T connects the inner and outer layer patterns 5a, 10 electrically. The plated through hole T penetrates a nonconductive layer, i.e., an inner layer permanent resist 4. A land L is provided around the through hole T. The land L is provided with desmear liquid resistance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多層プリント配線板に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board.

【0002】[0002]

【従来の技術】従来より、絶縁層を介して内層のパター
ンと外層のパターンとが形成された多層プリント配線板
が知られている。通常、これらのパターンは配線板を貫
通するめっきスルーホール等によって接続されている。
2. Description of the Related Art Conventionally, there has been known a multilayer printed wiring board in which an inner layer pattern and an outer layer pattern are formed with an insulating layer interposed therebetween. Usually, these patterns are connected by a plated through hole or the like penetrating the wiring board.

【0003】しかし、絶縁基板に前記めっきスルーホー
ル用の穴を形成する場合、ドリルと樹脂との摩擦熱によ
って、絶縁基板の内壁面にスミアが生じる場合がある。
このようなスミアは、めっきスルーホールの接続信頼性
を低下させる原因となるため、一般にはめっきを行う前
にデスミア処理によって除去される。そして、このよう
な処理には、いわゆるデスミア液(過マンガン酸水溶液
やクロム酸水溶液等の酸化性の液)が用いられている。
However, when the holes for plating through holes are formed in the insulating substrate, smear may occur on the inner wall surface of the insulating substrate due to frictional heat between the drill and the resin.
Since such smear causes a decrease in connection reliability of the plated through hole, it is generally removed by desmearing before plating. A so-called Desmear solution (an oxidizing solution such as an aqueous solution of permanganate or an aqueous solution of chromic acid) is used for such treatment.

【0004】[0004]

【発明が解決しようとする課題】ところで、近年におい
ては内層の導体パターンを無電解メッキのみによって形
成する、いわゆるフルアディティブ法が提案されてお
り、図4(a)及び(b)にはこの方法による多層プリ
ント配線板20の一例が示されている。
By the way, in recent years, a so-called full additive method has been proposed in which the conductor pattern of the inner layer is formed only by electroless plating. This method is shown in FIGS. 4 (a) and 4 (b). 1 shows an example of the multilayer printed wiring board 20 according to.

【0005】フルアディティブ法では、先ず絶縁基板2
2上に接着剤層23及び永久レジスト24が形成され、
前記永久レジスト24の非形成部分に無電解メッキによ
って内層パターン25a,25bが形成される。図4
(a)に示すように、前記内層パターン25aは後にめ
っきスルーホールTに対して導通層となる。一方、内層
パターン25bはめっきスルーホールTに対して非導通
層となる。この内層板21の表裏面にはプリプレグ26
がラミネートされ、次いでこの多層プリント配線板20
には、後工程においてめっきスルーホールTとなる穴2
8が透設される。
In the full additive method, first, the insulating substrate 2
2 has an adhesive layer 23 and a permanent resist 24 formed thereon,
Inner layer patterns 25a and 25b are formed on the non-formed portion of the permanent resist 24 by electroless plating. Figure 4
As shown in (a), the inner layer pattern 25a later becomes a conductive layer for the plated through hole T. On the other hand, the inner layer pattern 25b becomes a non-conductive layer for the plated through hole T. A prepreg 26 is provided on the front and back surfaces of the inner layer plate 21.
Are laminated, and then this multilayer printed wiring board 20
Has a hole 2 which will be a plated through hole T in a later step.
8 is transparently installed.

【0006】しかしながら、アクリル樹脂を含む永久レ
ジスト24は、一般に絶縁基板22やプリプレグ26を
形成するエポキシ樹脂等と比較して耐デスミア液に劣る
という特徴がある。従って、ここでデスミア処理を行う
と、永久レジスト24が膨潤したり割れたりする等の問
題が生じる。よって、めっきスルーホールTを形成した
としても、割れた部分にめっき液が滲み込み易くなる。
However, the permanent resist 24 containing acrylic resin is generally inferior in desmear resistance to the insulating substrate 22 and the epoxy resin forming the prepreg 26. Therefore, if the desmear process is performed here, there arises a problem that the permanent resist 24 swells or cracks. Therefore, even if the plating through-hole T is formed, the plating solution easily penetrates into the cracked portion.

【0007】そして、このような多層プリント配線板2
0がヒートサイクルに遭遇すると、めっきスルーホール
T部分にクラックが発生し、めっきスルーホールTの信
頼性が悪くなる。また、前記めっきスルーホールTの内
壁が大きく裂けて、ブローホールとなった場合には、信
頼性は更に悪化してしまう。
[0007] Then, such a multilayer printed wiring board 2
When 0 encounters a heat cycle, a crack is generated in the plated through hole T portion, and the reliability of the plated through hole T deteriorates. Further, when the inner wall of the plated through hole T is largely torn and becomes a blow hole, the reliability is further deteriorated.

【0008】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、デスミア処理を経て製造された場
合であってもクラックやブローホールが発生し難く、め
っきスルーホールの信頼性にも優れた多層プリント配線
板を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to prevent cracks and blow holes even when manufactured through desmear treatment and to improve the reliability of plated through holes. Another object is to provide an excellent multilayer printed wiring board.

【0009】[0009]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、内層のうち少なくとも一層のパター
ンをフルアディティブ法によって形成し、前記内層のパ
ターンの形成時に用いためっきレジストを残したままで
積層し、かつ内層のパターンと外層のパターンとを接続
するめっきスルーホールを形成した多層プリント配線板
において、フルアディティブ法により形成された前記内
層を貫通する前記めっきスルーホールのうちこの層と非
導通のめっきスルーホールの周囲に、前記永久レジスト
よりも耐デスミア液性の高い物質からなるランドを設け
ている。
In order to solve the above problems, in the present invention, at least one of the inner layers is patterned by a full additive method, and the plating resist used when forming the inner layer pattern is left. In a multilayer printed wiring board that is stacked as it is and has a plated through hole that connects an inner layer pattern and an outer layer pattern, in this plated through hole that penetrates the inner layer formed by the full additive method, A land made of a substance having a higher desmear liquid resistance than the permanent resist is provided around the non-conductive plated through hole.

【0010】また、内層のパターンをフルアディティブ
法にて形成する際、同時に前記ランドの形成を行うこと
が望ましい。
Further, it is desirable to form the land at the same time when the inner layer pattern is formed by the full additive method.

【0011】[0011]

【作用】この構成によると、デスミア液に強いランドが
永久レジスト側へのデスミア液の侵入を阻止するため、
処理中にデスミア液が永久レジストに直接触れることは
ない。従って、多層プリント配線板がデスミア処理を経
て製造された場合であっても、永久レジストが変質する
ことはなく、クラックやブローホールが発生し難くな
る。
With this structure, the land resistant to the desmear liquid prevents the desmear liquid from entering the permanent resist side.
The desmear solution does not come into direct contact with the permanent resist during processing. Therefore, even when the multilayer printed wiring board is manufactured through the desmear treatment, the permanent resist does not deteriorate and cracks and blowholes hardly occur.

【0012】また、内層のパターンをフルアディティブ
法にて形成する際に同時にランドの形成を行う理由は、
工程の簡略化及び製造時間の短縮化を図ることができ、
好適だからである。
The reason why the land is formed at the same time when the inner layer pattern is formed by the full additive method is as follows.
It is possible to simplify the process and shorten the manufacturing time,
This is because it is suitable.

【0013】[0013]

【実施例】以下、本発明を内層及び外層を共にフルアデ
ィティブ法にて製造した多層プリント配線板(4層板)
12に具体化した。その一実施例を図1〜図3に基づき
詳細に説明する。
EXAMPLE A multilayer printed wiring board (four-layer board) according to the present invention, in which both the inner layer and the outer layer are manufactured by the full additive method
Materialized in 12. One example thereof will be described in detail with reference to FIGS.

【0014】本実施例では、先ず常法に従って内層のパ
ターン5a,5b,5cを備える内層板1を製造した
(図1参照)。即ち、ガラスエポキシ製の絶縁基板2の
表裏両面に接着剤層3を形成した後、その接着剤層3上
の所定箇所にめっきレジストとしての永久レジスト4
a,4bを形成した。前者4aは後に形成されるめっき
スルーホールTに対して導通層の永久レジストである。
一方、後者4bは後に形成されるめっきスルーホールT
に対して非導通層の永久レジストである。
In this embodiment, first, an inner layer plate 1 having inner layer patterns 5a, 5b and 5c was manufactured according to a conventional method (see FIG. 1). That is, after the adhesive layer 3 is formed on both front and back surfaces of the insulating substrate 2 made of glass epoxy, a permanent resist 4 as a plating resist is formed at a predetermined position on the adhesive layer 3.
a and 4b were formed. The former 4a is a permanent resist of a conductive layer for the plated through hole T formed later.
On the other hand, the latter 4b is a plated through hole T formed later.
The non-conductive layer is a permanent resist.

【0015】このとき後者4bにあっては、後にめっき
スルーホールT貫通部の周囲において内層のランドLと
なるべき円形状の内層のパターン5cを形成するための
部分には、永久レジストが形成されていない。この内層
のパターン5cの周囲には、同一層内の他のパターン5
bとの接続を避けるために、円形状の永久レジスト4b
が配置されている。このように、各めっきスルーホール
Tに対して非導通層となる層には、内層のパターン5c
が円形状となるように永久レジスト4a,4bが形成さ
れる。なお、前記各永久レジスト4a,4bはアクリル
をエポキシ変成させたものであり、各永久レジスト4
a,4bの過マンガン酸に対する溶解量はエポキシより
も大きい。
At this time, in the latter 4b, a permanent resist is formed on a portion for forming a circular inner layer pattern 5c to be the land L of the inner layer in the periphery of the penetrating portion of the plated through hole T later. Not not. Around the inner layer pattern 5c, other patterns 5 in the same layer are formed.
circular permanent resist 4b to avoid connection with
Are arranged. As described above, the layer serving as the non-conducting layer for each plated through hole T includes the inner layer pattern 5c.
The permanent resists 4a and 4b are formed so that the circles have a circular shape. The permanent resists 4a and 4b are made of acrylic modified epoxy.
The dissolved amount of a and 4b in permanganic acid is larger than that of epoxy.

【0016】次いで、化学銅めっきによって銅を析出さ
せることにより、前記永久レジスト4a,4bの非形成
部分に内層のパターン5a,5b,5cを形成した。5
aは後に形成されるめっきスルーホールTに対して導通
層の内層のパターンである。一方、5bは後に形成され
るめっきスルーホールTに対して非導通層の内層のパタ
ーンである。そして、内層のパターン5cの中心部は最
終的には穴あけ時に除去され、残された内層のパターン
5cの周辺部分は内層のランドLとなる。また、前記内
層のランドLは化学銅めっきによって析出された銅であ
り、耐デスミア液性を有している。なお、前記内層のラ
ンドLは他の内層のパターン5a,5bが形成される際
に同時に形成される。
Then, copper was deposited by chemical copper plating to form inner layer patterns 5a, 5b and 5c on the portions where the permanent resists 4a and 4b were not formed. 5
a is a pattern of the inner layer of the conductive layer with respect to the plated through hole T formed later. On the other hand, 5b is a pattern of the inner layer of the non-conductive layer with respect to the plated through hole T formed later. Then, the central portion of the inner layer pattern 5c is finally removed at the time of punching, and the remaining peripheral portion of the inner layer pattern 5c becomes the inner layer land L. The land L of the inner layer is copper deposited by chemical copper plating and has desmear liquid resistance. The land L of the inner layer is formed at the same time when the other inner layer patterns 5a and 5b are formed.

【0017】続いて、得られた内層板1を強アルカリ液
等によって黒化処理し、内層のパターン5a,5b,5
cの銅の表面を酸化させた。そして、前記内層板1の表
裏両面に0.1mm厚のプリプレグ6をそれぞれ2枚ラミ
ネートした。その際、成形圧を20kgf/cm2 に設定し
た。
Subsequently, the obtained inner layer plate 1 is subjected to blackening treatment with a strong alkaline solution or the like to form inner layer patterns 5a, 5b, 5
The copper surface of c was oxidized. Two 0.1 mm thick prepregs 6 were laminated on each of the front and back surfaces of the inner layer board 1. At that time, the molding pressure was set to 20 kgf / cm 2 .

【0018】更に、プリプレグ6の外面に接着剤を塗布
して硬化させると共に、その表面をクロム酸水溶液で粗
化して、厚さ25μmの接着剤層7を形成した。次い
で、図2に示すように内層板1に、めっきスルーホール
Tとなる穴8をドリルを用いて透設した。前記穴8の内
径D2 は0.35mmとし、内層板2あたり穴8の透設数
は10000穴程度とした。なお、各めっきスルーホー
ルTにおける内層の非接続層にはランドLが形成される
ため、永久レジスト4a,4bはめっきスルーホールT
の内壁面に露出することはない。
Further, an adhesive was applied to the outer surface of the prepreg 6 and cured, and the surface was roughened with an aqueous solution of chromic acid to form an adhesive layer 7 having a thickness of 25 μm. Then, as shown in FIG. 2, holes 8 to be plated through holes T were formed in the inner layer plate 1 through a drill. The inner diameter D2 of the hole 8 was 0.35 mm, and the number of holes 8 per inner layer plate 2 was about 10,000. Since the land L is formed in the non-connection layer of the inner layer of each plated through hole T, the permanent resists 4a and 4b are formed in the plated through hole T.
Is not exposed on the inner wall surface of the.

【0019】ここで、過マンガン酸を用いてデスミア処
理を施し、前記穴8の内壁面に形成されたスミアを除去
した。更に、接着剤層7上に外層の永久レジスト9を形
成した後、再び化学銅めっきを行い、穴8の内壁面及び
永久レジスト9を形成しなかった接着剤層7の外面に銅
を析出させた。この銅めっきにより、めっきスルーホー
ルTと外層のパターン10とを形成した。このとき、め
っきスルーホールTの開口部分には、同時に外層のラン
ド11が形成される。以上の諸工程により、内層のパタ
ーン5a,5bと外層のパターン10とがめっきスルー
ホールTで接続された多層プリント配線板12を製造し
た(図3(a) 参照)。
Here, desmear treatment was performed using permanganate to remove the smear formed on the inner wall surface of the hole 8. Further, after forming the outer layer permanent resist 9 on the adhesive layer 7, chemical copper plating is performed again to deposit copper on the inner wall surface of the hole 8 and the outer surface of the adhesive layer 7 where the permanent resist 9 is not formed. It was By this copper plating, the plated through hole T and the outer layer pattern 10 were formed. At this time, the land 11 of the outer layer is simultaneously formed in the opening portion of the plated through hole T. Through the above steps, the multilayer printed wiring board 12 in which the inner layer patterns 5a and 5b and the outer layer pattern 10 were connected by the plated through holes T was manufactured (see FIG. 3 (a)).

【0020】尚、前記絶縁基板2の厚さは1.0mmであ
り、接着剤層3の厚さは25μmである。また、内層及
び外層の永久レジスト4a,4b,9の厚さは共に40
μmであり、内層及び外層のパターン5a,5b,10
の厚さも共に35μmである。
The insulating substrate 2 has a thickness of 1.0 mm, and the adhesive layer 3 has a thickness of 25 μm. Further, the inner and outer layers of the permanent resists 4a, 4b, 9 both have a thickness of 40.
μm, and the inner and outer layer patterns 5a, 5b, 10
Both have a thickness of 35 μm.

【0021】そして、図3(b)に示すように、本実施
例ではめっきスルーホールTの仕上がり径D1 は、約
0.3mmとなる。また、内層のランドLの外径D3 は
0.7mmであり、内層の永久レジスト4の外径(クリア
ランス径)D4 は1.7mmである。D4 とD3 とは、絶
縁ギャップを確保するために、その差が約1.0mmにな
るように設計されている。
Then, as shown in FIG. 3B, in this embodiment, the finished diameter D1 of the plated through hole T is about 0.3 mm. The outer diameter D3 of the land L of the inner layer is 0.7 mm, and the outer diameter (clearance diameter) D4 of the permanent resist 4 of the inner layer is 1.7 mm. The difference between D4 and D3 is designed to be about 1.0 mm in order to secure the insulation gap.

【0022】一方、基本的には前記実施例と同様のフル
アディティブ法に従い、別の多層プリント配線板を製造
した。但し、前記実施例の配線板12とは異なり、この
配線板の内層の永久レジストには、内層のランドは形成
されていない。従って、めっきスルーホールとなる穴を
あけた場合、穴の内壁面側に内層の永久レジストが露出
した状態となる。このような多層プリント配線板を実施
例に対する比較例とした(前図4(a) ,(b) 参照)。
On the other hand, another multilayer printed wiring board was manufactured basically according to the full additive method similar to the above-mentioned embodiment. However, unlike the wiring board 12 of the above-mentioned embodiment, the land of the inner layer is not formed in the permanent resist of the inner layer of this wiring board. Therefore, when a hole to be a plated through hole is opened, the inner layer permanent resist is exposed on the inner wall surface side of the hole. Such a multilayer printed wiring board was used as a comparative example with respect to the embodiment (see FIGS. 4 (a) and 4 (b) above).

【0023】実施例及び比較例の多層プリント配線板の
特性を比較するために、JIS C5024の手法に従
って、ヒートサイクル試験を行った。本試験では、先ず
各々の配線板を260℃のホットオイルに10秒間浸漬
した後に常温で放置した。次に、各配線板を25℃で1
5秒保持した後に、それらを再びホットオイルに浸漬し
た。そして、このサイクルを30回行った後に、各配線
板のめっきスルーホールを調査した。
In order to compare the characteristics of the multilayer printed wiring boards of Examples and Comparative Examples, a heat cycle test was conducted according to the method of JIS C5024. In this test, each wiring board was first immersed in hot oil at 260 ° C. for 10 seconds and then left at room temperature. Next, make each wiring board 1 at 25 ℃
After holding for 5 seconds, they were soaked in hot oil again. After performing this cycle 30 times, the plated through holes of each wiring board were investigated.

【0024】めっきスルーホールを各々100個ずつ調
査した結果、実施例では当該部分に特に異常は認められ
なかった。このように、実施例ではめっきスルーホール
Tに高い信頼性を確保することができた。これは、内層
のランドLが内層の永久レジスト4側へのデスミア液の
侵入を阻止したことにより、永久レジスト4の変質が回
避されたことに起因している。
As a result of investigating 100 plated through holes each, no particular abnormality was found in the relevant portions in the examples. As described above, in the example, it was possible to secure high reliability in the plated through hole T. This is because the land L of the inner layer prevents the desmear liquid from entering the inner layer of the permanent resist 4 side, so that the alteration of the permanent resist 4 is avoided.

【0025】一方、比較例では約8割のめっきスルーホ
ールにおいて、クラックやブローホール等の異常が認め
られた。尚、本発明は上記実施例のみに限定されること
はなく、例えば、多層プリント配線板12の積層数を6
層や8層等にするなど、その構成を変更することが可能
である。また、クリアランス径などを前記実施例とは異
なる値に変更することも勿論可能である。
On the other hand, in the comparative example, about 80% of the plated through holes had abnormalities such as cracks and blow holes. The present invention is not limited to the above-mentioned embodiment, and the number of laminated layers of the multilayer printed wiring board 12 is 6 for example.
It is possible to change the configuration, such as using eight layers or eight layers. Further, it is of course possible to change the clearance diameter and the like to values different from those in the above embodiment.

【0026】更に、耐デスミア液性を有する物質として
化学銅めっき層を選択した前記実施例に代え、それとは
異なる金属を選択しても良い。また、ここでの内層のラ
ンドLは導通を目的とするものでないため、前記物質と
して必ずしも金属を選択する必要はない。従って、デス
ミア液に強いガラスエポキシ等の樹脂等を用いることも
可能である。
Further, instead of the above-mentioned embodiment in which the chemical copper plating layer is selected as the substance having the desmear liquid resistance, a metal different from that may be selected. Moreover, since the land L of the inner layer is not intended for conduction, it is not always necessary to select a metal as the substance. Therefore, it is possible to use a resin such as glass epoxy which is resistant to the desmear liquid.

【0027】[0027]

【発明の効果】以上詳述したように、本発明の多層プリ
ント配線板によれば、デスミア処理を経て製造しても、
クラックやブローホールが発生しないため、めっきスル
ーホールに高い信頼性を確保することができるという優
れた効果を奏する。
As described above in detail, according to the multilayer printed wiring board of the present invention, even if it is manufactured through desmear treatment,
Since no cracks or blow holes are generated, the plated through holes can be highly reliable, which is an excellent effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の多層プリント配線板を製造する工程を
示す部分正断面図である。
FIG. 1 is a partial front cross-sectional view showing a process of manufacturing a multilayer printed wiring board according to an example.

【図2】実施例の多層プリント配線板を製造する工程を
示す部分正断面図である。
FIG. 2 is a partial front cross-sectional view showing a process of manufacturing a multilayer printed wiring board according to an example.

【図3】(a)は実施例の多層プリント配線板の部分正
断面図、(b)はそのA−A線における断面図である。
FIG. 3A is a partial front sectional view of the multilayer printed wiring board of the embodiment, and FIG. 3B is a sectional view taken along the line AA.

【図4】(a)は従来タイプの多層プリント配線板の部
分正断面図、(b)はそのB−B線における断面図であ
る。
FIG. 4A is a partial front sectional view of a conventional type multilayer printed wiring board, and FIG. 4B is a sectional view taken along line BB thereof.

【符号の説明】[Explanation of symbols]

5a,5b,5c 内層のパターン、10 外層のパタ
ーン、12 多層プリント配線板、T めっきスルーホ
ール、4 内層の永久レジスト、L 内層のランド。
5a, 5b, 5c inner layer pattern, 10 outer layer pattern, 12 multilayer printed wiring board, T 2 plated through hole, 4 inner layer permanent resist, L 2 inner layer land.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】内層のうち少なくとも一層のパターンをフ
ルアディティブ法によって形成し、前記内層のパターン
の形成時に用いためっきレジストを残したままで積層
し、かつ内層のパターンと外層のパターンとを接続する
めっきスルーホールを形成した多層プリント配線板にお
いて、 フルアディティブ法により形成された前記内層を貫通す
る前記めっきスルーホールのうちこの層と非導通のめっ
きスルーホールの周囲に、前記永久レジストよりも耐デ
スミア液性の高い物質からなるランドを設けたことを特
徴とする多層プリント配線板。
1. A pattern of at least one of the inner layers is formed by a full additive method, the layers are laminated with the plating resist used at the time of forming the inner layer pattern left, and the inner layer pattern and the outer layer pattern are connected. In a multilayer printed wiring board having a plated through hole formed therein, among the plated through holes penetrating the inner layer formed by the full-additive method, around the plated through hole that is non-conductive with this layer, more desmear-resistant than the permanent resist is formed. A multi-layer printed wiring board having a land made of a highly liquid substance.
【請求項2】前記内層のパターンをフルアディティブ法
にて形成する際、同時に前記ランドの形成を行うことを
特徴とする請求項1に記載の多層プリント配線板。
2. The multilayer printed wiring board according to claim 1, wherein the land is formed at the same time when the pattern of the inner layer is formed by a full additive method.
JP26392392A 1992-10-01 1992-10-01 Multilayer printed wiring board Expired - Lifetime JP3213074B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26392392A JP3213074B2 (en) 1992-10-01 1992-10-01 Multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26392392A JP3213074B2 (en) 1992-10-01 1992-10-01 Multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JPH06120667A true JPH06120667A (en) 1994-04-28
JP3213074B2 JP3213074B2 (en) 2001-09-25

Family

ID=17396150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26392392A Expired - Lifetime JP3213074B2 (en) 1992-10-01 1992-10-01 Multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP3213074B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940023B2 (en) 2002-01-18 2005-09-06 Nec Corporation Printed-wiring board and electronic device
CN113608509A (en) * 2021-07-29 2021-11-05 龙南骏亚精密电路有限公司 Online extensible Internet of things platform based on circuit board production line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940023B2 (en) 2002-01-18 2005-09-06 Nec Corporation Printed-wiring board and electronic device
CN113608509A (en) * 2021-07-29 2021-11-05 龙南骏亚精密电路有限公司 Online extensible Internet of things platform based on circuit board production line

Also Published As

Publication number Publication date
JP3213074B2 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
US20040238209A1 (en) Multilayer wiring board, method of manufacturing the wiring board and substrate material for the wiring board
KR20090110596A (en) Printed circuit board and method for manufacturing the same
KR100522377B1 (en) Multilayer circuit board, process of manufacturing same, board for multilayer circuitry, and electronic apparatus
KR20160099631A (en) Methods of forming segmented vias for printed circuit boards
US6984915B2 (en) Electrical slip ring platter multilayer printed circuit board and method for making same
JPH04283992A (en) Manufacture of printed circuit board
JPH1187931A (en) Manufacture of printed circuit board
JP3688397B2 (en) Metal core printed wiring board and manufacturing method thereof
KR100744994B1 (en) Multi-layer PCB and manufacturing method thereof
JPH06120667A (en) Multilayer printed wiring board
JPH1187886A (en) Production of printed wiring board
JPS62186594A (en) Multilayer printed wiring board and manufacture of the same
JP2003332745A (en) Multilayer printed wiring board and its manufacturing method
JP3217563B2 (en) Manufacturing method of printed wiring board
JP3288290B2 (en) Multilayer printed wiring board
JPS6338878B2 (en)
JPH06302959A (en) Manufacture of multilayer printed wiring board
JP3984092B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH03211791A (en) Metal board layer structure of printed board
JPH10224036A (en) Build-up printed wiring board and its manufacturing method
JP2003304067A (en) Multilayer printed wiring board and its manufacturing method
JPH01194392A (en) Manufacture of printed-wiring board
JPH07273465A (en) Multilayer printed-wiring board and manufacturing method thereof
JPH07221458A (en) Multilayer printed wiring board
JPH05175651A (en) Manufacture of printed wiring board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100719

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110719

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20130719

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20130719