JPH06119087A - Power supply off system - Google Patents

Power supply off system

Info

Publication number
JPH06119087A
JPH06119087A JP4271529A JP27152992A JPH06119087A JP H06119087 A JPH06119087 A JP H06119087A JP 4271529 A JP4271529 A JP 4271529A JP 27152992 A JP27152992 A JP 27152992A JP H06119087 A JPH06119087 A JP H06119087A
Authority
JP
Japan
Prior art keywords
power
shutdown
power supply
switch
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4271529A
Other languages
Japanese (ja)
Inventor
Satokichi Ichimura
聡吉 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4271529A priority Critical patent/JPH06119087A/en
Publication of JPH06119087A publication Critical patent/JPH06119087A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a power supply OFF system which operates a DC power supply to turn ON by a power supply switch which conventionally operates an AC power supply by putting a shutdown circuit between a power supply unit and CPU package and operates the DC power supply to turn OFF by automatically executing the processing of an electric equipment before finish. CONSTITUTION:The system is composed of the power supply unit 3, a power supply switch 1, a control register provided with a processor 2 with an interruption function and a shutdown bit 4, a shutdown circuit 6 turning an internal DC supply switch ON/OFF and sending an interruption signal to a processor and an interruption routine (shutdown program) which executes a power supply disconnection pre-processing and turns the shutdown bit into an OFF state. The reliability and the safety of the electric equipment are improved and the shutdown program is surely executed at the time of the power supply disconnection of the electric equipment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電気機器の電源オフ方
式に関し、特に割り込みを利用した電源オフ方式に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power-off method for electric equipment, and more particularly to a power-off method using an interrupt.

【0002】[0002]

【従来の技術】ある種の電気機器では、その使用を終了
する何らかの処理が必要なものがある。従来、このよう
な電気機器の使用を終了する場合には、その使用者がマ
ニュアルに沿って電源切断前処理を順次行い、その処理
終了電源の切断を行っていた。
2. Description of the Related Art Some types of electric equipment require some processing to terminate their use. Conventionally, when the use of such an electric device is ended, the user sequentially performs a power-off pretreatment in accordance with a manual, and then turns off the power supply for the termination of the process.

【0003】例えばUnixマシンにおいては、ディス
クに書き込まれるべきデータが一部メモリ上にのみ存在
して、まだディスクに書き込まれていない場合がある。
この場合、syncコマンドにて強制的にデータをメモ
リからディスクにはきだした後に電源を切断しなければ
ならない。または、ネットワークでサ−バとクライアン
トが相互接続されている場合、サ−バが終了する時に、
相互接続されているクライアントで全てに終了する旨を
知らせ、クライアント側の処理が終了した後にホストマ
シンは終了しなければならない。
In a Unix machine, for example, there is a case where some data to be written to the disk exists only in the memory and has not yet been written to the disk.
In this case, the power must be turned off after the data is forcibly ejected from the memory to the disk by the sync command. Or, if the server and the client are interconnected in the network, when the server terminates,
The host machine must terminate after all the clients connected to it are notified that they are finished and the processing on the client side is finished.

【0004】[0004]

【発明が解決しようとする課題】従来は、電気機器の使
用を終了する事前の処理を、使用者が行っていたため、
使用者の誤操作、または電源切断前処理の不履行での電
源オフが原因となり、ファイルシステム等の機器の障害
が起こる可能性があった。
Conventionally, since the user has previously performed a process for ending the use of the electric device,
There has been a possibility that a device such as a file system may be damaged due to an erroneous operation by the user or a power-off due to a failure of the pre-processing for power-off.

【0005】また、電源切断前処理が特殊、もしくは複
雑なため管理者しか電源オフがでない、等の不都合が起
こっていた。
Further, since the power-off pretreatment is special or complicated, there is a problem that only the administrator can turn off the power.

【0006】[0006]

【課題を解決するための手段】本発明の電源オフ方式
は、電源ユニットと、電源スイッチと、電源割り込み機
能を持つプロセッサとを有する電気機器において、電源
のオン及びオフの状態を表わすシャットダウンビットを
持つ制御レジスタと、電源スイッチが操作されると、プ
ロセッサへ割り込み信号を送り、次に内部に持つDC
(直流)供給スイッチをオンにし電気機器全体にDC電
源供給を行い、前記制御レジスタのシャットダウンビッ
トがDC電源オフ状態にセットされると、DC供給スイ
ッチをオフにし、電気機器全体へのDC電源供給を停止
する、シャットダウン回路とを具備している。
According to the power-off method of the present invention, in an electric device having a power supply unit, a power switch, and a processor having a power interrupt function, a shutdown bit indicating a power on / off state is provided. When the control register that it has and the power switch are operated, an interrupt signal is sent to the processor, and then the internal DC
When the (DC) supply switch is turned on to supply DC power to the entire electric device, and when the shutdown bit of the control register is set to the DC power off state, the DC supply switch is turned off to supply DC power to the entire electric device. And a shutdown circuit for stopping.

【0007】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0008】図1は本発明の一実施例である計算機に用
いた電源オフ方式のブロック図を示す。図1において、
電源スイッチ1は信号線7によりシャットダウン回路6
と接続されている。割り込み機能を有するプロサッサ2
は、割り込み信号線8によりシャットダウン回路6と接
続されている。電源ユニット3は、DC電源ケーブル1
2によりのシャットダウン回路6に接続され、このシャ
ットダウン回路6にDC電源を供給している。制御レジ
スタのシャットダウンビット4は、シャットダウンビッ
トチェック手段11によりシャットダウン回路6と接続
されている。シャットダウンプログラム5は、割り込み
信号8によりプロセッサ2に割り込みがかかった時とき
起動され、計算機の電源切断前処理とシャットダウンビ
ット4をDC電源オフ状態に変更する機能を有する。シ
ャットダウン回路6は、DCOUT線13により実施例
の計算機全体にDC電源を供給する。また、信号線7に
より電源スイッチ1と、割り込み信号線8により割り込
み機能を有するプロセッサ2と、シャットダウンビット
チェック手段11により制御レジスタのシャットダウン
ビットと、DC電源ケーブル12により電源ユニットと
接続されている。電源スイッチの信号線7、割り込み信
号線8、信号9はプロセッサ2がシャットダウンプログ
ラム5を起動することを表し、信号10はシャットダウ
ンプログラム5がシャットダウンビットをDC電源オフ
状態に変更することを表し、11は、シャットダウンビ
ットチェック手段を表わす。12はシャットダウン回路
へのDC電源供給線を表わし、13は実施例の計算機へ
DC電源を供給するDCOUT線を表わす。
FIG. 1 is a block diagram of a power-off system used in a computer which is an embodiment of the present invention. In FIG.
The power switch 1 uses the signal line 7 to shut down the circuit 6.
Connected with. Processor 2 with interrupt function
Are connected to the shutdown circuit 6 by the interrupt signal line 8. The power supply unit 3 is a DC power supply cable 1
2 is connected to the shutdown circuit 6 and DC power is supplied to the shutdown circuit 6. The shutdown bit 4 of the control register is connected to the shutdown circuit 6 by the shutdown bit check means 11. The shutdown program 5 is activated when the processor 2 is interrupted by the interrupt signal 8 and has a function of pre-processing the power-off of the computer and a function of changing the shutdown bit 4 to the DC power-off state. The shutdown circuit 6 supplies DC power to the entire computer of the embodiment via the DCOUT line 13. The signal line 7 connects the power switch 1, the interrupt signal line 8 connects the processor 2 having an interrupt function, the shutdown bit check unit 11 connects the shutdown bit of the control register, and the DC power cable 12 connects the power unit. The power switch signal line 7, interrupt signal line 8, and signal 9 indicate that the processor 2 activates the shutdown program 5, and the signal 10 indicates that the shutdown program 5 changes the shutdown bit to the DC power off state. Represents shutdown bit check means. Reference numeral 12 represents a DC power supply line to the shutdown circuit, and 13 represents a DCOUT line which supplies DC power to the computer of the embodiment.

【0009】本発明の一実施例におけるシャットダウン
回路6は、次の2つの動作をするとする。まず、信号線
7より電源のスイッチ1が操作されたという信号が送ら
れると、シャットダウン回路6は割り込み信号8を通し
てプロサッサに割り込みをかけ、その後シャットダウン
回路6内部のDC供給スイッチをオンにし、DC OU
T線13により計算機全体に電源の供給を行う。次に、
シャットダウンビットチェック手段11により制御レジ
スタのシャットダウンビット4がDC電源オフ状態に変
更されたと認識すると、シャットダウン回路6は内部の
DC供給スイッチをオフにし、計算機へ電源供給を停止
する。
Shutdown circuit 6 in one embodiment of the present invention performs the following two operations. First, when a signal that the switch 1 of the power supply is operated is sent from the signal line 7, the shutdown circuit 6 interrupts the processor through the interrupt signal 8 and then turns on the DC supply switch inside the shutdown circuit 6 to turn on the DC OU.
Power is supplied to the entire computer by the T line 13. next,
When the shutdown bit check means 11 recognizes that the shutdown bit 4 of the control register has been changed to the DC power off state, the shutdown circuit 6 turns off the internal DC supply switch to stop the power supply to the computer.

【0010】次に、本一実施例の動作を説明する。ま
ず、シャットダウン回路6内部のDCスイッチオフの場
合、つまり計算機のDCオフの状態で、電源スイッチ1
が操作された場合は、DC OUT線13よりDC供給
は計算機全体に供給されておらず、信号線8に割り込み
信号は無視される。そしてシャットダウン回路6内部の
DC供給スイッチがオンになり、計算機に電源が供給さ
れ、計算機は立ち上がる。
Next, the operation of this embodiment will be described. First, when the DC switch inside the shutdown circuit 6 is off, that is, when the computer is off, the power switch 1
Is operated, the DC supply from the DC OUT line 13 is not supplied to the entire computer, and the interrupt signal on the signal line 8 is ignored. Then, the DC supply switch inside the shutdown circuit 6 is turned on, power is supplied to the computer, and the computer starts up.

【0011】次に、シャットダウン回路6内部のDC供
給スイッチオンの状態で電源スイッチ1が操作された場
合は、シャットダウン回路6は信号線8によりプロセッ
サ2により割り込み信号を送り、プロセッサ2は割り込
み処理を始める。また、シャットダウン回路6は内部の
DC供給スイッチオンにするが、もともとオンであった
ため、DC供給スイッチの変化はない。割り込み信号8
によりプロセッサ2に割り込みがかかると、プロセッサ
2は割り込みプログラムであるシャットダウンプログラ
ム5を実行する。このプログラム5は電源切断前処理を
行った後、制御レジスタのシャットダウンビット4をオ
フ状態に変更を行う。
Next, when the power switch 1 is operated while the DC supply switch inside the shutdown circuit 6 is on, the shutdown circuit 6 sends an interrupt signal by the processor 2 through the signal line 8, and the processor 2 performs interrupt processing. start. Further, the shutdown circuit 6 turns on the internal DC supply switch, but since it was originally on, there is no change in the DC supply switch. Interrupt signal 8
Thus, when the processor 2 is interrupted, the processor 2 executes the shutdown program 5 which is an interrupt program. This program 5 changes the shutdown bit 4 of the control register to the off state after performing the power-off preprocessing.

【0012】本実施例ではシャットダウンビット4の値
が’1’に時がDC電源オフ状態と定義する。計算機は
ブート時にこのシャットダウンビットを’0’にセット
するものとする。
In this embodiment, when the value of the shutdown bit 4 is "1", it is defined as the DC power off state. The computer shall set this shutdown bit to '0' at boot time.

【0013】本発明の一実施例におけるシャットダウン
プログラム5はUnixマシンでは、以下の動作を行う
とする。
In the Unix machine, the shutdown program 5 in one embodiment of the present invention performs the following operations.

【0014】計算機の終了前処理として、 (1)ディスクに書き込まれるべきデ−タの一部退避所
であるメモリのシステムバッファの内容のディスクへの
掃き出し。 (2)計算機の現使用者へのシステム停止の連絡、等を
行う。 (3)全プロセスの強制終了する。 (4)最後にシャットダウンビットを’1’に変更す
る。
As the computer pre-termination processing, (1) the contents of the system buffer of the memory, which is a part of the saving place of the data to be written to the disk, are flushed to the disk. (2) Notify the current user of the computer that the system will be stopped. (3) Forcefully terminate all processes. (4) Finally, change the shutdown bit to "1".

【0015】本実施例の場合は、計算機の電源切断前処
理であるため、デ−タの信頼性、安全性を保つためにこ
のような処理が必要である。
In the case of the present embodiment, since this is a pre-processing for turning off the power of the computer, such processing is necessary in order to maintain the reliability and safety of the data.

【0016】シャットダウンプログラム5は上記の処理
を順次行い、最後に制御レジスタのシャットダウンビッ
ト4をDC電源オフ状態の’1’に変更する。一方シャ
ットダウン回路6はシャットダウンビットチェック手段
11により、シャットダウンビット4のビットチェック
を常に行っている。シャットダウンプログラム5により
シャットダウンビットが ’1’に変更された場合にシ
ャットダウン回路6は内部のDC供給スイッチをオフに
し、DC OUT線13のより計算機全体に行われてい
たDC電源供給は停止される。
The shutdown program 5 sequentially performs the above processing, and finally changes the shutdown bit 4 of the control register to "1" which is the DC power off state. On the other hand, the shutdown circuit 6 always checks the shutdown bit 4 by the shutdown bit check means 11. When the shutdown bit is changed to '1' by the shutdown program 5, the shutdown circuit 6 turns off the internal DC power supply switch, and the DC power supply to the entire computer by the DC OUT line 13 is stopped.

【0017】つまり、計算機が電源オン状態の場合にユ
−ザがスイッチ1を操作すると、シャットダウンプログ
ラムがしかるべき電源切断前処理を確実に実行し、計算
機の電源は切れる。
That is, when the user operates the switch 1 while the computer is in the power-on state, the shutdown program surely executes the proper pre-power-off processing, and the power of the computer is turned off.

【0018】本実施例は計算機の電源方式に利用した例
を示したが、この例と同様に終了前処理のある電気機器
には全て、この電源方式は可能であり、かつ効果が現れ
る。
Although this embodiment has shown an example in which it is used as a power supply system for a computer, this power supply system is possible and effective for all electric equipment having pre-termination processing as in this example.

【0019】[0019]

【発明の効果】本発明では、ハードウェア的には電源ユ
ニットのDC OUT部分にシャットダウン回路をいれ
るという最小限の改造で、電源スイッチの操作だけで、
電気機器の終了の事前処理と電源offを行うことを可
能にし、使用者の電源切断前処理の不履行等の誤操作に
よるトラブルの回避、及び機器の信頼性、安全性の向上
を図る。
According to the present invention, in terms of hardware, with a minimum modification of including a shutdown circuit in the DC OUT portion of the power supply unit, only by operating the power switch,
It is possible to perform pre-processing for ending the electric device and power off, avoid troubles due to erroneous operations such as failure of the user's power-off pre-processing, and improve the reliability and safety of the device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 電源スイッチ 2 プロセッサ 3 電源ユニット 4 制御レジスタのシャットダウンビット 5 割り込みルーチン 6 シャットダウン回路 7 電源スイッチの信号線 8 割り込み信号線 9 シャットダウンプログラム5がプロセッサ2によ
り起動されることを表す信号 10 シャットダウンプログラム5がシャットダウン
ビットを変更することを表す信号 11 シャットダウンビットチェック手段 12 電源ユニットのDC電源ケーブル 13 シャットダウン回路のDC OUT線
1 power switch 2 processor 3 power unit 4 shutdown bit of control register 5 interrupt routine 6 shutdown circuit 7 power switch signal line 8 interrupt signal line 9 signal indicating that the shutdown program 5 is started by the processor 10 shutdown program 5 Signal indicating changing the shutdown bit 11 Shutdown bit check means 12 DC power cable of power supply unit 13 DC OUT line of shutdown circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電源ユニットと、電源スイッチと、割り
込み機能を持つプロセッサとを有する電気機器におい
て、電源のオン及びオフの状態を表わすシャットダウン
ビットを持つ制御レジスタと、電源スイッチが操作され
ると、プロセッサへ割り込み信号を送り、次に内部に持
つDC(直流)供給スイッチをオンにし電気機器全体に
DC電源供給を行い、前記制御レジスタのシャットダウ
ンビットがDC電源オフ状態にセットされると、DC供
給スイッチをオフにし、電気機器全体へのDC電気供給
を停止する、シャットダウン回路と、を有し、該シャッ
トダウン回路からプロセッサへ送出される割り込み信号
にて起動され、電源切断前処理の実行及びシャットダウ
ンビットのオフ状態への変更とを行うことを特徴とす
る、電源オフ方式。
1. In an electric device having a power supply unit, a power switch, and a processor having an interrupt function, a control register having a shutdown bit indicating a power on / off state and a power switch are operated, Send an interrupt signal to the processor, then turn on the internal DC (direct current) supply switch to supply DC power to the entire electrical equipment, and supply the DC power when the shutdown bit of the control register is set to the DC power off state. A shutdown circuit for turning off the switch and stopping the DC electric power supply to the entire electric device, and being activated by an interrupt signal sent from the shutdown circuit to the processor, executing a power-off preprocessing and a shutdown bit The power-off method is characterized in that the power is turned off.
JP4271529A 1992-10-09 1992-10-09 Power supply off system Pending JPH06119087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4271529A JPH06119087A (en) 1992-10-09 1992-10-09 Power supply off system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4271529A JPH06119087A (en) 1992-10-09 1992-10-09 Power supply off system

Publications (1)

Publication Number Publication Date
JPH06119087A true JPH06119087A (en) 1994-04-28

Family

ID=17501339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4271529A Pending JPH06119087A (en) 1992-10-09 1992-10-09 Power supply off system

Country Status (1)

Country Link
JP (1) JPH06119087A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0725471A2 (en) * 1995-02-06 1996-08-07 Canon Kabushiki Kaisha Power supply apparatus
JP2005316632A (en) * 2004-04-28 2005-11-10 Hitachi Ltd Cache control, data processing system and processing program therefor
DE102016108670A1 (en) 2015-05-18 2016-11-24 Fanuc Corporation machine tool
US10954351B2 (en) 2004-10-12 2021-03-23 HYDRO-QUéBEC Aprotic polymer-molten salt-solvent ternary composition, method for the preparation and use thereof in electrochemical systems

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0725471A2 (en) * 1995-02-06 1996-08-07 Canon Kabushiki Kaisha Power supply apparatus
EP0725471A3 (en) * 1995-02-06 1997-05-28 Canon Kk Power supply apparatus
US6045274A (en) * 1995-02-06 2000-04-04 Canon Kabushiki Kaisha Power supply apparatus
JP2005316632A (en) * 2004-04-28 2005-11-10 Hitachi Ltd Cache control, data processing system and processing program therefor
US10954351B2 (en) 2004-10-12 2021-03-23 HYDRO-QUéBEC Aprotic polymer-molten salt-solvent ternary composition, method for the preparation and use thereof in electrochemical systems
DE102016108670A1 (en) 2015-05-18 2016-11-24 Fanuc Corporation machine tool
JP2016218592A (en) * 2015-05-18 2016-12-22 ファナック株式会社 Machine tool equipped with personal computer shutdown unit

Similar Documents

Publication Publication Date Title
US5809223A (en) Network hibernation system and a control method thereof
JPH06214762A (en) Hot-plug support for computer input device
JPH06119087A (en) Power supply off system
KR100294852B1 (en) Computer enabling user to switch off power without data loss, and its method
JPH10207586A (en) Power-off control system for computer
JPH0546282A (en) Power-off system using interruption
JPH06202764A (en) Power source disconnecting device
JPH10333790A (en) Information processor equipped with power-saving function and power saving releasing method for the information processor
JP3271698B2 (en) Peripheral device power off system
JPS6220584B2 (en)
JPH0589049A (en) Command executing device
JP3414650B2 (en) Control target device control system capable of managing computer power and computer power management device
JPS62125432A (en) Print control system for terminal equipment of 2-job operation system
JPH0895872A (en) Power-off method for computer system
JPH11277847A (en) Spooler monitoring device
JPH08202536A (en) Automatic start-up device of computer device
JPH08212110A (en) Remote maintenance method for system
KR0155719B1 (en) Data process method of robot controller
JP2517563B2 (en) Data processing device
JPH06266478A (en) Computer system
JPS58149525A (en) Automatic power supply controller
KR20000032942A (en) Data mirroring apparatus between dual processor boards
JP2000122758A (en) Terminal equipment loaded with pc card, and power saving method for pc card
JPH04127214A (en) Power unit control system
JPH01258263A (en) Magnetic disk controller

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990309