JPH06118403A - マトリクス液晶パネル - Google Patents
マトリクス液晶パネルInfo
- Publication number
- JPH06118403A JPH06118403A JP27056992A JP27056992A JPH06118403A JP H06118403 A JPH06118403 A JP H06118403A JP 27056992 A JP27056992 A JP 27056992A JP 27056992 A JP27056992 A JP 27056992A JP H06118403 A JPH06118403 A JP H06118403A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- volt
- voltage
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】上下基板電極間のショートの低減及び残像解消
を低コストで実現する為。 【構成】分極特性（ヒステリシス幅が０．３ボルト以
下）の優れた液晶材料と配向膜の系で、配向膜は、鉛筆
硬度がＨ以上で且つその厚さは１５００Å以上あり、配
向膜以外の絶縁膜を電極上に形成しない構造を有する。 【効果】上下基板の電極間ショート不良の無い、且つ残
像の少ない液晶パネルを低コストで実現するいう効果を
生じる。
を低コストで実現する為。 【構成】分極特性（ヒステリシス幅が０．３ボルト以
下）の優れた液晶材料と配向膜の系で、配向膜は、鉛筆
硬度がＨ以上で且つその厚さは１５００Å以上あり、配
向膜以外の絶縁膜を電極上に形成しない構造を有する。 【効果】上下基板の電極間ショート不良の無い、且つ残
像の少ない液晶パネルを低コストで実現するいう効果を
生じる。
Description
【０００１】
【産業上の利用分野】本発明は、マトリクス液晶パネル
の歩留り向上、焼き付き、残像対策に係り、特に上下シ
ョート不良の低減と、パネルに印加される直流を原因と
したマトリクス液晶パネルの残像低減に関するものであ
る。
の歩留り向上、焼き付き、残像対策に係り、特に上下シ
ョート不良の低減と、パネルに印加される直流を原因と
したマトリクス液晶パネルの残像低減に関するものであ
る。
【０００２】
【従来の技術】近年、パーソナルコンピュータのディス
プレイ等に、大容量のマトリクス液晶パネルが使われ始
めている。これらの液晶パネルをアドレス方式により分
類すると、単純マトリクス方式、アクティブマトリクス
方式、光アドレス方式、熱アドレス方式等に分けられ
る。以上の中でアクティブマトリクス方式は、高画質で
大容量のディスプレイとして市場に出回るようになって
きた。アクティブマトリクス液晶パネルの代表的なもの
は、アモルファスシリコンやポリシリコンを使用したＴ
ＦＴ液晶パネルである。また製造工程がＴＦＴに比べて
簡単なＭＩＭ液晶パネルの製造も行われるようになって
きた。一方単純マトリクス方式では、ＳＴＮ、ＦＴＮの
様にツイストを大きくすることにより表示容量の拡大が
可能となり大量に市場に送りだしている。しかし乍この
様にディスプレイが高分解能、高コントラストになる
と”焼き付き”とか”残像”と呼ばれる不良現象が目立
ち易くなって表示品質上の大きな問題となってきてい
る。この残像の原因は、ＭＩＭパネルに於て生じる特殊
な残像を除いて、ＴＦＴやＳＴＮ、ＦＴＮでは液晶材料
と配向膜材料、電極上に形成される誘電体薄膜材料、に
関係した界面分極にあると考えられる。ＭＩＭパネルの
残像は、これと全く同種な残像も存在するが、これ以外
に駆動している間にＭＩＭ素子の電流−電圧特性が変化
してしまう為に生じる別種の残像も存在する。本発明に
おいてはマトリクス液晶パネルの界面分極を原因とした
残像の対策構造について説明を進める。
プレイ等に、大容量のマトリクス液晶パネルが使われ始
めている。これらの液晶パネルをアドレス方式により分
類すると、単純マトリクス方式、アクティブマトリクス
方式、光アドレス方式、熱アドレス方式等に分けられ
る。以上の中でアクティブマトリクス方式は、高画質で
大容量のディスプレイとして市場に出回るようになって
きた。アクティブマトリクス液晶パネルの代表的なもの
は、アモルファスシリコンやポリシリコンを使用したＴ
ＦＴ液晶パネルである。また製造工程がＴＦＴに比べて
簡単なＭＩＭ液晶パネルの製造も行われるようになって
きた。一方単純マトリクス方式では、ＳＴＮ、ＦＴＮの
様にツイストを大きくすることにより表示容量の拡大が
可能となり大量に市場に送りだしている。しかし乍この
様にディスプレイが高分解能、高コントラストになる
と”焼き付き”とか”残像”と呼ばれる不良現象が目立
ち易くなって表示品質上の大きな問題となってきてい
る。この残像の原因は、ＭＩＭパネルに於て生じる特殊
な残像を除いて、ＴＦＴやＳＴＮ、ＦＴＮでは液晶材料
と配向膜材料、電極上に形成される誘電体薄膜材料、に
関係した界面分極にあると考えられる。ＭＩＭパネルの
残像は、これと全く同種な残像も存在するが、これ以外
に駆動している間にＭＩＭ素子の電流−電圧特性が変化
してしまう為に生じる別種の残像も存在する。本発明に
おいてはマトリクス液晶パネルの界面分極を原因とした
残像の対策構造について説明を進める。
【０００３】図２は、従来のＭＩＭ液晶パネルの構造を
示す断面図である。ＭＩＭ素子２１を形成した基板２２
（基板は、ＭＩＭ素子との密着性を向上させるためにガ
ラス基板上にタンタル酸化膜を形成する場合もある。）
の表面には画素透明電極２３が形成されており更にその
上には配向膜２４が形成されている。一方対向基板２５
側は透明電極２６の上にカラーフィルター層２７が形成
され更にその上に配向膜２８が形成されている。カラー
フィルター層２７は、透明電極２６の上に積層されてい
るが、このカラーフィルター層２７は有機誘電体薄膜で
形成されるため、液晶パネルを駆動することにより次第
にチャージアップし、残像が出現してしまう。又カラー
フィルター層は、色の純度をあげるため１μｍ（１００
００Å）程度の厚さが必要であり、この厚さのためパネ
ルのコントラストが出にくいという欠点も有していた。
図３は以上のような構造の欠点を鑑みてカラーフィルタ
ー上に透明電極を形成した従来のＭＩＭ液晶パネルの断
面図である。ＭＩＭ素子２１の形成されている基板２２
の構造は図２と全く同じであるが対向基板３１の構造は
異なっている。カラーフィルター３２の上には中間膜３
３が形成され、更にその上には透明導電膜３４、配向膜
３５が形成されている。配向膜２４、３５は５００Å〜
１０００Åの厚さに作られており、パネル内に導電性の
ゴミ３６があると上下基板の電極間でショートして線欠
陥や点欠陥となり歩留りが著しく低下してしまった。
示す断面図である。ＭＩＭ素子２１を形成した基板２２
（基板は、ＭＩＭ素子との密着性を向上させるためにガ
ラス基板上にタンタル酸化膜を形成する場合もある。）
の表面には画素透明電極２３が形成されており更にその
上には配向膜２４が形成されている。一方対向基板２５
側は透明電極２６の上にカラーフィルター層２７が形成
され更にその上に配向膜２８が形成されている。カラー
フィルター層２７は、透明電極２６の上に積層されてい
るが、このカラーフィルター層２７は有機誘電体薄膜で
形成されるため、液晶パネルを駆動することにより次第
にチャージアップし、残像が出現してしまう。又カラー
フィルター層は、色の純度をあげるため１μｍ（１００
００Å）程度の厚さが必要であり、この厚さのためパネ
ルのコントラストが出にくいという欠点も有していた。
図３は以上のような構造の欠点を鑑みてカラーフィルタ
ー上に透明電極を形成した従来のＭＩＭ液晶パネルの断
面図である。ＭＩＭ素子２１の形成されている基板２２
の構造は図２と全く同じであるが対向基板３１の構造は
異なっている。カラーフィルター３２の上には中間膜３
３が形成され、更にその上には透明導電膜３４、配向膜
３５が形成されている。配向膜２４、３５は５００Å〜
１０００Åの厚さに作られており、パネル内に導電性の
ゴミ３６があると上下基板の電極間でショートして線欠
陥や点欠陥となり歩留りが著しく低下してしまった。
【０００４】
【発明が解決しようとする課題】図４は、上下ショート
を防止するために対向基板の構造を更に改良した従来の
ＭＩＭ液晶パネルの構造を示す断面図である。カラーフ
ィルター４１の上に中間膜４２が形成され更にその上に
は透明導電膜４３、上下ショート防止用絶縁膜４４、配
向膜４５が形成される。この様な構造を有するＭＩＭ液
晶パネルは上下ショート不良は殆ど生じないし、コント
ラストも得られ易いが、残像がひどく発生する。図５、
図６は、テストパネルで電圧ー容量のヒステリシスカー
ブを測定した結果を示すグラフである。図５は、透明電
極を形成した基板の上に５００Å〜１０００Åの配向膜
を形成し、その後ラビング、組立、圧着した後液晶を封
入したテストセルのヒステリシスカーブを示した図であ
る。図６は、透明電極を形成した基板の上に片方の基板
だけ図４で用いた２０００Å〜４０００Åの上下ショー
ト防止用絶縁膜を形成し、その後５００Å〜１０００Å
の配向膜を形成し、更にその後ラビング、組立、圧着し
た後、液晶を封入したテストセルのヒステリシスカーブ
を示した物である。図５に比べると図６は、明らかにヒ
ステリシスの幅が広くなっており、界面分極すなわち残
像が生じ易い事が分かる。これは絶縁膜の比抵抗や比誘
電率が液晶や配向膜と大幅に異なっているために各材料
の境界に電荷が溜って分極が生じたり、配向膜や絶縁膜
の表面に出ている極性の強い官能基が液晶中の不純物や
極性の強い分子を吸着して分極が生じていると考えられ
る。図４の様に異種の絶縁膜を塗布する場合は、液晶
層、絶縁膜、配向膜の比抵抗や比誘電率を大幅に異なら
ないようにするばかりでなく、各々の表面の極性の弱い
材料を選択し（配向膜は薄いのでその下に有る絶縁膜の
極性基も関係がある。）、且つその塗れ性、密着性が互
いに良いものが理想と言えるわけであるがこれだけの条
件を満足する材料系を探すことは非常に難しかった。
を防止するために対向基板の構造を更に改良した従来の
ＭＩＭ液晶パネルの構造を示す断面図である。カラーフ
ィルター４１の上に中間膜４２が形成され更にその上に
は透明導電膜４３、上下ショート防止用絶縁膜４４、配
向膜４５が形成される。この様な構造を有するＭＩＭ液
晶パネルは上下ショート不良は殆ど生じないし、コント
ラストも得られ易いが、残像がひどく発生する。図５、
図６は、テストパネルで電圧ー容量のヒステリシスカー
ブを測定した結果を示すグラフである。図５は、透明電
極を形成した基板の上に５００Å〜１０００Åの配向膜
を形成し、その後ラビング、組立、圧着した後液晶を封
入したテストセルのヒステリシスカーブを示した図であ
る。図６は、透明電極を形成した基板の上に片方の基板
だけ図４で用いた２０００Å〜４０００Åの上下ショー
ト防止用絶縁膜を形成し、その後５００Å〜１０００Å
の配向膜を形成し、更にその後ラビング、組立、圧着し
た後、液晶を封入したテストセルのヒステリシスカーブ
を示した物である。図５に比べると図６は、明らかにヒ
ステリシスの幅が広くなっており、界面分極すなわち残
像が生じ易い事が分かる。これは絶縁膜の比抵抗や比誘
電率が液晶や配向膜と大幅に異なっているために各材料
の境界に電荷が溜って分極が生じたり、配向膜や絶縁膜
の表面に出ている極性の強い官能基が液晶中の不純物や
極性の強い分子を吸着して分極が生じていると考えられ
る。図４の様に異種の絶縁膜を塗布する場合は、液晶
層、絶縁膜、配向膜の比抵抗や比誘電率を大幅に異なら
ないようにするばかりでなく、各々の表面の極性の弱い
材料を選択し（配向膜は薄いのでその下に有る絶縁膜の
極性基も関係がある。）、且つその塗れ性、密着性が互
いに良いものが理想と言えるわけであるがこれだけの条
件を満足する材料系を探すことは非常に難しかった。
【０００５】そこで本発明では、比較的硬度の大きな
（鉛筆硬度でＨ以上の）配向膜を厚く（１５００Å以
上）形成することにより上下基板の電極間ショートを防
止し、又配向膜と液晶材料の種類を選定し、且つ配向膜
以外に電極上に絶縁膜を形成しない事で、残像の発生を
押え、工程を増やさずコストを抑えて歩留り向上及び残
像対策を構じる事にその目的がある。
（鉛筆硬度でＨ以上の）配向膜を厚く（１５００Å以
上）形成することにより上下基板の電極間ショートを防
止し、又配向膜と液晶材料の種類を選定し、且つ配向膜
以外に電極上に絶縁膜を形成しない事で、残像の発生を
押え、工程を増やさずコストを抑えて歩留り向上及び残
像対策を構じる事にその目的がある。
【０００６】
【課題を解決するための手段】以上のような問題点を解
決するために本発明のマトリクス液晶パネルは次のよう
な特徴を有する。
決するために本発明のマトリクス液晶パネルは次のよう
な特徴を有する。
【０００７】液晶駆動用の電極を有する一対の基板に
より液晶層を挟持してなる液晶パネルの少なくとも一方
の基板上の該液晶駆動電極の表面には１５００Å（オン
グストローム）以上の有機膜を有し、且つ該有機膜は配
向膜として用いられていることを特徴とする。
より液晶層を挟持してなる液晶パネルの少なくとも一方
の基板上の該液晶駆動電極の表面には１５００Å（オン
グストローム）以上の有機膜を有し、且つ該有機膜は配
向膜として用いられていることを特徴とする。
【０００８】記載のマトリクス液晶パネルにおい
て、前記一対の基板上の液晶駆動電極の表面には該有機
膜か膜厚１５００Å未満の配向膜、以外の絶縁薄膜が形
成されていないことを特徴とする。
て、前記一対の基板上の液晶駆動電極の表面には該有機
膜か膜厚１５００Å未満の配向膜、以外の絶縁薄膜が形
成されていないことを特徴とする。
【０００９】記載の液晶パネルにおいて、前記有機
膜の膜硬度は鉛筆硬度でＨ以上の硬度を有することを特
徴とする。
膜の膜硬度は鉛筆硬度でＨ以上の硬度を有することを特
徴とする。
【００１０】記載の液晶パネルにおいて、前記有機
膜又は膜厚１５００Å未満の配向膜と液晶材料とにより
構成されたテストパネルにて測定される電圧ー容量のヒ
ステリシス幅は、下記の測定条件で０．３ボルト以下で
あることを特徴とする。
膜又は膜厚１５００Å未満の配向膜と液晶材料とにより
構成されたテストパネルにて測定される電圧ー容量のヒ
ステリシス幅は、下記の測定条件で０．３ボルト以下で
あることを特徴とする。
【００１１】ＤＣ電圧を階段的に０．１ボルトステップ
で０ボルトから１０ボルト、１０ボルトから−１０ボル
ト、−１０ボルトから１０ボルトへと０．１ボルト／秒
のスピードで変化させる。各ステップで実効値０．１ボ
ルトの正弦波を前記ＤＣ電圧に重畳して印加し、パネル
の容量を測定し、横軸−電圧、縦軸−容量のグラフにプ
ロットする。グラフ上の容量の最大値（１００％）と最
小値（０％）の値から１０％の容量値を計算し、この容
量値を横切るＤＣ電圧（これを以降Ｖ10と呼ぶ）の値を
求める。（Ｖ10の値は全部で５点有るがその中で最初の
０ボルトから１０ボルトに上昇させるときのＶ10の値は
除く。）この様にして求められたＶ10の中で電圧を下降
させるときと上昇させるときのＶ10の値の差の平均値を
ヒステリシス幅と定義する。
で０ボルトから１０ボルト、１０ボルトから−１０ボル
ト、−１０ボルトから１０ボルトへと０．１ボルト／秒
のスピードで変化させる。各ステップで実効値０．１ボ
ルトの正弦波を前記ＤＣ電圧に重畳して印加し、パネル
の容量を測定し、横軸−電圧、縦軸−容量のグラフにプ
ロットする。グラフ上の容量の最大値（１００％）と最
小値（０％）の値から１０％の容量値を計算し、この容
量値を横切るＤＣ電圧（これを以降Ｖ10と呼ぶ）の値を
求める。（Ｖ10の値は全部で５点有るがその中で最初の
０ボルトから１０ボルトに上昇させるときのＶ10の値は
除く。）この様にして求められたＶ10の中で電圧を下降
させるときと上昇させるときのＶ10の値の差の平均値を
ヒステリシス幅と定義する。
【００１２】但し測定の際の電極寸法は１cm2、ギャッ
プは５μｍ程度とする。
プは５μｍ程度とする。
【００１３】
【実施例】以下実施例に基づいて本発明の説明を行う。
【００１４】図１は、ＭＩＭ素子基板側の有機膜として
厚さ２０００Åのポリイミド１２を用い、対向基板側の
電極上には、７００Åのポリイミド１３を用いた本発明
のマトリクス液晶パネルの断面図である。使用している
液晶材料１１はフッソ系の液晶で、使用しているポリイ
ミド１２、１３は両方の基板１４、１５ともその極性が
非常に小さい材料により構成されており、テストセルを
用いた分極測定の結果ではヒステリシス幅は０．０１ボ
ルト以下と非常に小さく、残像は生じにくい。実際ＭＩ
Ｍパネルでヒステリシス幅と残像時間の対応を取ると１
０分焼付けに対し０．７ボルトのヒステリシス幅のパネ
ルでは３０分以上残像が残り、０．０５ボルトのヒステ
リシス幅を有するＭＩＭパネルでは３０秒で残像が消え
る。更に０．００５ボルトのヒステリシス幅のＭＩＭパ
ネルでは残像は確認されなかった。実際に使用する場合
ヒステリシス幅は少なくとも０．３ボルト以下でなけれ
ば残像が目立ってしまう。また本発明に用いられている
ポリイミドの硬度は鉛筆硬度でＨ以上なので硬く、ラビ
ングにより傷ついたり、導電性のゴミ１６を上下基板間
に挟んだ場合でも電極１８、１９の間でショートを起こ
したり、ＭＩＭ素子１７と他の電極の間でショートする
可能性は少ない。導電性ゴミはスパッタ時のゴミや金属
パターンの付いたガラス基板の割れたもの、剥がれた電
極材料等があるが、配向膜の硬度がＨＢ以下と柔らか
く、膜厚が１０００Å以下では上下ショート不良が頻繁
に発生してしまう。
厚さ２０００Åのポリイミド１２を用い、対向基板側の
電極上には、７００Åのポリイミド１３を用いた本発明
のマトリクス液晶パネルの断面図である。使用している
液晶材料１１はフッソ系の液晶で、使用しているポリイ
ミド１２、１３は両方の基板１４、１５ともその極性が
非常に小さい材料により構成されており、テストセルを
用いた分極測定の結果ではヒステリシス幅は０．０１ボ
ルト以下と非常に小さく、残像は生じにくい。実際ＭＩ
Ｍパネルでヒステリシス幅と残像時間の対応を取ると１
０分焼付けに対し０．７ボルトのヒステリシス幅のパネ
ルでは３０分以上残像が残り、０．０５ボルトのヒステ
リシス幅を有するＭＩＭパネルでは３０秒で残像が消え
る。更に０．００５ボルトのヒステリシス幅のＭＩＭパ
ネルでは残像は確認されなかった。実際に使用する場合
ヒステリシス幅は少なくとも０．３ボルト以下でなけれ
ば残像が目立ってしまう。また本発明に用いられている
ポリイミドの硬度は鉛筆硬度でＨ以上なので硬く、ラビ
ングにより傷ついたり、導電性のゴミ１６を上下基板間
に挟んだ場合でも電極１８、１９の間でショートを起こ
したり、ＭＩＭ素子１７と他の電極の間でショートする
可能性は少ない。導電性ゴミはスパッタ時のゴミや金属
パターンの付いたガラス基板の割れたもの、剥がれた電
極材料等があるが、配向膜の硬度がＨＢ以下と柔らか
く、膜厚が１０００Å以下では上下ショート不良が頻繁
に発生してしまう。
【００１５】図７は、ＭＩＭ素子基板側電極及び対向側
のカラーフィルター電極上にそれぞれ有機膜として厚さ
２０００Åのポリイミドを用いた本発明のマトリクス液
晶パネルの断面図である。図１と同様、使用している液
晶材料１１はフッソ系の液晶で、使用しているポリイミ
ド７１、７２は両方の基板１４、７３ともその極性が非
常に小さい材料により構成されており、テストセルを用
いた分極測定の結果ではヒステリシス幅は０．０１ボル
ト以下と非常に小さく、残像は生じにくい。図１と比較
して膜厚が厚いポリイミドが両基板上に積層されている
ため、導電性のゴミを上下基板間に挟んだ場合には、図
１より一段と電極間ショートを起こしにくい構造となっ
ている。
のカラーフィルター電極上にそれぞれ有機膜として厚さ
２０００Åのポリイミドを用いた本発明のマトリクス液
晶パネルの断面図である。図１と同様、使用している液
晶材料１１はフッソ系の液晶で、使用しているポリイミ
ド７１、７２は両方の基板１４、７３ともその極性が非
常に小さい材料により構成されており、テストセルを用
いた分極測定の結果ではヒステリシス幅は０．０１ボル
ト以下と非常に小さく、残像は生じにくい。図１と比較
して膜厚が厚いポリイミドが両基板上に積層されている
ため、導電性のゴミを上下基板間に挟んだ場合には、図
１より一段と電極間ショートを起こしにくい構造となっ
ている。
【００１６】この様に電極上に形成する有機膜としては
ポリイミドがその代表的なものであるが、純粋なポリイ
ミド膜ばかりでなくイミド化する前のポリアミック酸を
少量含んでいるポリイミド膜でも良い。またポリイミド
の骨格としては、脂環式の物でも良いし、芳香族の物で
も良い。又ポリイミド以外のポリパラバン樹脂等の有機
膜でも良い。
ポリイミドがその代表的なものであるが、純粋なポリイ
ミド膜ばかりでなくイミド化する前のポリアミック酸を
少量含んでいるポリイミド膜でも良い。またポリイミド
の骨格としては、脂環式の物でも良いし、芳香族の物で
も良い。又ポリイミド以外のポリパラバン樹脂等の有機
膜でも良い。
【００１７】
【発明の効果】上述した如く本発明によれば、液晶を配
向させる配向膜の種類と液晶材料及び配向膜の膜厚を規
定することにより上下基板電極ショート不良の無い、且
つ残像の少ない液晶パネルを実現することが可能となり
その効果は絶大である。尚本発明はＭＩＭ液晶パネルを
中心に説明したがＴＦＴ液晶パネルやＳＴＮ、ＦＴＮ等
の単純マトリクスのパネルにも有効である。
向させる配向膜の種類と液晶材料及び配向膜の膜厚を規
定することにより上下基板電極ショート不良の無い、且
つ残像の少ない液晶パネルを実現することが可能となり
その効果は絶大である。尚本発明はＭＩＭ液晶パネルを
中心に説明したがＴＦＴ液晶パネルやＳＴＮ、ＦＴＮ等
の単純マトリクスのパネルにも有効である。
【図１】 本発明のマトリクス液晶パネルの断面図であ
る。
る。
【図２】 従来のＭＩＭ液晶パネルの構造を示す断面図
である。
である。
【図３】 図２と別の例の従来のＭＩＭ液晶パネルの断
面図である。
面図である。
【図４】 図２、図３と異なる従来のＭＩＭ液晶パネル
の構造を示す断面図である。
の構造を示す断面図である。
【図５】 透明電極を形成した基板の上に５００Å〜１
０００Åの配向膜を形成し、その後ラビング、組立、圧
着した後液晶を封入したテストセルのヒステリシスカー
ブを示した図である。
０００Åの配向膜を形成し、その後ラビング、組立、圧
着した後液晶を封入したテストセルのヒステリシスカー
ブを示した図である。
【図６】 透明電極を形成した基板の上に片方の基板だ
け図４で用いた２０００Å〜４０００Åの上下ショート
防止用絶縁膜を形成し、その後５００Å〜１０００Åの
配向膜を形成し、更にその後ラビング、組立、圧着した
後、液晶を封入したテストセルのヒステリシスカーブを
示した図である。
け図４で用いた２０００Å〜４０００Åの上下ショート
防止用絶縁膜を形成し、その後５００Å〜１０００Åの
配向膜を形成し、更にその後ラビング、組立、圧着した
後、液晶を封入したテストセルのヒステリシスカーブを
示した図である。
【図７】 図１とは別の本発明のマトリクス液晶パネル
の断面図である。
の断面図である。
１１・・・フッ素系液晶 １２・・・硬度Ｈ以上厚さ２０００Åのポリイミド ７１・・・硬度Ｈ以上厚さ２０００Åのポリイミド ７２・・・硬度Ｈ以上厚さ２０００Åのポリイミド
Claims (4)
- 【請求項１】液晶駆動用の電極を有する一対の基板によ
り液晶層を挟持してなる液晶パネルの少なくとも一方の
基板上の該液晶駆動電極の表面には１５００Å（オング
ストローム）以上の有機膜を有し、且つ該有機膜は配向
膜として用いられていることを特徴とするマトリクス液
晶パネル。 - 【請求項２】前記一対の基板上の液晶駆動電極の表面に
は該有機膜か膜厚１５００Å未満の配向膜、以外の絶縁
薄膜が形成されていないことを特徴とする請求項１記載
のマトリクス液晶パネル。 - 【請求項３】前記有機膜の膜硬度は鉛筆硬度でＨ以上の
硬度を有することを特徴とする請求項２記載のマトリク
ス液晶パネル。 - 【請求項４】前記有機膜又は膜厚１５００Å未満の配向
膜と液晶材料とにより構成されたテストパネルにて測定
される電圧ー容量のヒステリシス幅は、下記の測定条件
で０．３ボルト以下であることを特徴とする請求項２記
載のマトリクス液晶パネル。ＤＣ電圧を階段的に０．１
ボルトステップで０ボルトから１０ボルト、１０ボルト
から−１０ボルト、−１０ボルトから１０ボルトへと
０．１ボルト／秒のスピードで変化させる。各ステップ
で実効値０．１ボルトの正弦波を前記ＤＣ電圧に重畳し
て印加し、パネルの容量を測定し、横軸−電圧、縦軸−
容量のグラフにプロットする。グラフ上の容量の最大値
（１００％）と最小値（０％）の値から１０％の容量値
を計算し、この容量値を横切るＤＣ電圧（これを以降Ｖ
10と呼ぶ）の値を求める。（Ｖ10の値は全部で５点有る
がその中で最初の０ボルトから１０ボルトに上昇させる
ときのＶ10の値は除く。）この様にして求められたＶ10
の中で電圧を下降させるときと上昇させるときのＶ10の
値の差の平均値をヒステリシス幅と定義する。但し測定
の際の電極寸法は１cm2、ギャップは５μｍ程度とす
る。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27056992A JPH06118403A (ja) | 1992-10-08 | 1992-10-08 | マトリクス液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27056992A JPH06118403A (ja) | 1992-10-08 | 1992-10-08 | マトリクス液晶パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06118403A true JPH06118403A (ja) | 1994-04-28 |
Family
ID=17487983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27056992A Pending JPH06118403A (ja) | 1992-10-08 | 1992-10-08 | マトリクス液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06118403A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1220013A2 (en) * | 2000-12-28 | 2002-07-03 | Optrex Corporation | Liquid crystal optic element and test method for its surface hardness |
-
1992
- 1992-10-08 JP JP27056992A patent/JPH06118403A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1220013A2 (en) * | 2000-12-28 | 2002-07-03 | Optrex Corporation | Liquid crystal optic element and test method for its surface hardness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3567183B2 (ja) | 液晶表示装置 | |
| US7551254B2 (en) | Displaying device with predetermined pattern for repairing electrical defects having slit region in TFT controlled electrode in which a first slit therein corresponds to a space separating first and second capacitor electrodes | |
| JPH103092A (ja) | 液晶表示装置 | |
| US5666217A (en) | Liquid crystal device | |
| US20090091587A1 (en) | Display apparatus and method of driving the same | |
| JPH08201830A (ja) | 液晶表示装置 | |
| JPH10301141A (ja) | 液晶表示素子及びその製造方法 | |
| JPH06202127A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US6833898B2 (en) | Liquid crystal display apparatus | |
| JPH0784284A (ja) | 液晶表示装置 | |
| JP2002268076A (ja) | 液晶表示装置 | |
| US10886355B2 (en) | Liquid crystal display device | |
| JPH06118403A (ja) | マトリクス液晶パネル | |
| JPH03116020A (ja) | カイラルスメクチック液晶素子 | |
| JP3093613B2 (ja) | 液晶素子 | |
| US6731361B2 (en) | High resolution in-plane switching mode TFT-LCD | |
| JP3216640B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH06130421A (ja) | Ｍｉｍ液晶パネル | |
| JP4519691B2 (ja) | 液晶表示パネル及びそれを備えた液晶表示装置 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| JP3666771B2 (ja) | スイッチング素子 | |
| US6456357B2 (en) | Liquid crystal display device having spontaneous polarization and evaluation method therefor | |
| JP2002062542A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| KR20090011878A (ko) | 횡전계방식 액정표시장치용 배향막 및 이를 포함하는횡전계방식 액정표시장치 |