JPH0611678Y2 - Automatic equalizer - Google Patents

Automatic equalizer

Info

Publication number
JPH0611678Y2
JPH0611678Y2 JP1986030734U JP3073486U JPH0611678Y2 JP H0611678 Y2 JPH0611678 Y2 JP H0611678Y2 JP 1986030734 U JP1986030734 U JP 1986030734U JP 3073486 U JP3073486 U JP 3073486U JP H0611678 Y2 JPH0611678 Y2 JP H0611678Y2
Authority
JP
Japan
Prior art keywords
filter
signal
digital
circuit
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986030734U
Other languages
Japanese (ja)
Other versions
JPS62143340U (en
Inventor
茂 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1986030734U priority Critical patent/JPH0611678Y2/en
Publication of JPS62143340U publication Critical patent/JPS62143340U/ja
Application granted granted Critical
Publication of JPH0611678Y2 publication Critical patent/JPH0611678Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、ディジタル加入者線伝送において、受信側で
誤りなく送信信号を復元するために、伝送線路の損失特
性による信号波形の歪を伝送線路の状況に応じて自動的
に等化する、自動等化器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention transmits a signal waveform distortion due to a loss characteristic of a transmission line in order to restore a transmission signal without error on the receiving side in digital subscriber line transmission. The present invention relates to an automatic equalizer that automatically equalizes according to the status of a track.

[従来の技術] 従来、このような分野の技術としては、例えば次のよう
な文献に記載されるものがあった。
[Prior Art] Conventionally, as a technology in such a field, for example, there is one described in the following documents.

文献1;昭和59年度電子通信学会通信部門全国大会講
演論文集133(昭59)「ディジタル信号処理形自動
等化LSIの構成」 文献2;昭和60年度電子通信学会総合全国大会講演論
文集2081(昭60)「320kb/sピンポン伝送系に
おける等化回路の検討」 文献3;特開昭54−84952号公報 従来、この種の自動等化器は、アナログ回路により構成
されることが多かったが、最近では、通信回路全般のデ
ィジタル化に伴い、前記文献1に記載されているよう
に、容易に大規模集積回路(以下、LSIという)化が
でき、柔軟に処理ができるという利点を持つディジタル
処理による構成が検討されている。
Reference 1; Proc. 1993, IEICE Communications Division National Convention Proceedings 133 (Sho 59) “Digital Signal Processing Automatic Equalization LSI Configuration” Reference 2: Proc. 1985 IEICE General Conference Proceedings 2081 ( 60) "Study on equalization circuit in 320 kb / s ping-pong transmission system" Document 3; Japanese Patent Laid-Open No. 54-84952. In the past, this type of automatic equalizer was often composed of an analog circuit. Recently, with the digitalization of communication circuits in general, as described in the above-mentioned document 1, a digital system having an advantage that a large-scale integrated circuit (hereinafter, referred to as LSI) can be easily performed and processing can be flexibly performed. A configuration by processing is being considered.

第2図は、従来一般に用いられているディジタル処理回
路による自動等化器の一構成例を示すブロック図であ
る。
FIG. 2 is a block diagram showing an example of the configuration of an automatic equalizer using a digital processing circuit that is generally used conventionally.

この自動等化器は、入力端子1及び出力端子2を有し、
その入,出力端子1,2間に、プリフィルタ3と、アナ
ログ/ディジタル変換器(以下、A/D変換器という)
4と、√AGC5及びロールオフフィルタ(roll-off fil
ter)6からなるディジタル処理回路とが、縦続接続され
ている。ロールオフフィルタ6の出力側には制御回路7
が接続され、該制御回路7によって√AGC5の特性が
制御されるようになっている。
This automatic equalizer has an input terminal 1 and an output terminal 2,
A pre-filter 3 and an analog / digital converter (hereinafter referred to as an A / D converter) between its input and output terminals 1 and 2.
4 and √AGC5 and roll-off filter
ter) 6 and the digital processing circuit are connected in cascade. A control circuit 7 is provided on the output side of the roll-off filter 6.
Are connected, and the characteristic of the √AGC 5 is controlled by the control circuit 7.

プリフィルタ3は、アナログ回路によるローパスフィル
タ(以下、LPFという)であり、信号の標本化に伴う
エイリアシング(aliasing,周波数の折り重なり)を軽
減する機能を有している。A/D変換器4は、プリフィ
ルタ3の出力信号を標本化及び電子化してディジタル信
号に変換し、それを√AGC5に与える回路である。
The pre-filter 3 is a low-pass filter (hereinafter referred to as an LPF) formed of an analog circuit, and has a function of reducing aliasing (aliasing, frequency overlap) due to signal sampling. The A / D converter 4 is a circuit that samples and digitizes the output signal of the pre-filter 3 to convert it into a digital signal, and supplies it to the √AGC 5.

√AGC5は、制御回路7から出力される制御信号に基
づき線路の損失特性を補償する回路であり、ハイパスフ
ィルタ(以下、HPFという)として機能する。ロール
オフフィルタ6は、符号間干渉を小さく抑えつつ信号帯
域外の周波数成分を減衰させるよう機能する。これら√
AGC5及びロールオフフィルタ6からなるディジタル
処理回路は、前記文献1に記載されているように、ディ
ジタル・シグナル・プロセッサ(以下、DSPとい
う)、あるいはワイヤード・ロジック等によって構成さ
れている。
The √AGC 5 is a circuit that compensates the loss characteristic of the line based on the control signal output from the control circuit 7, and functions as a high-pass filter (hereinafter referred to as HPF). The roll-off filter 6 functions to attenuate frequency components outside the signal band while suppressing intersymbol interference. These √
The digital processing circuit including the AGC 5 and the roll-off filter 6 is configured by a digital signal processor (hereinafter referred to as DSP), a wired logic, or the like, as described in Document 1 above.

以上の構成において、受信信号SIが入力端子1に入力
されると、該受信信号SIはプリフィルタ3により、A
/D変換器4における標本化クロック周波数の1/2以
上の周波数成分が無視できるほど小さくなるように、帯
域制限される。プリフィルタ3の出力信号はA/D変換
器4でディジタル信号に変換された後、√AGC5及び
ロールオフフィルタ6によって等化が行われる。これに
より、歪の小さい等化後の出力信号Soが出力端子2か
ら得られる。この出力信号Soはディジタル信号である
が、これをディジタル/アナログ変換(以下、D/A変
換という)すれば、アナログ信号を得ることも可能であ
る。
In the above configuration, when the received signal SI is input to the input terminal 1, the received signal SI is
The band is limited so that the frequency component of 1/2 or more of the sampling clock frequency in the / D converter 4 becomes negligibly small. The output signal of the pre-filter 3 is converted into a digital signal by the A / D converter 4, and then equalized by the √AGC 5 and the roll-off filter 6. As a result, the equalized output signal So with small distortion is obtained from the output terminal 2. The output signal So is a digital signal, but an analog signal can be obtained by performing digital / analog conversion (hereinafter referred to as D / A conversion) on the output signal So.

線路の損失特性による波形歪は、線路の種類や長さによ
り異なる。そこで第2図の自動等化器では、制御回路7
により、線路の状況に適応して最も良い等化が行えるよ
うに、√AGC5の特性を設定する。通常、この適応ア
ルゴリズムとしては、受信信号振幅と線路の損失特性と
が密接な関係にあることから、予めいくつかの基準の線
路に対して√AGC5の特性を求めておき、等化器の出
力信号Soの振幅値が基準範囲に収まるように特性を選
択する方法が採用されている。
Waveform distortion due to line loss characteristics varies depending on the type and length of the line. Therefore, in the automatic equalizer of FIG. 2, the control circuit 7
Therefore, the characteristics of √AGC5 are set so that the best equalization can be performed according to the situation of the line. Usually, as this adaptive algorithm, since the received signal amplitude and the line loss characteristic are closely related, the characteristics of √AGC5 are obtained in advance for some reference lines and the output of the equalizer is calculated. A method is adopted in which the characteristic is selected so that the amplitude value of the signal So falls within the reference range.

ところで、この種の自動等化器では通常、線路損失特
性による波形歪の等化と、帯域外雑音の除去との2つ
の作用をする必要がある。従来の自動等化器において
は、これらの作用を明確に区別することなく、等化器全
体としてこれらを行う傾向にあった。具体的には、ロー
ルオフフィルタ6は、その他の回路で線路の逆特性が実
現されているという仮定に基づき、出力信号Soが例え
ば二乗余弦パルス信号のようなデータ識別時点で干渉が
小さく、かつ周波数帯域の小さい信号となるように、特
性を定めている。そして√AGC5は、プリフィルタ3
との総合特性が目的とする線路の逆特性となるように、
特性を定めている。即ち、の作用は等化器全体として
行い、の作用はHPFとなる√AGC5以外の回路に
より行っていた。
By the way, in this kind of automatic equalizer, it is usually necessary to perform two functions of equalization of waveform distortion due to line loss characteristics and elimination of out-of-band noise. In the conventional automatic equalizer, there is a tendency for the equalizer as a whole to perform these operations without clearly distinguishing these actions. Specifically, the roll-off filter 6 has a small interference at the time of data identification of the output signal So, such as a raised cosine pulse signal, based on the assumption that the reverse characteristic of the line is realized by another circuit, and The characteristics are determined so that the signal has a small frequency band. And √AGC5 is the pre-filter 3
So that the overall characteristics of and are the reverse characteristics of the target line,
It defines the characteristics. That is, the action of is performed by the entire equalizer, and the action of is performed by a circuit other than √AGC5 which is the HPF.

[考案が解決しようとする問題点] しかしながら、上記構成の自動等化器では、√AGC5
とロールオフフィルタ6の両方共、時間領域において精
度の高い波形近似を行う必要があるため、回路が複雑に
なり易く、回路規模が大型化するという問題点があっ
た。特に、(ディジタル処理回路のクロック周波数帯域
幅)>>(信号帯域幅)であるような周波数の成分
を有する雑音に対して大きな除去効果を要求すると、極
めて複雑なロールオフフィルタ6が必要となり、この傾
向が顕著になる。また、各回路の相互干渉が大きいた
め、設計が難しいという問題点もあった。
[Problems to be Solved by the Invention] However, in the automatic equalizer configured as described above, √AGC5
Since both the roll-off filter 6 and the roll-off filter 6 need to perform highly accurate waveform approximation in the time domain, there is a problem that the circuit tends to be complicated and the circuit scale becomes large. Particularly, when a large removal effect is required for noise having a frequency component such that (clock frequency bandwidth of digital processing circuit) >> (signal bandwidth), an extremely complicated roll-off filter 6 is required, This tendency becomes remarkable. Further, there is a problem that design is difficult because mutual interference between the circuits is large.

これらの問題点を解決するため、前記文献3に記載され
ているように、√AGC5及びロールオフフィルタ6か
らなるディジタル処理回路をアナログ回路で構成するこ
とも考えられる。しかし、前記ディジタル処理回路をア
ナログ回路で構成すると、制御回路7の構成が複雑にな
るばかりか、回路構成素子の特性等によって等化精度が
変わるために、設計が難しく、未だ技術的に充分満足の
ゆく自動等化器を得ることかできなかった。
In order to solve these problems, it is conceivable to configure the digital processing circuit including the √AGC 5 and the roll-off filter 6 with an analog circuit, as described in Document 3 above. However, if the digital processing circuit is configured by an analog circuit, not only the configuration of the control circuit 7 becomes complicated, but also the equalization accuracy changes depending on the characteristics of the circuit constituent elements, so that the design is difficult and still technically satisfactory. I couldn't get a better automatic equalizer.

本考案は、前記従来技術が持っていた問題点として、回
路規模の大型化の点と、設計の困難性の点について解決
した自動等化器を提供するものである。
The present invention provides an automatic equalizer that solves the problems of the above-mentioned prior art, that is, the increase in circuit scale and the difficulty in design.

[問題点を解決するための手段] 本考案は、前記問題点を解決するために、アナログ回路
のLPFで構成され入力信号の帯域制限を行うプリフィ
ルタと、前記プリフィルタから出力されるアナログ信号
をディジタル信号に変換するA/D変換器と、前記A/
D変換器の出力信号を等化するディジタル処理回路と、
前記ディジタル処理回路の出力信号の振幅値を基に該デ
ィジタル処理回路の特性を制御する制御回路とを、備え
たディジタル加入者線用自動等化器において、前記プリ
フィルタを、前記ディジタル処理回路のクロック周波数
帯域以上の周波数成分を減衰させる構成にする。
[Means for Solving Problems] In order to solve the above problems, the present invention provides a pre-filter configured by an LPF of an analog circuit for band limiting an input signal, and an analog signal output from the pre-filter. And an A / D converter for converting the
A digital processing circuit for equalizing the output signal of the D converter;
In a digital subscriber line automatic equalizer comprising a control circuit for controlling the characteristics of the digital processing circuit based on the amplitude value of the output signal of the digital processing circuit, the pre-filter is provided in the digital processing circuit. The configuration is such that frequency components above the clock frequency band are attenuated.

さらに、前記ディジタル処理回路は、線路状況に応じて
特性が前記制御回路で可変制御され、前記A/D変換器
の出力信号に対して信号帯域内の線路損失特性の等化を
行う可変フィルタと、前記線路状況に無関係に特性が一
定な直線位相フィルタからなり、信号帯域より高くかつ
前記クロック周波数帯域よりも低い周波数成分を減衰さ
せる固定フィルタとで構成している。
Further, the digital processing circuit has a variable filter whose characteristic is variably controlled by the control circuit according to a line condition, and which equalizes the line loss characteristic in the signal band with respect to the output signal of the A / D converter. , A fixed phase filter which has a constant characteristic regardless of the line condition and which attenuates frequency components higher than the signal band and lower than the clock frequency band.

[作用] 本考案によれば、以上のように自動等化器を構成したの
で、入力信号は、そのディジタル処理回路のクロック周
波数帯域以上の周波数成分が、プリフィルタで減衰され
てエイリアシングが軽減され、A/D変換器でディジタ
ル信号に変換された後、可変フィルタへ送られる。可変
フィルタは、その特性が制御回路で制御され、信号帯域
内の線路損失特性による波形歪の等化を行い、その等化
結果を固定フィルタへ送る。固定フィルタは、信号帯域
内の周波数成分に悪影響を与えることなく、信号帯域よ
り高く、かつ、ディジタル処理回路のクロック周波数帯
域よりも低い周波数成分を減衰して帯域外雑音の除去を
行う。これにより、回路規模の小型化と設計の容易化が
図れる。従って、前記問題点を除去できるのである。
[Operation] According to the present invention, since the automatic equalizer is configured as described above, the input signal is attenuated by the pre-filter in the frequency component above the clock frequency band of the digital processing circuit to reduce aliasing. , A / D converter converts the signal into a digital signal, which is then sent to the variable filter. The characteristic of the variable filter is controlled by the control circuit, the waveform distortion is equalized by the line loss characteristic in the signal band, and the equalization result is sent to the fixed filter. The fixed filter removes out-of-band noise by attenuating frequency components higher than the signal band and lower than the clock frequency band of the digital processing circuit without adversely affecting the frequency components in the signal band. As a result, the circuit scale can be reduced and the design can be facilitated. Therefore, the above problems can be eliminated.

[実施例] 第1図は、本考案の実施例を示す自動等化器の構成ブロ
ック図であり、従来の第2図中の要素と共通の要素には
共通の符号が付されている。
[Embodiment] FIG. 1 is a configuration block diagram of an automatic equalizer showing an embodiment of the present invention, in which elements common to those in the conventional FIG. 2 are denoted by common reference numerals.

この自動等化器が従来のものと基本的に異なる点は、従
来の√AGC5及びロールオフフィルタ6からなるディ
ジタル処理回路を、明確に作用分担された可変フィルタ
15と固定フィルタ16とで構成したことである。プリ
フィルタ3は、ディジタル処理回路のクロック周波数帯
域以上の周波数成分を減衰させるアナログ回路のLPF
で構成されている。可変フィルタ15及び固定フィルタ
16からなるディジタル処理回路は、DSPを用いて構
成したり、あるいはワイヤード・ロジック等によって構
成されている。
The point that this automatic equalizer is basically different from the conventional one is that a digital processing circuit consisting of a conventional √AGC 5 and a roll-off filter 6 is composed of a variable filter 15 and a fixed filter 16 which are clearly divided into functions. That is. The pre-filter 3 is an LPF of an analog circuit that attenuates frequency components above the clock frequency band of the digital processing circuit.
It is composed of. The digital processing circuit including the variable filter 15 and the fixed filter 16 is configured by using a DSP, a wired logic, or the like.

可変フィルタ15は、制御回路7から出力される制御信
号に基づき、線路状況に応じて特性を変化できるフィル
タである。例えば、可変フィルタ15をDSPにより構
成した場合には、その乗算係数を変えることで特性を変
化でき、また、この可変フィルタ15をタップ付き遅延
線のようなワイヤード・ロジックにより構成した場合に
は、タップ重みを変えることで特性を変化できる。
The variable filter 15 is a filter whose characteristics can be changed according to the line status based on the control signal output from the control circuit 7. For example, when the variable filter 15 is composed of a DSP, the characteristics can be changed by changing the multiplication coefficient thereof, and when the variable filter 15 is composed of a wired logic such as a tapped delay line, The characteristics can be changed by changing the tap weight.

固定フィルタ16は、線路状況に無関係に特性が一定、
即ち位相が直線的に変化する直線位相フィルタで構成さ
れている。この直線位相フィルタは、例えば1段の2次
直線位相フィルタや、あるいは縦続接続された複数個の
2次直線位相フィルタ等で構成される。制御回路7は、
線路の状況に適応して最も良い等化が行えるように、可
変フィルタ15の特性を設定する機能を有している。こ
の適応アルゴリズムとしては、例えば予めいくつかの基
準の線路に対して可変フィルタ15の特性を求めてお
き、等化器の出力信号Soの振幅値が基準範囲に収まる
ように特性を選択する方法が用いられる。
The fixed filter 16 has a constant characteristic regardless of the line condition,
That is, it is composed of a linear phase filter whose phase changes linearly. This linear phase filter is composed of, for example, a one-stage secondary linear phase filter or a plurality of cascaded secondary linear phase filters. The control circuit 7
It has a function of setting the characteristics of the variable filter 15 so that the best equalization can be performed according to the situation of the line. As the adaptive algorithm, for example, a method of previously obtaining the characteristics of the variable filter 15 with respect to some reference lines and selecting the characteristics so that the amplitude value of the output signal So of the equalizer falls within the reference range. Used.

制御回路7は、この種の自動等化器において普通に用い
られるものであり、その公知の構成例を第4図に示す。
The control circuit 7 is commonly used in this type of automatic equalizer, and a known configuration example thereof is shown in FIG.

この制御回路7は、第1図の固定フィルタ16の出力信
号Soに基づき可変フィルタ15の特性を制御する回路
であり、該出力信号Soの振幅値を検出する振幅値検出
回路71と、この振幅値を基に可変フィルタ15の特性
を設定する特性設定回路72と、該振幅値と最も良い等
化ができる可変フィルタ15の特性の関係を記憶する記
憶回路73とから構成されている。
The control circuit 7 is a circuit that controls the characteristics of the variable filter 15 based on the output signal So of the fixed filter 16 of FIG. 1, and an amplitude value detection circuit 71 that detects the amplitude value of the output signal So and the amplitude value detection circuit 71. A characteristic setting circuit 72 for setting the characteristic of the variable filter 15 based on the value, and a storage circuit 73 for storing the relationship between the amplitude value and the characteristic of the variable filter 15 capable of the best equalization.

可変フィルタ15の特性は、理想的には、信号帯域内に
おいて線路の逆特性とすれば良い。加入者線路の損失特
性は、線路長に大きく依存し、線種にはさほど依存しな
い。また、ナイキスト周波数の減衰量が決まれば、いわ
ゆる√特性として、その形が決まる。一方、ナイキス
ト周波数における減衰量は、線路を伝送された後の信号
の振幅値と密接な関係にある。このため、最適な可変フ
ィルタ15の特性は、信号の振幅値に対して決めること
ができる。制御回路7内の記憶回路73には、例えば、
線路を伝送された後の信号の振幅値に対する最適な可変
フィルタ15の特性を与えるDSPの乗算係数、あるい
はタップ付き遅延線のタップ重み、またはそれを表わす
番号が記憶されている。記憶する特性の種類は、対応す
る特性が無いときは最も近い特性を使用することになる
ため、この近似精度が十分実用に耐えられるだけ多くす
る必要がある。
The characteristic of the variable filter 15 should ideally be the inverse characteristic of the line in the signal band. The loss characteristic of the subscriber line depends largely on the line length and not on the line type. Further, if the attenuation amount of the Nyquist frequency is determined, its shape is determined as a so-called √ characteristic. On the other hand, the amount of attenuation at the Nyquist frequency is closely related to the amplitude value of the signal transmitted through the line. Therefore, the optimum characteristic of the variable filter 15 can be determined for the amplitude value of the signal. In the storage circuit 73 in the control circuit 7, for example,
The DSP multiplication coefficient giving the optimum characteristic of the variable filter 15 with respect to the amplitude value of the signal transmitted through the line, the tap weight of the tapped delay line, or the number representing the same is stored. As for the type of characteristic to be stored, the closest characteristic is used when there is no corresponding characteristic, and therefore it is necessary to increase the approximation accuracy to such an extent that it can be practically used.

次に、以上のように構成される第1図及び第4図の自動
等化器の動作を説明する。
Next, the operation of the automatic equalizer of FIGS. 1 and 4 configured as above will be described.

第1図において、入力端子1に受信信号SIが入力され
ると、この受信信号SIはプリフィルタ3により、例え
ばディジタル処理回路におけるクロック周波数の1/2
以上の周波数成分が無視できるほど小さくなるように、
信号が帯域制限され、A/D変換器4へ送られる。A/
D変換器4は、プリフィルタ3の出力信号を標本化なら
びに量子化し、ディジタル信号に変換する。このディジ
タル信号は、制御回路7の制御信号によって所望の特性
に設定された可変フィルタ15と、固定フィルタ16と
によって等化が行われ、歪の小さい等化後のディジタル
出力信号Soが出力端子2から出力されると共に、制御
回路7へ送られる。
In FIG. 1, when the reception signal SI is input to the input terminal 1, the reception signal SI is fed by the pre-filter 3 to, for example, ½ of the clock frequency in the digital processing circuit.
So that the above frequency components are small enough to be ignored,
The signal is band-limited and sent to the A / D converter 4. A /
The D converter 4 samples and quantizes the output signal of the pre-filter 3 and converts it into a digital signal. This digital signal is equalized by the fixed filter 16 and the variable filter 15 set to a desired characteristic by the control signal of the control circuit 7, and the equalized digital output signal So with a small distortion is output terminal 2. And is sent to the control circuit 7.

第4図に示す制御回路7内の振幅値検出回路71では、
出力信号Soの振幅値を検出し、その振幅値を特性設定
回路72へ送る。特性設定回路72は、入力された振幅
値を基に、例えば、最適な可変フィルタ15の特性を与
えるDSPの乗算係数、あるいはタップ付き遅延線のタ
ップ重み、またはそれを表わす番号を記憶回路73から
読み出し、可変フィルタ15の特性を設定する。この特
性の決定は、振幅値検出回路71で検出した振幅値と、
最適な特性において検出されると想定される基準振幅値
との差分を、特性の差分に換算し、その差分だけ特性を
変化することで実現できる。即ち、例えば、振幅値で
0.1毎に特性を決めてある場合、基準振幅値を1とし
て検出振幅値が0.8であれば、その差の0.2に対応
する2つ分だけ、特性を振幅値が大きくなる方向へ変化
すればよい。
In the amplitude value detection circuit 71 in the control circuit 7 shown in FIG.
The amplitude value of the output signal So is detected and the amplitude value is sent to the characteristic setting circuit 72. Based on the input amplitude value, the characteristic setting circuit 72 stores, for example, the multiplication coefficient of the DSP giving the optimum characteristic of the variable filter 15, the tap weight of the delay line with taps, or the number representing the same from the storage circuit 73. Read out and set the characteristics of the variable filter 15. This characteristic is determined by the amplitude value detected by the amplitude value detection circuit 71,
This can be realized by converting the difference from the reference amplitude value assumed to be detected in the optimum characteristic into the characteristic difference and changing the characteristic by the difference. That is, for example, in the case where the characteristic is determined for each 0.1 in the amplitude value, if the reference amplitude value is 1 and the detected amplitude value is 0.8, only the two corresponding to the difference 0.2, It suffices to change the characteristics so that the amplitude value increases.

なお、以上の説明においては、出力信号Soはディジタ
ル信号であるものとしたが、これをD/A変換すれば、
アナログ信号を得ることも可能である。
In the above description, the output signal So is assumed to be a digital signal, but if this is D / A converted,
It is also possible to obtain an analog signal.

本実施例の特徴は、可変フィルタ15と固定フィルタ1
6の2つのディジタル・フィルタにより、信号帯域内
の線路損失特性による波形歪の等化と、信号帯域内の
周波数成分に悪影響を与えることなく、信号帯域より高
く、かつディジタル処理回路のクロック周波数帯域より
も低い周波数成分を減衰させて信号帯域外の雑音を除去
する、という2つの作用を分担させたことである。即
ち、可変フィルタ15はの作用を、固定フィルタ16
はの作用をそれぞれ実行させる。そして、ディジタル
処理回路のクロック周波数帯域以上の周波数成分は、プ
リフィルタ3で減衰させる。
The feature of this embodiment is that the variable filter 15 and the fixed filter 1 are
The two digital filters of 6 equalize the waveform distortion due to the line loss characteristic in the signal band and are higher than the signal band without adversely affecting the frequency components in the signal band, and the clock frequency band of the digital processing circuit. That is, the two functions of attenuating a frequency component lower than that and removing noise outside the signal band are shared. That is, the function of the variable filter 15 is
Causes each action of to be executed. Then, frequency components above the clock frequency band of the digital processing circuit are attenuated by the pre-filter 3.

一般に、加入者線路は急峻に位相変化のない穏やかな特
性をしているため、の作用を行うことを無視すると、
比較的簡単な可変フィルタ15を用いての作用を行う
ことができる。特に、通常は、加入者線路の配線の融通
性を考慮して設けられているブリッジドタップと呼ばれ
る終端解放線路の反射波を打ち消す目的で、この自動等
化器の後ろに更にブリッジドタップ等化器が用いられ
る。そのため、この自動等化器では低周波成分を重点的
に等価すればよく、2次程度の簡単な回路での作用を
行うことができる。従って、の作用を行う固定フィル
タ16は、可変フィルタ15によるの作用の邪魔をし
ないように設計するのが得策といえる。この際、固定フ
ィルタ16で線路状況に無関係に急峻な位相変化を与え
ると、可変フィルタ15の設計が極めて難しくなる。そ
こで本実施例では、固定フィルタ16として、位相が直
線的に変化する直線位相フィルタを用いている。
In general, the subscriber line has a gentle characteristic that there is no steep phase change, so ignoring the action of
The operation using the relatively simple variable filter 15 can be performed. Especially, for the purpose of canceling the reflected wave of the termination release line called bridged tap, which is usually provided in consideration of the flexibility of the wiring of the subscriber line, a bridged tap etc. is further provided behind this automatic equalizer. A pesticide is used. Therefore, in this automatic equalizer, it suffices that the low-frequency components are mainly equalized, and the operation can be performed by a simple circuit of the second order. Therefore, it can be said that it is advisable to design the fixed filter 16 that performs the function of so as not to interfere with the function of the variable filter 15. At this time, if the fixed filter 16 gives a steep phase change irrespective of the line condition, the design of the variable filter 15 becomes extremely difficult. Therefore, in this embodiment, as the fixed filter 16, a linear phase filter whose phase changes linearly is used.

簡単な2次の直線位相フィルタの伝達関数は、 H(z)=a+b・z-1+a・z-2…(1) 但し、a,b;定数 で表される。このフィルタは、直線的な位相変化を保ち
つつ、定数a,bで決める零点周波数近傍の成分を大き
く減衰させることができる。従って、適当な零点周波数
を有するこの形のフィルタを縦続接続することにより、
(ディジタル処理回路のクロック周波数帯域幅)>>
(信号帯域幅)であるような周波数の成分に対しても
所望の減衰量を与えることができる。ディジタル処理回
路のクロック周波数帯域幅以上の周波数成分は、プリフ
ィルタ3で減衰させられるため、通常この縦続接続は1
〜2程度で十分である。このため、の作用に干渉を与
えることなく、比較的小さな回路規模での作用を行う
ことができる。
The transfer function of a simple second-order linear phase filter is H (z) = a + b · z −1 + a · z −2 (1) where a and b are constants. This filter can greatly attenuate the component near the zero frequency determined by the constants a and b, while maintaining the linear phase change. Therefore, by cascading filters of this form with the appropriate zero frequency,
(Clock frequency bandwidth of digital processing circuit) >>
A desired amount of attenuation can be given to a frequency component such as (signal bandwidth). Frequency components above the clock frequency bandwidth of the digital processing circuit are attenuated by the pre-filter 3, so normally this cascade connection is 1
About 2 is sufficient. Therefore, it is possible to operate with a relatively small circuit scale without interfering with the operation of.

第3図(a),(b)は、本実施例における自動等化器
の等化動作を示す計算機シミュレーション結果であり、
同図(a)は等化後の孤立波応答図、同図(b)は周波
数特性図である。なお、第3図(a)中のTはデータ識
別周期を表わしている。
3 (a) and 3 (b) are computer simulation results showing the equalization operation of the automatic equalizer in the present embodiment,
FIG. 7A is a solitary wave response diagram after equalization, and FIG. 7B is a frequency characteristic diagram. Incidentally, T in FIG. 3 (a) represents a data identification period.

第3図では、線径0.5mm、長さ4kmの線路に対して等
化を行っており、加入者線路の伝送速度は320kb/sと
仮定している。ディジタル処理回路のクロック周波数は
1.28MHz、プリフィルタ3は6次の無極フィルタで
ある。固定フィルタ16は(1)式で示される2次直線
位相フィルタであり、 a=5.728、b=9.525 とした。また、可変フィルタ15は、伝達関数が H(z)=N(z)/D(z)…(2) N(z)=n0+n1・z-1+n2・z-2…(3) D(z)=d0+d1・z-1+d2・z-2…(4) で表わされる双2次フィルタとしている。ここで、パラ
メータn0,n1,n2,d0,d1,d2は、DSPの乗算
係数またはタップ付き遅延線のタップ重みであり、線路
条件に応じて、制御回路7により設定される。このシミ
ュレーション例の線路条件では、 n0=−4.645、n1=14.53、 n2=−9.618、d0=1、 d1=−0.15、d2=0、 となっている。ブリッジドタイプ等化器を後ろに接続す
ることを考えると、前記文献2に記載されているよう
に、線路等化器の出力では若干過等化にした方が有利で
ある。本実施例においても、このことを考慮し、等化後
の波形を若干過等化にしている。第3図(a),(b)
から明らかなように、可変フィルタ15と固定フィルタ
16が共に2次と簡単な構成であるにも関わらず、信
号帯域内の線路損失特性による波形歪の等化と、信号
帯域外の雑音除去との2つの作用を良好に実現している
ことがわかる。
In Fig. 3, equalization is performed for a line with a wire diameter of 0.5 mm and a length of 4 km, and it is assumed that the transmission speed of the subscriber line is 320 kb / s. The clock frequency of the digital processing circuit is 1.28 MHz, and the pre-filter 3 is a sixth-order non-polar filter. The fixed filter 16 is a second-order linear phase filter represented by the equation (1), and a = 5.728 and b = 9.525. The variable filter 15 has a transfer function of H (z) = N (z) / D (z) ... (2) N (z) = n 0 + n 1 z -1 + n 2 z 2 (3) ) D (z) = d 0 + d 1 · z −1 + d 2 · z −2 (4) A biquadratic filter is used. Here, the parameters n 0 , n 1 , n 2 , d 0 , d 1 and d 2 are multiplication factors of the DSP or tap weights of the delay line with taps, and are set by the control circuit 7 according to the line conditions. It In the line conditions of this simulation example, n 0 = −4.645, n 1 = 14.53, n 2 = −9.618, d 0 = 1, d 1 = −0.15, d 2 = 0, and Has become. Considering that the bridged type equalizer is connected to the rear side, it is advantageous to slightly over-equalize the output of the line equalizer as described in the above-mentioned reference 2. Also in this embodiment, in consideration of this, the waveform after equalization is slightly over-equalized. Figure 3 (a), (b)
As is clear from the above, even though both the variable filter 15 and the fixed filter 16 are second-order and simple in configuration, equalization of waveform distortion due to line loss characteristics within the signal band and noise removal outside the signal band are performed. It can be seen that the above two effects are satisfactorily realized.

なお、本考案は図示の実施例に限定されず、種々の変形
が可能である。例えば、上記実施例では、固定フィルタ
16を構成するとき、2次直線位相フィルタを単位にし
てこれを縦続接続することにより、高い次数の直線位相
フィルタを構成するようにしたが、直接高い次数の直線
位相フィルタを構成しても、上記実施例と同様の作用、
効果が得られる。
The present invention is not limited to the illustrated embodiment, and various modifications can be made. For example, in the above-described embodiment, when the fixed filter 16 is configured, a high-order linear phase filter is configured by cascading the second-order linear phase filters as a unit, but the high-order linear phase filter is directly connected. Even if the linear phase filter is configured, the same operation as the above embodiment,
The effect is obtained.

[考案の効果] 以上詳細に説明したように、本考案によれば、ディジタ
ル処理回路のクロック周波数帯域以上の周波数成分の抑
圧をプリフィルタで、信号帯域内の線路特性の補償を可
変フィルタで、信号帯域以上でかつディジタル処理回路
のクロック周波数帯域以下の周波数成分の抑圧を固定フ
ィルタで、それぞれ行うように、それら3つのフィルタ
で明確に機能分担し、さらに、固定フィルタを、信号帯
域内に悪影響を与え難い直線位相フィルタで構成したの
で、比較的小さな回路規模で、この種の自動等化器を適
確に実現できる。しかも、各回路が明確に機能分担され
ているので、設計が容易になるという効果も期待でき
る。
[Advantage of Device] As described in detail above, according to the present invention, the suppression of the frequency component above the clock frequency band of the digital processing circuit is performed by the pre-filter, and the compensation of the line characteristic in the signal band is performed by the variable filter. As the fixed filter suppresses the frequency components above the signal band and below the clock frequency band of the digital processing circuit, the three filters clearly share the functions. Further, the fixed filter does not adversely affect the signal band. Since it is composed of a linear phase filter which is difficult to give, this kind of automatic equalizer can be appropriately realized with a relatively small circuit scale. Moreover, since the functions are clearly assigned to each circuit, the effect of facilitating the design can be expected.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の実施例を示す自動等化器の構成ブロッ
ク図、第2図は従来の自動等化器の構成ブロック図、第
3図(a),(b)は第1図における等化動作を示すも
ので、同図(a)は孤立波応答図、同図(b)は周波数
特性図、第4図は制御回路の構成ブロック図である。 3……プリフィルタ、4……A/D変換器、7……制御
回路、15……可変フィルタ、16……固定フィルタ、
71……振幅値検出回路、72……特性設定回路、73
……記憶回路。
FIG. 1 is a block diagram of an automatic equalizer showing an embodiment of the present invention, FIG. 2 is a block diagram of a conventional automatic equalizer, and FIGS. 3 (a) and 3 (b) are in FIG. FIG. 4A is a solitary wave response diagram, FIG. 4B is a frequency characteristic diagram, and FIG. 4 is a configuration block diagram of a control circuit. 3 ... pre-filter, 4 ... A / D converter, 7 ... control circuit, 15 ... variable filter, 16 ... fixed filter,
71 ... Amplitude value detection circuit, 72 ... Characteristic setting circuit, 73
...... Memory circuit.

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】アナログ回路のローパスフィルタで構成さ
れ入力信号の帯域制限を行うプリフィルタと、前記プリ
フィルタから出力されるアナログ信号をディジタル信号
に変換するアナログ/ディジタル変換器と、前記アナロ
グ/ディジタル変換器の出力信号を等化するディジタル
処理回路と、前記ディジタル処理回路の出力信号の振幅
値を基に該ディジタル処理回路の特性を制御する制御回
路とを、備えたディジタル加入者線用自動等化器におい
て、 前記プリフィルタは、 前記ディジタル処理回路のクロック周波数帯域以上の周
波数成分を減衰させる構成にし、 前記ディジタル処理回路は、 線路状況に応じて特性が前記制御回路で可変制御され、
前記アナログ/ディジタル変換器の出力信号に対して信
号帯域内の線路損失特性の等化を行う可変フィルタと、 前記線路状況に無関係に特性が一定な直線位相フィルタ
からなり、信号帯域より高くかつ前記クロック周波数帯
域よりも低い周波数成分を減衰させる固定フィルタと
で、 構成したことを特徴とする自動等化器。
1. A prefilter configured by a low-pass filter of an analog circuit for band limiting an input signal, an analog / digital converter for converting an analog signal output from the prefilter into a digital signal, and the analog / digital converter. An automatic digital subscriber line etc. comprising a digital processing circuit for equalizing the output signal of the converter and a control circuit for controlling the characteristics of the digital processing circuit based on the amplitude value of the output signal of the digital processing circuit. In the digitalizer, the pre-filter is configured to attenuate frequency components above a clock frequency band of the digital processing circuit, and the digital processing circuit is variably controlled in characteristics by the control circuit according to a line state,
A variable filter for equalizing the line loss characteristic in the signal band with respect to the output signal of the analog / digital converter, and a linear phase filter having a constant characteristic irrespective of the line condition, which is higher than the signal band and An automatic equalizer characterized by comprising a fixed filter that attenuates frequency components lower than the clock frequency band.
【請求項2】固定フィルタとして、伝達関数が H(Z)=a+b・Z-1+a・Z-2,a,b:定数 で表わされる2次直線位相フィルタを用いるか、あるい
は、該2次直線位相フィルタを複数個縦続接続して用い
ることを特徴とする実用新案登録請求の範囲第1項記載
の自動等化器。
2. As the fixed filter, a second-order linear phase filter whose transfer function is represented by H (Z) = a + bZ -1 + aZ -2 , a, b: constant is used, or the second-order linear phase filter is used. The automatic equalizer according to claim 1, wherein a plurality of linear phase filters are connected in cascade and used.
JP1986030734U 1986-03-04 1986-03-04 Automatic equalizer Expired - Lifetime JPH0611678Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986030734U JPH0611678Y2 (en) 1986-03-04 1986-03-04 Automatic equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986030734U JPH0611678Y2 (en) 1986-03-04 1986-03-04 Automatic equalizer

Publications (2)

Publication Number Publication Date
JPS62143340U JPS62143340U (en) 1987-09-10
JPH0611678Y2 true JPH0611678Y2 (en) 1994-03-23

Family

ID=30835816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986030734U Expired - Lifetime JPH0611678Y2 (en) 1986-03-04 1986-03-04 Automatic equalizer

Country Status (1)

Country Link
JP (1) JPH0611678Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227763B (en) * 2012-01-27 2018-03-06 特克特朗尼克公司 Maker is disturbed between flexible symbol

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592410B2 (en) * 1977-12-20 1984-01-18 日本電信電話株式会社 automatic equalizer

Also Published As

Publication number Publication date
JPS62143340U (en) 1987-09-10

Similar Documents

Publication Publication Date Title
JP2953132B2 (en) Data receiver equalizer
US5319585A (en) High resolution filtering using low resolution processors
JPH0748681B2 (en) Echo canceller coefficient control method
JPH03502634A (en) Adaptive digital filter with non-recursive and recursive parts
JPS5842662B2 (en) Echo removal device
EP0546104A1 (en) Stationary interference cancellor.
JPS59225626A (en) Echo canceller device for data transmitter
JP2591764B2 (en) Adaptive time discrete filter
JP2003527032A (en) Nonlinear echo cancellation for wired modems, etc.
US6542477B1 (en) Digitally-tunable echo-cancelling analog front end for wireline communications devices
JPH0611678Y2 (en) Automatic equalizer
JPH0638509Y2 (en) Automatic equalizer
US6856684B1 (en) Device and method for echo compensation in a two-wire full duplex channel transmission method
JP3232091B2 (en) Method and apparatus for echo cancellation of a subscriber line circuit
JP2511253B2 (en) Digital graphic equalizer
JP2615808B2 (en) Echo canceller device
JPS63182919A (en) Line equalizing circuit
JP2725268B2 (en) Echo canceller for two-wire subscriber line bidirectional transmission
JP2841950B2 (en) Echo canceller
JPH0398309A (en) Method of correcting signal distortion at digital subscriber transmission interface
JP2862629B2 (en) Digital transmission equipment
JP2786180B2 (en) Adaptive equalizer
JPH0771029B2 (en) Eco-eraser
WO1998012824A1 (en) Multispeed modem with echo-cancelling by means of an integrator in a feedback path
CA2025710C (en) Dsp line equalizer