JPH0611489Y2 - Fault detection circuit - Google Patents
Fault detection circuitInfo
- Publication number
- JPH0611489Y2 JPH0611489Y2 JP16391687U JP16391687U JPH0611489Y2 JP H0611489 Y2 JPH0611489 Y2 JP H0611489Y2 JP 16391687 U JP16391687 U JP 16391687U JP 16391687 U JP16391687 U JP 16391687U JP H0611489 Y2 JPH0611489 Y2 JP H0611489Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- phase
- output
- main circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Keying Circuit Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案はコンタクタの故障または異常を検出し、負荷
が異常動作することを防止する故障検出回路に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a failure detection circuit for detecting a failure or abnormality of a contactor and preventing an abnormal operation of a load.
一般に、ソリッドステートコンタクタの主回路素子が導
通状態のままになったり、あるいは、有接点コンタクタ
の接点が溶着した場合には、異常電流等によりブレーカ
がトリップする場合を除き、制御入力信号をオフにして
も負荷は励磁状態のままとなる。Generally, when the main circuit element of the solid state contactor remains conductive or the contact of the contactor contactor is welded, turn off the control input signal unless the breaker trips due to an abnormal current. However, the load remains excited.
また、これとは反対に、ソリッドステートコンタクタの
主回路素子が不導通状態のままになったり、あるいは、
有接点コンタクタの接点が脱落した場合には、制御入力
信号をオンにしても欠相運転となる。On the contrary, the main circuit element of the solid state contactor remains in a non-conducting state, or
When the contact of the contact reed contactor is dropped, even if the control input signal is turned on, the open phase operation is performed.
上述したように、制御入力信号をオフしても負荷が励磁
状態になったり、あるいは、制御入力信号をオンにして
も欠相運転になったりする故障を十分に満足できる精度
で検出できるものがあれば、負荷の異常動作を未然に防
止することができる。従来、無接点接触器の故障検出を
行なうものとして特開昭62-84131号公報に開示されてい
るように、無接点接触器の故障検出を各相スイッチング
素子の極間電圧検出手段を3個備え、この電圧検出器出
力と接触器の操作信号により異常検出を行なう方式があ
ったが、この方式では可逆接続においては一方の接触器
運転時に、他方の停止状態の接触器のS相の極間電圧も
0となり、スイッチング素子導通と同様の現象を示す。
この結果、故障検出回路が接触器が正常であるにもかか
わらず異常状態を検出し、誤動作といった問題点があっ
た。As described above, there is something that can detect with sufficient accuracy a failure in which the load is in the excited state even when the control input signal is turned off, or when the control input signal is turned on and the phase is lost. If so, the abnormal operation of the load can be prevented in advance. Conventionally, as disclosed in Japanese Patent Application Laid-Open No. 62-84131 for detecting a failure of a non-contact contactor, failure detection of a non-contact contactor is detected by three inter-electrode voltage detecting means for each phase switching element. There was a method for detecting abnormalities by the output of this voltage detector and the operation signal of the contactor. In this method, however, in reversible connection, when one of the contactors is in operation, the S-phase pole of the other contactor in the stopped state is used. The inter-voltage also becomes 0, and the same phenomenon as switching element conduction is exhibited.
As a result, the failure detection circuit detects an abnormal state even if the contactor is normal, which causes a problem of malfunction.
この考案は上記の問題点を解決するためになされたもの
で、コンタクタが制御入力信号に応動しない故障を高精
度で検出し得、これによって負荷の異常動作を未然に防
止することのできる故障検出回路を提供することを目的
とする。The present invention has been made to solve the above-mentioned problems, and a contactor can detect a failure that does not respond to a control input signal with high accuracy, thereby preventing an abnormal operation of a load. The purpose is to provide a circuit.
この考案に係る故障検出回路は、三相電源の各相に設け
られる主回路素子のうち、第1乃至第3相の主回路素子
の端子間電圧、第1相の主回路素子の入力側と第3相の
主回路素子の出力側との相間電圧をそれぞれ検出し実質
的に電圧が零のとき有意信号を出力する電圧検出手段
と、これらの電圧検出手段の出力と制御入力信号に基い
て論理演算する第1乃至第5のゲートとを備えたもので
ある。The failure detection circuit according to the present invention includes a main circuit element provided in each phase of a three-phase power supply, a terminal voltage of the main circuit element of the first to third phases, an input side of the main circuit element of the first phase, and Based on the voltage detection means for detecting the interphase voltage between the output side of the main circuit element of the third phase and outputting a significant signal when the voltage is substantially zero, and the output of these voltage detection means and the control input signal. And a first to a fifth gate for performing a logical operation.
この考案においては、各電圧検出手段の出力信号と制御
入力信号に対して第1のゲートが検出された第1相およ
び第3相の端子間電圧信号の否定積信号を得る一方、第
2のゲートが検出された第1相および第3の端子間電圧
信号のうち一方が有意になったとき両方が有意になった
ものとして否定積信号を得、続いて、第3のゲートが検
出された第2相の前記主回路素子の端子間電圧信号と第
1のゲートの出力信号の排他的論理和信号を得れば、第
4のゲートが第2のゲートの出力信号と制御入力信号の
排他的論理和信号を得るようにし、さらに、第5のゲー
トが第4のゲートの出力信号および検出された相間電圧
信号のうち有意の側を一方入力、第3のゲートの出力信
号および検出された相間電圧信号のうち有意の側を他方
入力として否定積信号を得、これによって制御信号のオ
フ時に主回路素子の故障または溶着による導通状態を検
出すると共に、制御信号オン時に主回路素子の故障また
は脱落による不導通状態を検出し、さらにコンタクタを
2台組合わせて正逆運転したとしても全く同様な故障検
出ができ、これによって負荷の異常動作を未然に防止す
ることができる。In this invention, the NAND signal of the inter-terminal voltage signals of the first phase and the third phase in which the first gate is detected is obtained with respect to the output signal of each voltage detection means and the control input signal, while the second signal is obtained. When one of the first-phase voltage signal and the third inter-terminal voltage signal in which the gate is detected becomes significant, a negative product signal is obtained as if both become significant, and subsequently, the third gate is detected. When the exclusive OR signal of the voltage signal between the terminals of the main circuit element of the second phase and the output signal of the first gate is obtained, the fourth gate excludes the output signal of the second gate and the control input signal. The fifth gate receives one of the output signals of the fourth gate and the detected interphase voltage signal, and the third gate output signal and the detected signal. Negative product with the significant side of the interphase voltage signal as the other input The control circuit detects the conduction state due to the failure or welding of the main circuit element when the control signal is off, and detects the non-conduction state due to the failure or loss of the main circuit element when the control signal is turned on. Even if the forward and reverse operation is performed in combination, the same failure detection can be performed, and thus the abnormal operation of the load can be prevented.
第1図はこの考案の一実施例を、異常信号を出力するた
めの出力回路、および、コンタクタ制御信号を入力する
ための信号入力回路と併せて示したものである。FIG. 1 shows an embodiment of the present invention together with an output circuit for outputting an abnormal signal and a signal input circuit for inputting a contactor control signal.
ここで、故障検出回路は双方向形のフォトカプラO
IR、OIS、OIT、OIO、電流制限用抵抗RR、RS、
RT、RO、抵抗R1〜R9、ダイオードD1〜D5、コンデ
ンサC1、ナンドゲートA1〜A3、エクスクルーシブオ
アゲートB1〜B3で構成されている。この場合、負荷
(1)の入力端子U,V,Wがそれぞれソリッドステート
コンタクタの主回路素子(2R),(2S),(2T)を介して三相交
流電源のR,S,T各相に接続され、電流制限用抵抗R
RとフォトカプラOIRの発光ダイオードの直列回路が主
回路素子(2R)に並列接続され、他の相でも同様にして電
流制限用抵抗RSとフォトカプラOISの発光ダイオード
の直列回路が主回路素子(2S)に、電流制限用抵抗RTと
フォトカプラOITの発光ダイオードの直列回路が主回
路素子(2T)にそれぞれ並列接続されている。また、電流
制限用抵抗ROとフォトカプラOIOの発光ダイオードの
直列回路が電源のR相と負荷(1)の入力端子Wとの間に
接続されている。一方、フォトカプラOIR、OIS、O
IT、OIOのトランジスタのエミッタはそれぞれ接地さ
れ、コレクタがそれぞれ抵抗R1、R2、R3、R4を介し
て直流電源VCCに接続されている。そして、フォトカプ
ラOIRのトランジスタと抵抗R1との相互接合点がナン
ドゲートA1の入力端子に接続されると共に、ダイオー
ドD2を介してナンドゲートA2の第1の入力端子に接続
され、フォトカプラOITのトランジスタと抵抗R3との
相互接合点がナンドゲートA1の第2の入力端子に接続
されると共に、ダイオードD1を介してナンドゲートA2
の第2の入力端子に接続されている。なお、ナンドゲー
トA2の入力端子は相互に接続されている。また、フォ
トカプラOISのトランジスタと抵抗R2との相互接合点
がエクスクルーシブオアゲートB1の第1の入力端子に
接続され、ナンドゲートA1の出力端子かこのエクスク
ルーシブオアゲートB1の第2の入力端子に接続され、
さらにこのエクスクルーシブオアゲートB1の出力端子
がダイオードD4を介してナンドゲートA3の第2の入力
端子に接続されている。一方、フォトカプラOIOのト
ランジスタと抵抗R4との相互接合点が抵抗R5を介して
ナンドゲートA3の第2の入力端子に接続されると共
に、抵抗R6を介してこのナンドゲートA3の第1の入力
端子に接続されている。ナンドゲートA2の出力端子は
エクスクルーシブオアゲートB2の第1の入力端子に接
続されており、このエクスクルーシブオアゲートB2の
第2の入力端子は後述する信号入力回路に接続され、さ
らに、このエクスクルーシブオアゲートB2の出力端子
はダオードD3を介してナンドゲートA3の第1の入力端
子に接続されている。次に、ナンドゲートA3の出力端
子は抵抗R7、R8の直列回路を介して、第2の入力端子
が接地されたエクスクルーシブオアゲートB3の第1の
入力端子に接続されている。なお、抵抗R7にはダオー
ドD5および抵抗R9の直列回路が並列接続される一方、
抵抗R7、R8の相互接合点と接地点間にコンデンサC1
が接続されている。Here, the failure detection circuit is a bidirectional photocoupler O.
I R, OI S, OI T , OI O, the current limiting resistor R R, R S,
R T , R O , resistors R 1 to R 9 , diodes D 1 to D 5 , capacitor C 1 , NAND gates A 1 to A 3 , and exclusive OR gates B 1 to B 3 . In this case, the load
Input terminals U, V, and W of (1) are connected to the R, S, and T phases of the three-phase AC power source through the main circuit elements (2 R ), (2 S ), and (2 T ) of the solid-state contactor, respectively. Connected, current limiting resistor R
The series circuit of the light-emitting diode R and the photocoupler OI R are connected in parallel to the main circuit element (2 R), a series circuit of the light emitting diodes of the same way a current-limiting resistor R S and the photocoupler OI S in other phases the main circuit element (2 S), the series circuit of the light emitting diode current limiting R T resistor photocoupler OI T are respectively connected in parallel to the main circuit element (2 T). Further, a series circuit of the current limiting resistor R O and the light emitting diode of the photocoupler OI O is connected between the R phase of the power supply and the input terminal W of the load (1). On the other hand, the photo-coupler OI R, OI S, O
The emitters of the transistors I T and OI O are grounded, and the collectors are connected to the DC power supply V CC via resistors R 1 , R 2 , R 3 and R 4 , respectively. Then, the mutual junction of the transistor of photocoupler OI R and the resistor R 1 is connected to an input terminal of the NAND gate A 1, via the diode D 2 is connected to a first input terminal of the NAND gate A 2, photo with mutual junction of the transistor and the resistor R 3 of coupler OI T is connected to the second input terminal of the NAND gate a 1, NAND gate a 2 via the diode D 1
Connected to the second input terminal of. The input terminals of the NAND gate A 2 are connected to each other. Moreover, the mutual junction of the transistor of photocoupler OI S and the resistance R 2 is connected to a first input terminal of the exclusive OR gate B 1, NAND gate A 1 output terminal of the second of the exclusive OR gate B 1 Connected to the input terminal,
Further, the output terminal of the exclusive OR gate B 1 is connected to the second input terminal of the NAND gate A 3 via the diode D 4 . On the other hand, the mutual junction of the transistor of photocoupler OI O and the resistor R 4 is connected to the second input terminal of the NAND gate A 3 via a resistor R 5, via a resistor R 6 of the NAND gate A 3 It is connected to the first input terminal. An output terminal of the NAND gate A 2 is connected to a first input terminal of the exclusive OR gate B 2, a second input terminal of the exclusive OR gate B 2 is connected to the signal input circuit to be described later, further, the exclusive The output terminal of the OR gate B 2 is connected to the first input terminal of the NAND gate A 3 via the diode D 3 . Next, the output terminal of the NAND gate A 3 is connected to the first input terminal of the exclusive OR gate B 3 whose second input terminal is grounded through the series circuit of the resistors R 7 and R 8 . A series circuit of a diode D 5 and a resistor R 9 is connected in parallel to the resistor R 7 ,
A capacitor C 1 is connected between the mutual junction of the resistors R 7 and R 8 and the ground point
Are connected.
次に、異常信号を出力するための出力回路は抵抗R10、
R11、コンデンサC2、サイリスタSCRおよび出力リ
レーRAで構成されている。この場合、サイリスタSC
Rのカソードは接地され、アノードは出力リレーRAを
介して直流電源VCCに接続されている。そして、前述し
たエクスクルーシブオアゲートB3の出力端子と接地点
との間に抵抗R10、R11の直列回路が接続され、これら
の抵抗の相互接合点がサイリスタSCRのゲートに接続
されると共に、コンデンサC2を介して接地されてい
る。Next, the output circuit for outputting the abnormal signal is a resistor R 10 ,
It is composed of R 11 , a capacitor C 2 , a thyristor SCR and an output relay RA. In this case, the thyristor SC
The cathode of R is grounded, and the anode is connected to the DC power supply V CC via the output relay RA. The series circuit of a resistor R 10, R 11 between the grounding point and the output terminal of the exclusive OR gate B 3 described above are connected, together with the mutual junction of these resistors is connected to the gate of the thyristor SCR, It is grounded via a capacitor C 2 .
次に、信号入力回路はコンタクタのオン、オフ指令に対
応してオン、オフする信号接点a、抵抗R12〜R16、双
方向形フォトカプラOI1、コンデンサC3、ナンドゲー
トA4、トリガ回路(3)およびトリガ回路駆動用のトラン
ジスタTRで構成されている。この場合、交流の操作電
源(4)に対して双方向形フォトカプラOI1の発光ダイオ
ード、抵抗R16および信号接点aが直列に接続されてい
る。また、双方向形フォトカプラOI1のトランジスタ
のエミッタは接地され、コレクタは抵抗R15を介して直
流電源VCCに接続されると共に、抵抗R14、R13入力端
子間を相互接続したエクスクルーシブオアゲートA4お
よび、抵抗R12を介してトランジスタTRのベースに接
続されている。また、抵抗R13、R14の相互接合点がコ
ンデンサC3を介して接地されている。なお、トランジ
スタTRのエミッタは接地され、コレクタと直流電源V
CCとの間に、主回路素子(2R),(2S),(2T)にトリガパルス
を与えるトリガ回路(3)が接続されている。Then, the signal input circuit contactor ON, ON in response to off-command, the off signal contacts a, resistors R 12 to R 16, Bidirectional photocoupler OI 1, the capacitor C 3, NAND gate A 4, trigger circuit (3) and the transistor TR for driving the trigger circuit. In this case, the light emitting diode, the resistor R 16 and the signal contact a of the bidirectional photocoupler OI 1 are connected in series to the AC operation power source (4). The emitter of the transistor of the bidirectional photocoupler OI 1 is grounded, the collector is connected to the DC power supply V CC via the resistor R 15 , and the exclusive OR which connects the input terminals of the resistors R 14 and R 13 to each other. It is connected to the base of the transistor TR via the gate A 4 and the resistor R 12 . The mutual junction point of the resistors R 13 and R 14 is grounded via the capacitor C 3 . The emitter of the transistor TR is grounded, and the collector and the DC power supply V
A trigger circuit (3) for applying a trigger pulse to the main circuit elements (2 R ), (2 S ), and (2 T ) is connected to the CC .
上記のように構成された本実施例の動作を以下に説明す
る。The operation of this embodiment configured as described above will be described below.
まず、信号接点aがオフのとき、トリガ回路(3)は動作
しないので、ソリッドステートコンタクタの主回路素子
(2R),(2S),(2T)はオフ状態であるため、双方向形フォト
カプラOIR、OIS、OITの発光ダイオードに電流が
流れ、フォトカプラOIR、OIS、OITのトランジス
タは第4図(a)に示すように主回路素子間の交流電圧が
零を通過する付近でオフ、これ以外ではオンとなり、三
相交流ではR、S、T相各120°の位相差で双方向形フ
ォトカプラOIR、OIS、OITは、オン、オフを繰り
返す。First, since the trigger circuit (3) does not operate when the signal contact a is off, the main circuit element of the solid state contactor is
(2 R), (2 S ), (2 T) because in the OFF state, the bidirectional type photocoupler OI R, OI S, current flows through the light emitting diode of OI T, photocoupler OI R, OI S, OI T is the transistor off near an AC voltage between the main circuit elements as shown in FIG. 4 (a) passes through zero, turns on the outside of this, in the three-phase alternating current R, S, T phases each 120 ° the two-way type photocoupler OI R in phase difference, OI S, OI T, repeatedly turned on and off.
このときナンドゲートA1は、双方向形フォトカプラO
IR、OITの信号を受けH信号を出力するがエクスクル
ーシブオアゲートB1は、前記のナンドゲートA1の信号
と双方向形フォトカプラOISの信号を受けてH信号を
出力する。一方ナンドゲートA2は双方向形フォトカプ
ラOIR、OITのトランジスタ出力をダイオードD2、
D3を通して受けH信号を出力するが、エクスクルーシ
ブオアゲートB2は前記ナンドゲートA2の信号と入力回
路ナンドゲートA4のL信号を入力してH信号を出力す
る。ナンドゲートA3はエクスクルーシブオアゲートB1
のH信号およびエクスクルーシブオアゲートB2のH信
号によりL信号を出力する。At this time, the NAND gate A 1 is connected to the bidirectional photocoupler O.
I R, the exclusive OR gate B 1 is outputting the H signal receives a signal OI T outputs an H signal receiving signal of the NAND gate A 1 of the signal and the bidirectional-type photo coupler OI S. Whereas NAND gate A 2 is Bidirectional photocoupler OI R, diode D 2 and transistor output OI T,
The exclusive OR gate B 2 receives the signal of the NAND gate A 2 and the L signal of the input circuit NAND gate A 4 and outputs the H signal while receiving the H signal through D 3 . Nand Gate A 3 is Exclusive OR Gate B 1
And the H signal of the exclusive OR gate B 2 outputs the L signal.
エクスクルーシブオアゲートB3は前記ナンドゲートA3
のL信号によりL信号を出力する。したがって出力回路
の出力リレーRAは不動作で検出動作しない。Exclusive OR gate B 3 is the above NAND gate A 3
The L signal is output according to the L signal. Therefore, the output relay RA of the output circuit does not operate and does not detect.
次に信号接点aがオフのとき、ソリッドステートコンタ
クタの主回路素子に故障が発生した場合すなわち主回路
素子が導通状態で故障した場合、例えばR相の主回路素
子が導通状態で故障した場合は第4図(b)に示すよう
に、R相の双方向形フォトカプラOIRのトランジスタ
が連続してH信号を出力するのでナンドゲートA2はL
信号を出力しエクスクルーシブオアゲートB2で異常信
号Lが出力されナンドゲートA3のH信号によりエクス
クルーシブオアゲートB3のH信号で出力回路の出力リ
レーRAが駆動される。Next, when the signal contact a is off, when the main circuit element of the solid state contactor fails, that is, when the main circuit element fails in the conductive state, for example, when the R-phase main circuit element fails in the conductive state. as shown in FIG. 4 (b), the NAND gate a 2 since the outputs of the H signal transistor of the bidirectional type photocoupler OI R of R-phase in succession L
A signal is output and an abnormal signal L is output by the exclusive OR gate B 2 , and the H signal of the NAND gate A 3 drives the output relay RA of the output circuit by the H signal of the exclusive OR gate B 3 .
また、S相及びT相の主回路素子が導通状態で故障した
場合も同様の故障検出を行うことができる。R、T相の
主回路素子が両方ともに導通状態で故障した場合は第4
図(c)に示すように、ナンドゲートA2は双方向形フォト
カプラOIR、OITの信号を受けL信号が出力したエク
スクルーシブオアゲートB2の出力はL信号でナンドゲ
ートA3の出力はH信号となりエクスクルーシブオアゲ
ートB3の出力H信号により出力回路の出力リレーRA
が駆動される。またR、S、Tの全ての主回路素子が導
通状態で故障した場合も同様となる。Further, similar failure detection can be performed when the main circuit elements of the S phase and the T phase fail in the conductive state. If both R and T-phase main circuit elements fail in the conductive state, the fourth
As shown in FIG. (C), the NAND gate A 2 is Bidirectional photocoupler OI R, the output of NAND gate A 3 output of the exclusive OR gate B 2 which has output the signal receiving L signal OI T is L signal H The signal becomes a signal, and the output H signal of the exclusive OR gate B 3 causes the output relay RA of the output circuit.
Is driven. The same applies when all the main circuit elements of R, S, and T fail in the conductive state.
次に信号接点aがオンの時、ソリッドステートコンタク
タの主回路素子が全て正常状態では第4図(g)に示す様
に双方向形フォトカプラOIR、OIS、OITのトラン
ジスタはオフ状態でナンドゲートA1の出力はL信号と
なりエクスクルーシブオアゲートB1の出力はH信号と
なる。またナンドゲートA2の出力はL信号となり入力
回路のナンドゲートA4の出力はH信号でエクスクルー
シブオアゲートB3の出力はL信号となり出力回路の出
力リレーRAは不動作で検出動作しない。Then when the signal contact a is ON, FIG. 4 is a main circuit elements are all normal conditions of solid-state contactor (g) Bidirectional photo coupler as shown in OI R, OI S, the transistor is turned off the OI T Thus, the output of the NAND gate A 1 becomes the L signal and the output of the exclusive OR gate B 1 becomes the H signal. The output of the NAND gate A 2 becomes the L signal, the output of the NAND gate A 4 of the input circuit becomes the H signal, and the output of the exclusive OR gate B 3 becomes the L signal, and the output relay RA of the output circuit does not operate and does not detect.
次に信号接点aがオンの時、ソリッドステートコンタク
タの主回路素子が故障した場合、すなわち主回路素子が
不導通状態で故障した場合第4図(h),(i)に示す様に例
えばR相が不導通状態で故障した場合ナンドゲートA1
は双方向形フォトカプラOIR、OITの信号を受けH信
号が出力されるが、エクスクルーシブオアゲートB1は
前記ナンドゲートA1の信号と双方向形フォトカプラO
ISの信号によりH信号が出力される。一方ナンドゲー
トA2の出力はL信号となるがエクスクルーシブオアゲ
ートB2は前記ナンドゲートA2の信号と入力回路ナンド
ゲートA4のH信号を入力し、L信号を出力する為、ナ
ンドゲートA3の出力はH信号となりしたがってエクス
クルーシブオアゲートB3の出力はH信号となり出力回
路の出力リレーRAが駆動され故障検出動作をする。Next, when the signal contact a is ON, if the main circuit element of the solid-state contactor fails, that is, if the main circuit element fails in the non-conducting state, as shown in FIGS. 4 (h) and 4 (i), for example, R If the phase fails in the non-conducting state NAND gate A 1
The Bidirectional photocoupler OI R, the signal receiving H signal OI T is output, the exclusive OR gate B 1 represents the NAND gate A 1 of the signal and the bidirectional-type photo coupler O
The H signal is output according to the I S signal. On the other hand, the output of the NAND gate A 2 becomes the L signal, but the exclusive OR gate B 2 inputs the signal of the NAND gate A 2 and the H signal of the input circuit NAND gate A 4 and outputs the L signal. Therefore, the output of the NAND gate A 3 becomes As a result, the output of the exclusive OR gate B 3 becomes the H signal, and the output relay RA of the output circuit is driven to perform the failure detection operation.
次に主回路電源オフ時、信号接点aがオンした時、ナン
ドゲートA1は双方向形フォトカプラOIR、OITの信
号を受けL信号となるが、エクスクルーシブオアゲート
B1は前記ナンドゲートA1の信号と双方向形フォトカプ
ラOISの信号によりH信号が出力される。一方ナンド
ゲートA2の出力もL信号となりエクスクルーシブオア
ゲートB2は前記ナンドゲートA2の信号と入力回路のナ
ンドゲートA4の出力のL信号によりL信号が出力され
るが双方向形フォトカプラOIOの出力がHであるため
ナンドゲートA3の出力はL信号となりエクスクルーシ
ブオアゲートB3の出力はL信号となり、出力回路の出
力リレーRAは不動作となり故障検出はしない。Then when the main circuit power supply off, when the signal contact a is turned on, NAND gate A 1 is two-way type photocoupler OI R, it becomes an L signal receives a signal OI T, the exclusive OR gate B 1 represents the NAND gate A 1 H signal is output by the signal and the signal of the bidirectional type photocoupler OI S. On the other hand, the exclusive OR gate B 2 output also becomes L signal of the NAND gate A 2 of the NAND gate A 2 of the signal and the NAND gate A output of the L signal by L signal but is outputted Bidirectional photocoupler OI O 4 input circuits Since the output is H, the output of the NAND gate A 3 becomes the L signal, the output of the exclusive OR gate B 3 becomes the L signal, the output relay RA of the output circuit becomes inoperative, and no failure is detected.
次に第2図に示すように故障検出回路を搭載したソリッ
ドステートコンタクタを2台使用し正逆運転をする場
合、第3図(a),(b)に示すように故障検出回路(10)と(2
0)を備えることになる。この場合正転側コンタクタがオ
ン状態の時、オフ状態である逆転側コンタクタの主回路
素子間電圧はT−Rの相間電圧が印加され、S相の主回
路素子間電圧は正転側コンタクタのS相主回路素子が導
通状態にある為素子間電圧はゼロとなる。したがって、
逆転側の故障検出回路は逆転側信号接点a2がコンタク
タに異常がない限り上記逆転側コンタクタの素子の素子
間電圧で動作しないことが条件となる。第4図(d)は逆
転側コンタクタに上記電圧が印加された場合の検出回路
の動作を示すもので、上記電圧で双方向形フォトカプラ
OIR2、OIS2、OIT2の出力を受けてナンドゲートA
1の出力はHレベルであり、S相の双方向形フォトカプ
ラOIS2の出力がHレベルであることにより、エクスク
ルーシブオアゲートB1の出力はLレベルになる。しか
しながら、双方向形フォトカプラOIO2には同相の電圧
が印加されるためHレベルの信号を出力するのでナンド
ゲートA3への入力はHレベルになる。一方、ナンドゲ
ートA2の出力はHレベルになり、入力回路のナンドゲ
ートA4の出力がLレベルであることからエクスクルー
シブオアゲートB2の出力はHレベルとなる。また、こ
れによってナンドゲートA3の出力はLレベルとなり、
これに応じてエクスクルーシブオアゲートB3の出力は
Lレベルとなり、出力回路の出力リレーRAは不動作と
なって故障検出をすることはない。Next, when two solid state contactors equipped with a failure detection circuit as shown in FIG. 2 are used for normal and reverse operation, as shown in FIGS. 3 (a) and 3 (b), the failure detection circuit (10) And (2
0) will be provided. In this case, when the forward rotation side contactor is in the ON state, the voltage between the main circuit elements of the reverse rotation side contactor in the OFF state is the phase voltage of TR, and the voltage between the main circuit elements of the S phase is the voltage of the forward rotation side contactor. Since the S-phase main circuit element is in the conductive state, the element-to-element voltage becomes zero. Therefore,
The condition that the failure detection circuit on the reverse rotation side does not operate with the inter-element voltage of the elements of the contact on the reverse rotation side unless the signal contact a 2 on the reverse rotation side has an abnormality in the contactor. FIG. 4 (d) shows the operation of the detection circuit when the above voltage is applied to the reverse contactor. The NAND gate receives the outputs of the bidirectional photocouplers OI R2 , OI S2 and OI T2 at the above voltage. A
The output of 1 is H level, and the output of the exclusive OR gate B 1 is L level because the output of the S-phase bidirectional photocoupler OI S2 is H level. However, since the in-phase voltage is applied to the bidirectional photocoupler OI O2 , a signal of H level is output, and therefore the input to the NAND gate A 3 becomes H level. On the other hand, the output of the NAND gate A 2 becomes H level and the output of the exclusive OR gate B 2 becomes H level because the output of the NAND gate A 4 of the input circuit is L level. Also, the output of the NAND gate A 3 becomes L level,
In response to this, the output of the exclusive OR gate B 3 becomes L level, and the output relay RA of the output circuit does not operate and no failure is detected.
なお、この状態でR、T相の主回路素子(2R1),(2T1)に
異常が発生した場合、すなわち、導通状態で故障した場
合には相間短絡となり上位に接続されたブレーカ等で主
回路をしゃ断するため、異常検出の必要はないと思われ
るが、第4図(e),(f)に示すように本実施例であっても
故障検出ができている。If an abnormality occurs in the main circuit elements (2 R1 ) and (2 T1 ) of the R and T phases in this state, that is, if a failure occurs in the conducting state, a phase-to-phase short circuit occurs and Since it is considered that the main circuit is cut off, it is not necessary to detect the abnormality, but as shown in FIGS. 4 (e) and 4 (f), the failure can be detected even in this embodiment.
かくして、この実施例によれば、ソリッドステートコン
タクタの主回路素子が導通、または不導通で故障したと
きに、故障検出信号をブレーカ等に与えることによって
主回路をしゃ断することができ、負荷の異常動作を確実
に防止することができる。Thus, according to this embodiment, when the main circuit element of the solid-state contactor fails due to conduction or non-conduction, the main circuit can be cut off by giving a failure detection signal to the breaker, etc. The operation can be reliably prevented.
なお、上記実施例ではソリッドステートコンタクタにつ
いて説明したが、本考案はこれに限定して使用されるも
のではなく、電磁接触器等、有接点コンタクタにも適用
できることは言うまでもない。Although the solid-state contactor has been described in the above embodiment, it is needless to say that the present invention is not limited to this and can be applied to a contactor such as an electromagnetic contactor.
以上の説明によって明らかなように、この考案によれ
ば、4個の電圧検出手段と5個のゲートとにより、制御
信号のォフ時における主回路素子の故障または溶着によ
る導通状態と、制御信号のオン時における主回路素子の
故障または脱落による不導通状態を高精度で検出し得、
これによって負荷の異常動作を未然に防止することがで
きるという効果がある。As will be apparent from the above description, according to the present invention, the four voltage detecting means and the five gates make it possible to establish a conduction state due to a failure or welding of the main circuit element when the control signal is turned off, and the control signal. It is possible to detect with high accuracy the non-conducting state due to the failure or loss of the main circuit element when the
This has the effect of preventing abnormal operation of the load in advance.
第1図はこの考案の一実施例を、コンタクタの制御信号
入力回路および異常信号出力回路と併せて示した回路
図、第2図は同実施例を適用する他の主回路系統図、第
3図(a),(b)は同実施例をこの系統に適用した場合の設
置状態を示すブロック図、第4図(a)〜(i)は同実施例の
動作を説明するための波形図である。 (2R),(2S),(2T):主回路素子、 (3):トリガ回路、 (10),(20):故障検出回路、 OIR,OIS,OIT,OIO:フォトカプラ、 A1,A2,A3:ナンドゲート、 B1,B2,B3:エクスクルーシブオアゲート。 なお、各図中、同一符号は同一又は相当部分を示す。FIG. 1 is a circuit diagram showing an embodiment of the present invention together with a control signal input circuit and an abnormal signal output circuit of a contactor, and FIG. 2 is another main circuit system diagram to which the embodiment is applied, and FIG. Figures (a) and (b) are block diagrams showing the installation state when the same embodiment is applied to this system, and Figs. 4 (a) to (i) are waveform diagrams for explaining the operation of the same embodiment. Is. (2R), (2S), (2T): the main circuit element, (3): the trigger circuit (10), (20): the failure detection circuit, OI R, OI S, OI T, OI O: photocoupler, A 1, A 2, A 3 : NAND gates, B 1, B 2, B 3: exclusive OR gate. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (1)
に基いてオン、オフ制御される主回路素子の故障を検出
するものにおいて、第1乃至第3相の前記主回路素子の
端子間電圧、第1相の前記主回路素子の入力側と第3相
の前記主回路素子の出力側との相間電圧をそれぞれ検出
し、実質的に電圧が零のとき有意信号を出力する電圧検
出手段と、検出された第1相および第3相の端子間電圧
信号の否定積信号を得る第1のゲートと、検出された第
1相および第3相の端子間電圧信号のうち一方が有意に
なったとき両方が有意になったものとして否定積信号を
得る第2のゲートと、検出された第2相の前記主回路素
子の端子間電圧信号と前記第1のゲートの出力信号の排
他的論理和信号を得る第3のゲートと、前記第2のゲー
トの出力信号と前記制御入力信号の排他的論理和信号を
得る第4のゲートと、この第4のゲートの出力信号およ
び検出された前記相間電圧信号のうち有意の側を一方入
力、前記第3のゲートの出力信号および検出された前記
相間電圧信号のうち有意の側を他方入力として否定積信
号を得る第5のゲートとを備え、この第5のゲートから
出力された有意の信号を故障検出信号とすることを特徴
とする故障検出回路。1. A method for detecting a failure of a main circuit element, which is provided for each phase of a three-phase power supply and is controlled to be turned on and off based on a control input signal, comprising: A voltage that detects the inter-terminal voltage and the inter-phase voltage between the input side of the main circuit element of the first phase and the output side of the main circuit element of the third phase, and outputs a significant signal when the voltage is substantially zero. One of the detecting means, the first gate that obtains a NAND signal of the detected first-phase and third-phase inter-terminal voltage signals, and the one of the detected first-phase and third-phase inter-terminal voltage signals A second gate that obtains a negative product signal when both become significant, and a detected inter-terminal voltage signal of the main circuit element of the second phase and an output signal of the first gate A third gate for obtaining an exclusive OR signal, and an output signal of the second gate A fourth gate for obtaining an exclusive OR signal of the control input signals, and one of the output signal of the fourth gate and the significant side of the detected inter-phase voltage signal is input, and the output signal of the third gate And a fifth gate for obtaining a NAND product signal by using the significant side of the detected interphase voltage signals as the other input, and setting the significant signal output from the fifth gate as a failure detection signal. Characteristic failure detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16391687U JPH0611489Y2 (en) | 1987-10-27 | 1987-10-27 | Fault detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16391687U JPH0611489Y2 (en) | 1987-10-27 | 1987-10-27 | Fault detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0167574U JPH0167574U (en) | 1989-05-01 |
JPH0611489Y2 true JPH0611489Y2 (en) | 1994-03-23 |
Family
ID=31449071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16391687U Expired - Lifetime JPH0611489Y2 (en) | 1987-10-27 | 1987-10-27 | Fault detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0611489Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2736709B2 (en) * | 1991-04-26 | 1998-04-02 | アイダエンジニアリング株式会社 | AC power supply type load drive controller |
-
1987
- 1987-10-27 JP JP16391687U patent/JPH0611489Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0167574U (en) | 1989-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3764234B2 (en) | Protection circuit | |
KR20070024608A (en) | Method for error handling in a converter circuit for wiring of three voltage levels | |
JPS6337575B2 (en) | ||
US4713716A (en) | Detection device for contact fusion in an electromagnetic contactor | |
US4636929A (en) | Abnormal state detecting circuit of inverter | |
US6670815B2 (en) | Electric device as well as process for its operation | |
JPH0611489Y2 (en) | Fault detection circuit | |
US3551748A (en) | Polyphase full wave rectified power circuit having phase detection means | |
US6072674A (en) | Motor controller having automatic swapped lead wiring detection capability | |
JPH0638707B2 (en) | Control method of reverse conduction type gate turn-off type thyristor | |
JP2829684B2 (en) | Gate pulse abnormality detection circuit of power converter | |
SU1014090A1 (en) | Device for protecting three-phase electric installation from phase alternation change and phase break | |
JPS6135120A (en) | Circuit device having power supply circuit capable of connecting in opposite polarity to load | |
JPH07101575B2 (en) | Switch failure detection device | |
JP2703141B2 (en) | Shiya breaker operation control circuit | |
JPS622888Y2 (en) | ||
JPH0536332A (en) | Switch operation control circuit | |
JP2703140B2 (en) | Shiya breaker operation control circuit | |
JPH09252524A (en) | Protection relay device and ac contact detection | |
SU832644A2 (en) | Device for deferential protection of dc network portions | |
RU2117373C1 (en) | Device for emergency disconnection of thyristor converter in response to open circuit in its power circuit | |
JPH02281307A (en) | Abnormality detecting circuit for solid-state switchgear | |
JPH0763206B2 (en) | Abnormality detection device for contactless contactor | |
JP2936642B2 (en) | Control method of high-speed semiconductor switch circuit | |
SU1014086A1 (en) | Device for protecting three-phase load from phase alternation change and phase break in mains |