JPH06112909A

JPH06112909A - 改良ｄｃｔの信号変換装置

Info

Publication number: JPH06112909A
Application number: JP4282440A
Authority: JP
Inventors: Yoshifuyu Sonohara; 美冬園原; Kiyouya Tsutsui; 京弥筒井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-28
Filing date: 1992-09-28
Publication date: 1994-04-22
Also published as: EP0590790A3; US5640421A; EP0590790A2; US5646960A

Abstract

(57)【要約】【構成】入力信号に順変換用ウインドウを乗算するｘ
₀₁計算回路３３と、このｘ₀₁計算回路３３の出力信号に
線形順変換を施す線形順変換部とを有するＭＤＣＴ計算
回路３０であって、線形順変換部は、ｘ₀₁計算回路３３
の出力信号に前処理を施すｘ₀₂計算回路３４及びｘ₀₃計
算回路３５と、この前処理部の出力信号に積和演算を施
す積和演算回路４０とから構成され、この積和演算回路
４０では、前処理部の出力であるＮ／２個の入力信号に
対して、入力信号をＫ項ずつまとめて積和演算を施し、
この積和演算をＮ／（２＊Ｋ）回繰り返すことにより、
合計Ｎ／２個の信号を出力するようにしている。【効果】小規模で効率よく処理ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声，オーディオ信号
や画像信号等のディジタル信号に対して線形変換の高速
計算を行う改良ＭＤＣＴの信号変換装置に関するもので
ある。

【０００２】

【従来の技術】従来より、オーディオ信号等の時系列サ
ンプルデータ信号を高能率でビット圧縮して符号化する
高能率符号化の一種として、いわゆる直交変換を用いた
変換符号化が知られている。この変換符号化とは、入力
信号をブロック単位で直交変換して符号化するものであ
り、離散コサイン変換（ＤＣＴ）がその代表的な直交変
換である。この変換符号化では、ブロック間の不連続な
継ぎ目がノイズとして知覚されるようなブロック歪みが
問題となっており、これを軽減させるために、ブロック
の端部を隣のブロックとオーバーラップさせることが一
般に行われている。ここで、いわゆるＭＤＣＴ（ Modif
ied ＤＣＴあるいは改良ＤＣＴ）は、任意のブロックの
両隣のブロックとそれぞれ半分（半ブロック）ずつオー
バーラップを持たせながら、オーバーラップ部分のサン
プルについての二重伝送がされないものであるため、高
能率符号化に好適である。

【０００３】このようなＭＤＣＴ及びその逆変換である
ＩＭＤＣＴについては、例えば、望月、矢野、西谷によ
る「複数ブロックサイズ混在ＭＤＣＴのフィルタ制約条
件」、信学技報、ＣＡＳ９０−１０、ＤＳＰ９０−１
４、pp.55-60、あるいは、羽豆、杉山、岩垂、西谷によ
る「ＭＤＣＴを用いた適応ブロック長適応変換符号化
（ＡＴＣ−ＡＢＳ）」、１９９０年電子情報通信学会春
季全国大会講演論文集、Ａ−１９７、等に開示されてい
る。以下、上記ＭＤＣＴ及びＩＭＤＣＴについて図７を
参照しながら簡単に説明する。

【０００４】この図７において、時系列サンプルデータ
の任意のブロック、例えば第Ｊブロックは、第（Ｊ−
１）ブロックと第（Ｊ＋１）ブロックとでそれぞれ半分
（５０％）ずつのオーバーラップを持っている。この第
Ｊブロックのサンプル数をＮ（Ｎは自然数）とすると
き、第（Ｊ−１）ブロックとの間にＮ／２サンプルのオ
ーバーラップを有し、第（Ｊ＋１）ブロックとの間にも
Ｎ／２サンプルのオーバーラップを有している。これら
の各ブロック、例えば任意の第Ｊブロック入力時系列サ
ンプル１０１に対し、前処理フィルタあるいは順変換用
ウインドウＷｈをかけてＮ個の時系列データ１０２を得
る。

【０００５】この前処理フィルタあるいは順変換用ウイ
ンドウＷｈの特性は、入力信号の統計的性質に合わせ
て、変換データの電力集中度が最も高くなるようなもの
が選ばれる。このＮサンプルの時系列データ１０２に対
して、ＭＤＣＴの線形順変換処理を施すことにより、周
波数軸上に、入力サンプル数の半分のＮ／２個の独立な
スペクトルデータ１０３が得られる。このＮ／２個のス
ペクトルデータ１０３に対して、ＩＭＤＣＴの線形逆変
換の処理を施すことにより、Ｎ個の時系列データ１０４
が得られる。この時系列データ１０４に、合成フィルタ
あるいは逆変換用ウインドウＷｆをかけ、時系列データ
１０５を得た後、前後のブロックの出力結果と足し合わ
せて、元の入力時系列サンプルデータを復元する。

【０００６】

【発明が解決しようとする課題】ところで、上記ＭＤＣ
Ｔ、ＩＭＤＣＴを具体的に演算するに際して、例えば、
岩垂、西谷、杉山による「ＭＤＣＴ方式に関する一検討
と高速算法」、信学技報、ＣＡＳ９０−９、ＤＳＰ９０
−１３、pp.49-54 において、ＦＦＴ（高速フーリエ変
換）を用いて高速計算を実現する方法が提案されてお
り、また、これと同じ方法が特開平４−４４０９９号公
報に開示されている。以下、これに提案されているＭＤ
ＣＴおよびＩＭＤＣＴの計算方法について述べる。

【０００７】上記ＭＤＣＴの定義式は、数１に示す数式
(1) で与えられる。

【０００８】

【数１】

【０００９】ただし、この数式(1) において、ｘ₀はＭ
ＤＣＴ入力信号、Ｎはブロック長、ｈは順変換用ウイン
ドウ関数、ｙ₀はＭＤＣＴ出力信号、Ｃ₀は定数で、ｎ
は０からＮ−１までの整数、ｋは０からＮ／２−１まで
の整数である。また、ＭＤＣＴの処理は切り出された時
系列データに関してブロック毎に独立に行なわれるの
で、ブロック番号Ｊは省略してある。なお、Ｃ₀の値に
関してはＭＤＣＴの計算方法には本質的な影響を与えな
いので、ここでは便宜上、Ｃ₀＝１として説明を進め
る。この計算を行なうために、先ず、ｘ₀に順変換用の
ウインドウを掛けて次の数式(2) に示すようにｘ₀₁を求
める。

【００１０】ｘ₀₁(n) ＝ｘ₀(n)h(n) ０≦
ｎ≦N-1 ・・・(2)

【００１１】この数式(2) で求められたｘ₀₁から、数２
の数式(3) にしたがってｘ₀₂を計算する。

【００１２】

【数２】

【００１３】さらに、数式(4) にしたがって、ｘ₀₃を計
算する。

【００１４】ｘ₀₃(n) ＝ｘ₀₂(2n)−ｘ₀₂(N-1-2n) ０≦ｎ
≦N/2-1 ・・・(4)

【００１５】次に、上記ｘ₀₃に次の数式(5) のように係
数をかけ、複素信号列ｚ₀₁を作り出す。

【００１６】ｚ₀₁(n) ＝ｘ₀₃(2n)exp (-j2πn/N) ０≦ｎ
≦N/2-1 ・・・(5)

【００１７】これにＮ／２の長さのＦＦＴを施し、次の
数３の数式(6) に示す複素信号列ｚ₀₂を作り出す。

【００１８】

【数３】

【００１９】こうしてできた複素信号列ｚ₀₂から、次の
数式(7) に示すようにｙ₀₁を計算する。

【００２０】ｙ₀₁(k) ＝Re(z₀₂(k)exp(-j2π(k+1/2)/(2N))) ０≦
ｋ≦N/2-1 ・・・(7)

【００２１】これは、上述したＭＤＣＴ方式に関する一
検討と高速算法において証明されているように数式(1)
で定義されたｙ₀ に一致する。

【００２２】一方、ＩＭＤＣＴの定義式は数４の数式
(8) で与えられる。

【００２３】

【数４】

【００２４】ただし、この数式(8) において、ｙ₁はＩ
ＭＤＣＴ入力信号、Ｎはブロック長、ｍはブロック番
号、ｆは逆変換用ウインドウ関数、ｘ₁はＩＭＤＣＴ出
力信号、Ｃ₁は定数で、ｎは０からＮ−１までの整数、
ｋは０からＮ／２−１までの整数である。また、ＩＭＤ
ＣＴの処理は切りだされた時系列データに関してブロッ
ク毎に独立に行なわれるので、ブロック番号Ｊは省略し
てある。なお、Ｃ₁の値に関しては、ＩＭＤＣＴの計算
方法には本質的な影響を与えないので、ここでは便宜
上、Ｃ₁＝１として説明を進める。この計算を行なうた
めに、先ず、ｙ₁ を次の数５の数式(9) したがって並び
変え、ｙ₁₁を作る。

【００２５】

【数５】

【００２６】そして、ｙ₁₁に次の数式(10)で示されるよ
うに係数を掛け、複素信号列ｚ₁₁を作り出す。

【００２７】ｚ₁₁(k) ＝ｙ₁₁(k)exp(-j2πk/N) ０≦ｋ≦
N/2-1 ・・・(10)

【００２８】これにＮ／２の長さの逆ＦＦＴを施し、次
の数６の数式(11)で複素信号列ｚ₁₂を作り出す。

【００２９】

【数６】

【００３０】こうしてできた複素信号列ｚ₁₂に次の数式
(12)のように係数をかけ、その実数成分を取り出して、
次のｘ₁₁を作り出す。

【００３１】ｘ₁₁(n) ＝Re(2z₁₂(n)exp (-j2π(n+1/2)/(2N))) ０≦ｎ≦N/2-1 ・・・(12)

【００３２】このｘ₁₁に対し、次の数７の数式(13)のよ
うに、極性を変更しながら次のように並びかえ逆変換ウ
インドウをかける。

【００３３】

【数７】

【００３４】これは、上述した「ＭＤＣＴ方式に関する
一検討と高速算法」において証明されているように、上
記数式(8) で定義されたｘ₁ に一致する。

【００３５】しかし、この方法では、長さＮの区間毎に
スペクトルを求めるＭＤＣＴ及びその逆変換であるＩＭ
ＤＣＴの高速演算を、長さＮ／２の複素数ＦＦＴを用い
て実現しているため、例えば、Ｅ．ＯＲＡＮＢＲＩＮ
ＧＨＡＭ著、宮川、今井訳、「高速フーリエ変換」、科
学技術出版社、第１１章、基数２のＦＦＴアルゴリズム
の理論、特に pp.196-198 に記載された算法により実現
すると、N/4 log(N/2)回の複素数乗算、N/2 log(N/2)回
の複素数加算、N/2 個の複素数を格納するワークエリ
ア、が必要となってしまい、特に小規模な演算装置で高
速に処理を行なおうとする場合にはまだ十分、効率的で
あるとは言えない。

【００３６】本発明は、このような実情に鑑みてなされ
たものであり、ＭＤＣＴ（Modified離散コサイン変換）
及びその逆変換としてのＩＭＤＣＴの演算を、積和演算
を用いてＫ項ずつまとめて計算することにより、小規模
な演算装置を用いて実現できるような改良ＤＣＴの信号
処理方法の提供を目的とするものである。

【００３７】

【課題を解決するための手段】本発明の改良ＤＣＴの信
号変換装置は、入力信号に順変換用ウインドウを乗算す
る順変換用ウインドウ部と、当該順変換用ウインドウ部
の出力信号に線形順変換を施す線形順変換部とを有し、
Ｎ個のサンプルの入力信号を順変換計算処理する改良Ｄ
ＣＴの信号変換装置であって、上記線形順変換部は、上
記順変換用ウインドウ部の出力信号に前処理を施す前処
理用部と、当該前処理部の出力信号に積和演算を施す積
和演算部とから構成され、当該積和演算部では、上記前
処理部の出力であるＮ／２個の入力信号に対して、入力
信号をＫ項ずつまとめて積和演算を施し、この積和演算
をＮ／（２＊Ｋ）回繰り返すことにより、合計Ｎ／２個
の信号を出力するようにしたものである。

【００３８】ここで、前記積和演算部における前記Ｋは
２のべき乗でありかつ、４以上である。

【００３９】また、前記前処理部は、前記順変換用ウイ
ンドウ部で順変換用ウインドウを乗算して得られた第０
番から第Ｎ−１番までのＮサンプルの入力信号に対し
て、０からＮ／４−１までのｎに対してはｎ＋３Ｎ／４
番目の入力信号の極性を反転させたものをｎ番目の中間
信号とし、Ｎ／４からＮ−１までのｎに対してはｎ−Ｎ
／４番目の入力信号をｎ番目の中間信号とし、得られた
第０番から第Ｎ−１番までのＮサンプルの中間信号に対
して、第２ｎ番目の中間信号から第Ｎ−１−２ｎ番の中
間信号を減じたものを第ｎ番の出力信号として出力す
る。

【００４０】以下、前記積和演算部は、前記前処理部の
出力であるＮ／２個の入力信号に対して、入力信号をＫ
項ずつまとめて積和演算を施す際の演算回数を周期性に
基づいて減少させて、Ｎ／２個の信号を出力する。

【００４１】前記積和演算部は、前記前処理部の出力で
あるＮ／２個の入力信号に対して、０からＫ−１までの
ｊに対しては（Ｋｌ＋ｊ）番目の入力信号にcos(π(2m+
1)(4Kl+1)/(2N)）を乗じたものを、０からＮ／２−１ま
でのｌについて加え合わせたものを第ｊ番目の第一の中
間信号とし、Ｋから（２Ｋ−１）までのｊに対しては
（Ｋ（ｌ−１）＋ｊ）番目の入力信号にsin(π(2m+1)(4
Kl+1)/(2N)）を乗じたものを、０からＮ／２−１までの
ｌについて加え合わせたものを第ｊ番目の第一の中間信
号とし、０からＫ−１までのｊに対しては、第ｊ番の第
一の中間信号に cos(2π(2m+1)j/N)を乗じたものと第
（ｊ＋Ｋ）番の第一の中間信号に−sin(２π(2m+1)j/N)
を乗じたものを加え合わせたものを第ｊ番目の第二の中
間信号とし、Ｋから（２Ｋ−１）までのｊに対しては、
第（ｊ−Ｋ）番の第一の中間信号に−sin(２π(2m+1)(j
-K)/N)を乗じたものと第ｊ番の第一の中間信号に−cos
(２π(2m+1)(j-K)/N)を乗じたものを加え合わせたもの
を第ｊ番目の第二の中間信号とし、０からＫ−１までの
ｋについては、第ｊ番の第二の中間信号に cos (２πk
(4j+1)/(4K)）を乗じたものを、０からＫ−１までのｊ
について加え合わせたものを第ｋ番の第三の中間信号と
し、Ｋから（２Ｋ−１）までのｋに対しては、第ｊ番の
第二の中間信号に sin (２πk(4(j-K)+1)/(4K)）を乗じ
たものを、Ｋから（２Ｋ−１）までのｊについて加え合
わせたものを第ｋ番の第三の中間信号とし、０からＫ−
１までのｋについて、第ｋ番の第三の中間信号と第（ｋ
＋Ｋ）番の第三の中間信号を加え合わせたものを第（ｍ
＋ｋＮ／（２Ｋ））番目の出力信号とする演算を０から
Ｎ／（２Ｋ）−１までのｍについて行い、出力信号の個
数が合計Ｎ／２となる。

【００４２】前記積和演算部は、第二の中間信号を周期
性を利用して二項ずつまとめることにより、第二の中間
信号から積和演算部の出力信号を導出する演算量を１／
２に減少させた演算を行い、出力信号の個数が合計Ｎ／
２となる。

【００４３】前記積和演算部は、第二の中間信号を周期
性を利用して四項ずつまとめることにより、第二の中間
信号から積和演算部の出力信号を導出する演算量を１／
４に減少させた演算を行い、出力信号の個数が合計Ｎ／
２となる。

【００４４】さらに、本発明の改良ＤＣＴの信号変換装
置は、入力信号に線形逆変換を施す線形逆変換部と、当
該線形逆変換部の出力信号に逆変換用ウインドウを乗算
する逆変換用ウインドウ部とを有し、Ｎ／２個の独立な
入力信号を逆変換計算処理する改良ＤＣＴの信号変換装
置であって、上記線形逆変換部は、入力信号に前処理を
施す前処理部と、前処理部の出力信号に積和演算を施す
積和演算部と、当該積和演算部の出力信号に後処理を施
す後処理部から構成され、上記積和演算部では、上記前
処理部の出力であるＮ／２個の入力信号に対して、入力
信号をＫ項ずつまとめて積和演算を施し、この積和演算
をＮ／（２＊Ｋ）回繰り返すことにより、合計Ｎ／２個
の信号を出力するものである。

【００４５】ここで、前記積和演算部における前記Ｋは
２のべき乗でありかつ、４以上である。

【００４６】また、前記前処理部は、０からＮ／４−１
までのｋの値に対しては第２ｋ番の入力信号を第ｋ番の
出力信号とし、Ｎ／４からＮ／２−１までのｋの値に対
しては第Ｎ−１−２ｋ番の入力信号の極性を反転させた
ものを第ｋ番の出力信号としたものと同等の信号を出力
する。

【００４７】以下、前記積和演算部は、前記前処理部の
出力であるＮ／２個の入力信号に対して、入力信号をＫ
項ずつまとめて積和演算をほどこす際の演算回数を周期
性にもとづいて減少させて、Ｎ／２個の信号を出力す
る。

【００４８】前記積和演算部は、前記前処理部の出力で
あるＮ／２個の入力信号に対して、０からＫ−１までの
ｊに対しては（Ｋｌ＋ｊ）番目の入力信号にcos(π(2m+
1)(4Kl+1)/(2N)) を乗じたものを、０からＮ／２−１ま
でのｌについて加え合わせたものを第ｊ番目の第一の中
間信号とし、Ｋから（２Ｋ−１）までのｊに対しては
（Ｋ（ｌ−１）＋ｊ）番目の入力信号にsin(π(2m+1)(4
Kl+1)/(2N)) を乗じたものを、０からＮ／２−１までの
ｌについて加え合わせたものを第ｊ番目の第一の中間信
号とし、０からＫ−１までのｊに対しては、第ｊ番の第
一の中間信号に cos(2π(2m+1)j/N)を乗じたものと第
（ｊ＋Ｋ）番の第一の中間信号に−sin(２π(2m+1)j/N)
を乗じたものを加え合わせたものを第ｊ番目の第二の中
間信号とし、Ｋから（２Ｋ−１）までのｊに対しては、
第（ｊ−Ｋ）番の第一の中間信号に−sin(２π(2m+1)(j
-K)/N)を乗じたものと第ｊ番の第一の中間信号に−cos
(２π(2m+1)(j-K)/N)を乗じたものを加え合わせたもの
を第ｊ番目の第二の中間信号とし、０からＫ−１までの
ｋに対しては、第ｊ番の第二の中間信号に cos (２πk
(4j+1)/(4K)) を乗じたものを、０からＫ−１までのｊ
について加え合わせたものを第ｋ番の第三の中間信号と
し、Ｋから（２Ｋ−１）までのｋに対しては、第ｊ番の
第二の中間信号に sin (２πk(4(j-K)+1)/(4K)) を乗じ
たものを、Ｋから（２Ｋ−１）までのｊについて加え合
わせたものを第ｋ番の第三の中間信号とし、０からＫ−
１までのｋについて、第ｋ番の第三の中間信号と第（ｋ
＋Ｋ）番の第三の中間信号を加え合わせたものを第（ｍ
＋ｋＮ／（２Ｋ))番目の出力信号とする演算を０からＮ
／（２Ｋ）−１までのｍについて行い、出力信号の個数
が合計Ｎ／２となる。

【００４９】前記積和演算部は、第二の中間信号を周期
性を利用して二項ずつまとめることにより、第二の中間
信号から積和演算部の出力信号を導出する演算量を１／
２に減少させた演算を行い、出力信号の個数が合計Ｎ／
２となる。

【００５０】前記積和演算部は、第二の中間信号を周期
性を利用して四項ずつまとめることにより、第二の中間
信号から積和演算部の出力信号を導出する演算量を１／
４に減少させた演算を行い、出力信号の個数が合計Ｎ／
２となる。

【００５１】前記後処理部は、積和演算部の出力である
Ｎ／２個の信号に対して、０からＮ／４−１までのｎの
値に対しては第ｎ＋Ｎ／４番の入力信号、Ｎ／４から３
Ｎ／４−１までのｎの値に対しては第３Ｎ／４−１−ｎ
番の入力信号の逆極性をとったもの、３Ｎ／４からＮ−
１までのｎの値に対しては第ｎ−３Ｎ／４番の入力信号
の逆極性をとったものと同等の信号を出力する。

【００５２】

【作用】本発明によれば、線形順変換部又は線形逆変換
部内の積和演算部は、前処理部の出力であるＮ／２個の
入力信号に対して、入力信号をＫ項ずつまとめて積和演
算を施して、これをＮ／（２＊Ｋ）回繰り返すことによ
って、合計Ｎ／２個の信号を得るようにしているため、
構成が簡略化されるようになる。

【００５３】

【実施例】以下、本発明の改良ＤＣＴの信号変換装置の
実施例について、図面を参照しながら説明する。

【００５４】本発明実施例のＭＤＣＴの信号変換装置
（ＭＤＣＴ計算回路３０）は具体的には図１に示される
構成となり、ＩＭＤＣＴの信号変換装置（ＩＭＤＣＴ計
算回路５０）は具体的には図３に示される構成となる
が、これら図１，図３に示す本発明実施例のＭＤＣＴ，
ＩＭＤＣＴの信号変換装置の具体的な説明に先立ち、こ
れら実施例装置に適用される信号処理方法（信号変換方
法）の基本原理について説明する。

【００５５】先ず、本発明実施例装置に適用される信号
処理方法では、ＭＤＣＴの計算を行うにあたって、はじ
めに０以上（Ｌ／（２Ｋ）−１）以下の整数ｍに対して
以下のような数式(14)〜数式(16)に示す係数テーブルを
用意する。

【００５６】ａ_m,l＝cos(π(2m+1)(4Kl+1)/(2N)) ０≦ｌ≦N/2-1 ・・・(14) ｂ_m,l＝sin(π(2m+1)(4Kl+1)/(2N))

【００５７】ｃ_m,j＝cos (2π(2m+1)j/N) ０≦ｊ≦K-1 ・・・(15) ｄ_m,j＝sin (2π(2m+1)j/N)

【００５８】ｅ_k,j＝cos (2πk(4j+1)/(4K)) ０≦ｊ≦K/4-1 ・・・(16) ｆ_k,j＝sin (2πk(4j+1)/(4K))

【００５９】そして、０以上（Ｌ／（２Ｋ）−１）以下
の整数ｍに対して以下の計算を繰り返す。先ず、上記数
式(14)式の係数を用いて、前記数式(4) のｘ₀₃から、次
の数８の数式(17)で与えられるＫ個の信号Ａ₀₁と、その
次の数９の数式(18)で与えられるＫ個の信号Ａ₀₂とを計
算する。

【００６０】

【数８】

【００６１】

【数９】

【００６２】次に、上記数式(15)の係数とこれらの信号
Ａ₀₁，Ａ₀₂から、次の数式(19)と数式(20)のように、そ
れぞれ長さＫの二つの信号列Ｂ₀₁，Ｂ₀₂を計算する。

【００６３】Ｂ_m,01(j) ＝ｃ_m,jＡ_m,01(j)-ｄ_m,jＡ_m,02(j) ０≦ｊ≦K-1 ・・・(19)

【００６４】Ｂ_m,02(j) ＝−ｄ_m,jＡ_m,01(j)-ｃ_m,jＡ_m,02(j) ０≦ｊ≦K-1 ・・・(20)

【００６５】そして、上記数式(16)の係数と上記Ｂ₀₁，
Ｂ₀₂を用いて、数１０の数式(21)に示すように、Ｋ個の
信号Ｘ₀を得る。

【００６６】

【数１０】

【００６７】これは、前記数式(1) で定義されたｙ₀と
一致することが次のようなことから判る。

【００６８】すなわち、先ず、数式(1) 、数式(2) 、数
式(3) 、数式(4) の関係から、数１１の数式(22)が成立
する。

【００６９】

【数１１】

【００７０】これを変形して、数１２の数式(23)を得
る。

【００７１】

【数１２】

【００７２】ここで、数式(14)、数式(15)、数式(17)、
数式(18)を用いると、数１３の数式(24)が成立する。

【００７３】

【数１３】

【００７４】さらに、数式(19)、数式(20)より、上記数
式(24)は、数１４の数式(25)のようになる。

【００７５】

【数１４】

【００７６】これは本発明実施例による方法での数式(2
1)と一致する。したがって本発明実施例の方法でＭＤＣ
Ｔの計算が実現できることがわかる。ここで、数式(16)
の周期性を利用して、数式(21)の積和演算量を１／２あ
るいは１／４にすることができる。

【００７７】すなわち、数式(16)の係数は、次の数式(2
6)や数式(27)のように変形される。

【００７８】ｅ_2k+p,j+K/2＝cos (2π(2k+p)(4(j+K/2)+1)/(4K)) ＝cos (2π(2k+p)(4j+1)/(4K)+(2k+p)π) ＝(-1)^pe_2k+p,j p=0,1 ・・・(26)

【００７９】ｆ_2k+p,j+K/2＝sin (2π(2k+p)(4(j+K/2)+1)/(4K)) ＝sin (2π(2k+p)(4j+1)/(4K)+(2k+p)π) ＝(-1)^pf_2k+p,j p=0,1 ・・・(27)

【００８０】したがって、数式(28)に示すように、

【００８１】Ｅ_m,0(j)＝Ｂ_m,01(j) ＋Ｂ_m,01(j+K/2) Ｅ_m,1(j)＝Ｂ_m,01(j) −Ｂ_m,01(j+K/2) Ｆ_m,0(j)＝Ｂ_m,02(j) ＋Ｂ_m,02(j+K/2) Ｆ_m,1(j)＝Ｂ_m,02(j) −Ｂ_m,02(j+K/2) ０≦ｊ≦K/2-1 ・・・(28)

【００８２】とおくと、ｘ₀は、数１５の数式(29)に示
すように表され、上記数式(21)の積和演算量を１／２に
することができる。

【００８３】

【数１５】

【００８４】さらに、数式(16)の係数は、数式(30)、数
式(31)に示すように、

【００８５】ｅ_4k+p,j+qk/4＝cos (2π(4k+p)(4(j+qK/4)+1)/(4K)) ＝cos (2π(4k+p)(4j+1)/(4K)+pqπ/2) ＝cos(pqπ/2)e_4k+p,j−sin(pqπ/2)f_4k+p,j p=0,1,2,3 q=0,1,2,3 ・・・(30)

【００８６】ｆ_4k+p,j+qk/4＝sin (2π(4k+p)(4(j+qK/4)+1)/(4K)) ＝sin (2π(4k+p)(4j+1)/(4K)+pqπ/2) ＝sin(pqπ/2)e_4k+p,j＋cos(pqπ/2)f_4k+p,j p=0,1,2,3 q=0,1,2,3 ・・・(31)

【００８７】と表すこともできるので、数１６の数式(3
2)が成立する。

【００８８】

【数１６】

【００８９】ここで、上記数式(31)中の正弦、余弦の値
は、それぞれ一方が±１、他方が 0となるので、数式(3
3)及び数１７の数式(34)に示すように、

【００９０】Ｇ_m,0(j)＝Ｂ_m,01(j)+Ｂ_m,01(j+K/4)+Ｂ_m,01(j+2K/4)+ Ｂ_m,01(j+3K/4) Ｇ_m,1(j)＝Ｂ_m,01(j)+Ｂ_m,02(j+K/4)-Ｂ_m,01(j+2K/4)- Ｂ_m,02(j+3K/4) Ｇ_m,2(j)＝Ｂ_m,01(j)-Ｂ_m,01(j+K/4)+Ｂ_m,01(j+2K/4)- Ｂ_m,01(j+3K/4) Ｇ_m,3(j)＝Ｂ_m,01(j)-Ｂ_m,02(j+K/4)-Ｂ_m,01(j+2K/4)+ Ｂ_m,02(j+3K/4) Ｇ_m,0(j+K/4)＝Ｂ_m,02(j)+Ｂ_m,02(j+K/4)+Ｂ_m,02(j+2K/4)+ Ｂ_m,02(j+3K/4) Ｇ_m,1(j+K/4)＝Ｂ_m,02(j)-Ｂ_m,01(j+K/4)-Ｂ_m,02(j+2K/4)+ Ｂ_m,01(j+3K/4) Ｇ_m,2(j+K/4)＝Ｂ_m,02(j)-Ｂ_m,02(j+K/4)+Ｂ_m,02(j+2K/4)- Ｂ_m,02(j+3K/4) Ｇ_m,3(j+K/4)＝Ｂ_m,02(j)+Ｂ_m,01(j+K/4)-Ｂ_m,02(j+2K/4)- Ｂ_m,01(j+3K/4) ０≦ｊ≦K/4-1 ・・・(33)

【００９１】

【数１７】

【００９２】とおけば、数１８の数式(35)に示すよう
に、

【００９３】

【数１８】

【００９４】となり、数式(21)の積和演算量を１／４に
することができる。

【００９５】また、本発明実施例による信号処理方法で
は、ＩＭＤＣＴの計算を行なうにあたって、はじめに０
以上（Ｌ／（２Ｋ）−１）以下の整数ｍに対してＭＤＣ
Ｔの場合と同じ上記数式(14)、数式(15)、数式(16)の係
数テーブルを用意する。そして０以上（Ｌ／（２Ｋ）−
１）以下の整数ｍに対して以下の計算を繰り返す。

【００９６】先ず、上記数式(14)の係数を用いて、上記
数式(9) のｙ₁₁から、次の数１９の数式(36)で与えられ
るＫ個の信号Ｐ₀₁と、

【００９７】

【数１９】

【００９８】次の数２０の数式(37)で与えられるＫ個の
信号Ｐ₀₂を計算する。

【００９９】

【数２０】

【０１００】次に、上記数式(15)の係数とこれらの信号
Ｐ₀₁，Ｐ₀₂から、次の数式(38)、数式(39)のように、そ
れぞれ長さＫの二つの信号列Ｑ₀₁，Ｑ₀₂を計算する。

【０１０１】Ｑ_m,01(j) ＝ｃ_m,jＰ_m,01(j)-ｄ_m,jＡ_m,02(j) ０
≦ｊ≦K-1 ・・・(38)

【０１０２】Ｑ_m,02(j) ＝ -ｄ_m,jＰ_m,01(j)-ｃ_m,jＡ_m,02(j) ０
≦ｊ≦K-1 ・・・(39)

【０１０３】そして、数式(16)の係数とＢ₀₁，Ｂ₀₂を用
いて、数２１の数式(40)に示すように、Ｋ個の信号Ｗ₀
を得る。

【０１０４】

【数２１】

【０１０５】この数式(40)で得られたＷ₀に対して、次
の数２２の数式(41)のように、極性変更、並び換え、逆
変換用ウインドウ掛けを行ない、Ｎ個のＷ₁を計算す
る。

【０１０６】

【数２２】

【０１０７】これは、上記数式(8) で定義されたｘ₁と
一致することが、次のようにして判る。

【０１０８】先ず、数式(8) 、数式(9) より、数２３の
数式(42)が成立する。

【０１０９】

【数２３】

【０１１０】ここで、数２４の数式(43)のようにおく
と、

【０１１１】

【数２４】

【０１１２】数式(14)、数式(15)、数式(36)、数式(3
7)、数式(38)、数式(39)から、数式(24)と同様にして数
２５の数式(44)が成立する。

【０１１３】

【数２５】

【０１１４】また、数式(43)より、数２６の数式(45)及
び数２７の数式(46)のように、

【０１１５】

【数２６】

【０１１６】

【数２７】

【０１１７】と表せるので、これらを用いて数式(41)と
比較すれば、数２８の数式(47)のように、

【０１１８】

【数２８】

【０１１９】が成立して、本発明実施例の方法でＩＭＤ
ＣＴの計算が実現できることがわかる。

【０１２０】ここで、ＭＤＣＴの場合と同様に数式(16)
の周期性を利用して、数式(40)の積和演算量を１／２、
あるいは１／４にすることができる。先ず、数式(48)に
示すように、

【０１２１】Ｓ_m,0(j)＝Ｑ_m,01(j)+Ｑ_m,01(j+K/2) Ｓ_m,1(j)＝Ｑ_m,01(j)-Ｑ_m,01(j+K/2) Ｔ_m,0(j)＝Ｑ_m,02(j)+Ｑ_m,02(j+K/2) Ｔ_m,1(j)＝Ｑ_m,02(j)-Ｑ_m,02(j+K/2) ０≦ｊ≦K/2-1 ・・・(48)

【０１２２】とおけば、数式(26)、数式(27)を用いて、
数２９の数式(49)のように、

【０１２３】

【数２９】

【０１２４】が成立して、数式(40)の積和演算量を１／
２にすることができる。また、上記数式(30)、数式(31)
を用いて、数３０の数式(50)と表すことができる。

【０１２５】

【数３０】

【０１２６】ここで、上記数式(50)中の正弦、余弦の値
はそれぞれ一方が ±１、他方が０となるので、数式(5
1)に示すように、

【０１２７】Ｈ_m,0(j)＝Ｑ_m,01(j)+Ｑ_m,01(j+K/4)+Ｑ_m,01(j+2K/4)+ Ｑ_m,01(j+3K/4) Ｈ_m,1(j)＝Ｑ_m,01(j)+Ｑ_m,02(j+K/4)-Ｑ_m,01(j+2K/4)- Ｑ_m,02(j+3K/4) Ｈ_m,2(j)＝Ｑ_m,01(j)-Ｑ_m,01(j+K/4)+Ｑ_m,01(j+2K/4)- Ｑ_m,01(j+3K/4) Ｈ_m,3(j)＝Ｑ_m,01(j)-Ｑ_m,02(j+K/4)-Ｑ_m,01(j+2K/4)+ Ｑ_m,02(j+3K/4) Ｈ_m,0(j+K/4)＝Ｑ_m,02(j)+Ｑ_m,02(j+K/4)+Ｑ_m,02(j+2K/4)+ Ｑ_m,02(j+3K/4) Ｈ_m,1(j+K/4)＝Ｑ_m,02(j)-Ｑ_m,01(j+K/4)-Ｑ_m,02(j+2K/4)+ Ｑ_m,01(j+3K/4) Ｈ_m,2(j+K/4)＝Ｑ_m,02(j)-Ｑ_m,02(j+K/4)+Ｑ_m,02(j+2K/4)- Ｑ_m,02(j+3K/4) Ｈ_m,3(j+K/4)＝Ｑ_m,02(j)+Ｑ_m,01(j+K/4)-Ｑ_m,02(j+2K/4)- Ｑ_m,01(j+3K/4) ０≦ｊ≦K/4-1 ・・・(51)

【０１２８】とおき、数式(34)を用いれば、数３１の数
式(52)のように、

【０１２９】

【数３１】

【０１３０】となり、数式(40)の積和演算量を１／４に
することができる。

【０１３１】このように、本発明実施例の方法によれ
ば、前記数式(1) で定義されるＭＤＣＴ及び数式(3) で
定義されるＩＭＤＣＴ共にＫ項ずつの積和演算を用いて
実現でき、Ｎ／２個の信号を出力するためには、 N*N/(2K)+6N+KN/4回の積和演算 K*K/2+N+N*N/(8*K*K）の係数テーブルにより実行することができ、したがって、既知の方法に
較べ、演算回数および係数テーブルは増加するものの、
より単純なハードウェア構成により実現できるようにな
る。

【０１３２】次に、図１以降の各図に戻って、本発明実
施例の上述したの原理を具現化する好ましい実施例につ
いて、図面を参照しながら説明する。

【０１３３】すなわち、本発明実施例のＭＤＣＴの信号
変換装置（ＭＤＣＴ計算回路３０）は、入力信号に順変
換用ウインドウを乗算する順変換用ウインドウ部として
のｘ₀₁計算回路３３と、当該ｘ₀₁計算回路３３の出力信
号に線形順変換を施す線形順変換部としてのｘ₀₂計算回
路３４以降の各構成要素とを有し、Ｎ個のサンプルの入
力信号を処理するものであって、上記線形順変換部は、
上記ｘ₀₁計算回路３３の出力信号に前処理を施す前処理
用部としてのｘ₀₂計算回路３４及びｘ₀₃計算回路３５
と、当該前処理部の出力信号に積和演算を施す積和演算
回路４０とから構成され、当該積和演算回路４０では、
上記前処理部の出力であるＮ／２個の入力信号に対し
て、入力信号をＫ項ずつまとめて積和演算を施し、この
積和演算をＮ／（２＊Ｋ）回繰り返すことにより、合計
Ｎ／２個の信号を出力するようにしている。

【０１３４】ここで、図２は、本発明実施例の方法によ
りＭＤＣＴ計算を行う図１の実施例装置における信号変
換手順を概略的に示すフローチャートである。この図２
に示す最初のステップＳ１において、例えばＰＣＭオー
ディオデータ等の時系列サンプルデータは、所定サンプ
ル数（ここではＮサンプル) 毎にブロック化される。こ
の時、前述した図７に示されるように、隣り合うブロッ
ク間のオーバーラップ量が５０％となるように、すなわ
ち互いにＮ／２サンプルずつ重なるように、各ブロック
が設定され、各ブロックのサンプルデータに対して前述
した図７に示すような順変換用ウインドウＷｈがかけら
れる。このフィルタ処理がなされたＮサンプルの時系列
データｘ₀₁を、次のステップＳ２で前記数式(3),数式
(4) に示す変形を行うことにより、Ｎ／２個の実数デー
タｘ₀₃に変換する。次のステップＳ３では、上記ｘ₀₃に
上記数式(17)〜数式(20)、数式(29)、数式(31)の計算を
行うことにより、Ｎ／２個のスペクトルデータｘ₀を求
めてこれをＭＤＣＴの出力データとして取り出す。

【０１３５】以上のＭＤＣＴのための変換を実現するハ
ードウェアの構成例である図１に示す本実施例のＭＤＣ
Ｔの信号変換装置において、入力端子３１を介し、時系
列サンプルバッファ３２に蓄えられた時系列サンプルデ
ータｘ₀は、上述したＭＤＣＴの信号変換方法が適用さ
れるＭＤＣＴ計算回路３０により、スペクトルデータに
変換されて出力端子３９から取り出される。

【０１３６】ここで、このＭＤＣＴ計算回路３０は、具
体的には上記時系列サンプルデータｘ₀を用いて上述し
た数式(2) の計算を行って上記時系列データｘ₀₁を求め
るｘ ₀₁計算回路３３と、上記時系列データｘ₀₁を用いて
上記数式(3) の計算を行って上記データｘ₀₂を求めるｘ
₀₂計算回路３４と、上記データｘ₀₂を用いて上記数式
(4) の計算を行って上記データｘ₀₃を求めるｘ₀₃計算回
路３５と、上記データｘ₀₃を用いて上記数式(17)〜数式
(20)と数式(33)及び数式(35)の計算を行って上記スペク
トルデータｘ₀を求める積和演算回路４０とからなるも
のである。

【０１３７】また、上記積和演算回路４０は、具体的に
は上記データｘ₀₃及び後述のＸ計算回路４６からの出力
とを用いて上記数式(17)の計算を行ってデータＡ_m,01を
求めるＡ_m,01計算回路４１と、上記データｘ₀₃とＸ計算
回路４６からの出力とを用いて上記数式(18)の計算を行
ってデータＡ_m,02を求めるＡ_m,02計算回路４２と、上記
データＡ_m,01及びデータＡ_m,02を用いて上記数式(19)の
計算を行ってデータＢ_m,01を求めるＢ_m,01計算回路４３
と、上記データＡ_m,01及びデータＡ_m,02を用いて上記数
式(20)の計算を行ってデータＢ_m,02を求めるＢ_m,02計算
回路４４と、上記データＢ_m,01及びデータＢ_m,02を用い
て上記数式(33)の計算を行ってデータＧ_mを求めるＧ_m
計算回路４５と、上記データＧ_mを用いて上記数式(35)
の計算を行って上記スペクトルデータｘ₀を求めるｘ₀
計算回路４６とからなるものである。

【０１３８】なお、上記順変換ウインドウ用部としての
ｘ₀₁計算回路３３と上記線形順変換部の前処理用部とし
てのｘ₀₂計算回路３４は１つの回路に纏めることがも可
能である。

【０１３９】一方、本発明実施例のＩＭＤＣＴの信号変
換装置（ＩＭＤＣＴ計算回路５０）は、図３に示すよう
に、入力信号に線形逆変換を施す線形逆変換部と、当該
線形逆変換部の出力信号に逆変換用ウインドウを乗算す
る逆変換用ウインドウ部とを有し、Ｎ／２個の独立な入
力信号を逆変換計算処理するものであって、上記線形逆
変換部は、入力信号に前処理を施す前処理部としてのｙ
₁₁計算回路５２と、ｙ₁₁計算回路５２の出力信号に積和
演算を施す積和演算回路６０と、当該積和演算回路６０
の出力信号に後処理を施す後処理部としてのＷ₁計算回
路５６とから構成され、上記積和演算回路６０では、上
記ｙ₁₁計算回路５２の出力であるＮ／２個の入力信号に
対して、入力信号をＫ項ずつまとめて積和演算を施し、
この積和演算をＮ／（２＊Ｋ）回繰り返すことにより、
合計Ｎ／２個の信号を出力するようにしている。なお、
この図３の例においては、上記Ｗ₁計算回路５６は、逆
変換ウインドウ部と線形逆変換部（の後処理部）とが重
なり合っている。

【０１４０】ここで、図４は、本発明実施例の方法によ
りＩＭＤＣＴ計算を行う図３の実施例装置における信号
変換手順を概略的に示すフローチャートである。この図
４に示す最初のステップＳ１１において、Ｎ／２個のス
ペクトルデータｙ₁は、上記数式(9) に示される極性変
更及び並び換えが行なわれ、Ｎ／２個の実数データｙ₁₁
に変換される。次のステップＳ１２では、この実数デー
タｙ₁₁に対し、上記数式(32)〜数式(35)、数式(43)、数
式(44)の計算を行うことにより、Ｎ／２個のデータＷ₀
を得る。次のステップＳ１５では、得られたデータＷ₀
に対し、数式(37)に示される変換を行ない、Ｎ個の実数
データＷ₁を求める。

【０１４１】以上のＩＭＤＣＴのための変換及びその出
力から時系列データを構築するための変換を実現するハ
ードウェアの構成例である図３に示す本実施例のＩＭＤ
ＣＴの信号変換装置において、入力端子５１からのスペ
クトルデータｙ₁がＩＭＤＣＴ計算回路５０を介するこ
とにより得られたデータＷ₁は、時系列サンプルバッフ
ァ５７によって逆変換ウインドウをかけられた後、オー
バーラップ部加算回路５８によって両隣のブロックのＩ
ＭＤＣＴ出力データに加算処理され、出力端子５９から
時系列サンプルデータとして出力される。

【０１４２】ここで、上記ＩＭＤＣＴ計算回路５０は、
具体的には上記スペクトルデータｙ₁を用いて上述した
数式(₉) の計算を行ってデータｙ₁₁を求めるｙ₁₁計算回
路５２と、上記データｙ₁₁を用いて上記数式(36)〜数式
(39)と数式(51)及び数式(52)の計算を行ってデータＷ₀
を求める積和演算回路６０と、上記データＷ₀を用いて
上記数式(41)の計算を行ってデータＷ₁を求めるＷ₁計
算回路５６とからなるものである。

【０１４３】また、上記積和演算回路６０は、具体的に
は上記データｙ₁₁と後述のＷ₀計算回路６６の出力とを
用いて上記数式(36)の計算を行ってデータＰ_m,01を求め
るＰ_m,01計算回路６１と、上記データｙ₁₁と後述のＷ₀
計算回路６６の出力とを用いて上記数式(37)の計算を行
ってデータＰ_m,02を求めるＰ_m,02計算回路６２と、上記
データＰ_m,01及びＰ_m,02を用いて上記数式(38)の計算を
行ってデータＱ_m,01を求めるＱ_m,01計算回路６３と、上
記データＰ_m,01及びＰ_m,02を用いて上記数式(39)の計算
を行ってデータＱ_m,02を求めるＱ_m,02計算回路６４と、
上記データＱ_m,01及びＱ_m,02を用いて上記数式(51)の計
算を行ってデータＨ_mを求めるＨ_m計算回路６５と、上
記データＨ_mを用いて上記数式(52)の計算を行ってデー
タＷ₀を求めるＷ₀計算回路６６とからなるものであ
る。

【０１４４】次に、上述した本実施例の信号変換のうち
の上記ＭＤＣＴが適用される高能率符号化装置の一具体
例について、図５を参照しながら説明する。この図５に
示す具体的な高能率符号化装置は、帯域分割符号化、適
応変換符号化及び適応ビット割り当ての各技術を用いて
いる。すなわち、この図５に示す高能率符号化装置で
は、入力されたＰＣＭオーディオ信号等のディジタル信
号を複数の周波数に分割すると共に、高い周波数程バン
ド幅を広く選定し、各周波数帯域毎に直交変換である上
記ＭＤＣＴを行って得られた周波数軸のスペクトルデー
タを、いわゆる臨界帯域（クリティカルバンド）毎に適
応的にビット割り当てして符号化している。

【０１４５】すなわちこの図５において、入力端子１１
には例えば 0〜２０ｋHzのオーディオＰＣＭ信号が供給
されている。この入力信号は、例えばいわゆるＱＭＦフ
ィルタ等の帯域分割フィルタ１２により０〜１０ｋHz帯
域と１０ｋ〜２０ｋHz帯域とに分割され、０〜１０ｋHz
帯域の信号は同じくいわゆるＱＭＦフィルタ等の帯域分
割フィルタ１３により０〜５ｋHz帯域と５ｋ〜１０ｋHz
帯域とに分割される。帯域分割フィルタ１２からの１０
ｋ〜２０ｋHz帯域の信号は、直交変換回路の一例である
上述した本実施例のＭＤＣＴ（Modified離散コサイン変
換）回路１４に送られ、帯域分割フィルタ１３からの５
ｋ〜１０ｋHz帯域の信号はＭＤＣＴ回路１５に送られ、
帯域分割フィルタ１３からの０〜５ｋHz帯域の信号はＭ
ＤＣＴ回路１６に送られることにより、それぞれＭＤＣ
Ｔ処理される。

【０１４６】各ＭＤＣＴ回路１４，１５，１６にてＭＤ
ＣＴ処理されて得られた周波数軸上のスペクトルデータ
あるいは係数データは、いわゆる臨界帯域毎にまとめら
れて適応ビット割当符号化回路１７に送られている。

【０１４７】なお、臨界帯域すなわちクリティカルバン
ドとは、人間の聴覚特性を考慮して分割された周波数帯
域であり、ある純音の周波数近傍の同じ強さの狭帯域ノ
イズによって当該純音がマスクされるときのそのノイズ
の持つ帯域のことである。このクリティカルバンドは、
高域ほど帯域幅が広くなっており、上記０〜２０ｋHzの
全周波数帯域は例えば２５のクリティカルバンドに分割
されている。

【０１４８】上記適応ビット割当符号化回路１７は、例
えば、各クリティカルバンド毎に、スケールファクタ、
すなわち、その中に含まれるスペクトルの信号の絶対値
の最大値で各スペクトル信号を正規化すると共に、正規
化されたスペクトル信号を、量子化雑音がそのクリティ
カルバンドの信号によってマスクされるだけのビット数
で再量子化し、この再量子化されたスペクトル信号を、
各クリティカルバンド毎に求められた該スケールファク
タと該再量子化に使われたビット数とともに出力する。
このようにして符号化されたデータは、出力端子１８を
介して取り出される。

【０１４９】次に、上述した本実施例の信号変換のうち
の上記ＩＭＤＣＴが適用される高能率符号化装置に対応
する復号化装置について、図６を参照しながら説明す
る。

【０１５０】この図６において、入力端子２１には、上
記スケールファクタ、再量子化に使われたビット数、お
よび再量子化されたスペクトル信号を符号化したデータ
が入力され、スペクトル復号化回路２２により、これら
のデータからスペクトル信号が構築される。これらのス
ペクトル信号のうち、１０ｋ〜２０ｋHzの帯域のスペク
トル信号はＩＭＤＣＴ回路２３によって、５ｋ〜１０ｋ
Hzの帯域のスペクトル信号はＩＭＤＣＴ回路２４によっ
て、そして、０〜１０ｋHzの帯域のスペクトル信号はＩ
ＭＤＣＴ回路２５によってそれぞれの帯域の信号波形デ
ータに変換される。こうして得られた三つの帯域での信
号波形データのうち、先ず、０〜５ｋHzの信号波形デー
タと５ｋ〜１０ｋHzの信号波形データが帯域統合回路２
６によって合成されて０〜１０ｋHzの信号波形データに
変換された後、１０ｋ〜２０ｋHzの信号波形データと帯
域統合回路２７によって合成され、全帯域にわたる信号
波形データが出力端子２８から出力される。

【０１５１】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、適用される装置は、上記図５
や図６に示す高能率符号化／復号化装置に限定されず、
各種変換符号化装置や符号化を解くための復号化装置等
にも適用できる。

【０１５２】

【発明の効果】本発明によれば、両隣のブロックとそれ
ぞれ５０％ずつオーバーラップさせて切りだしたＮ個の
時系列サンプルデータに対して、長さＮ／４のＦＦＴを
用いて効率良く、改良ＤＣＴ（ＭＤＣＴ) の順変換を計
算することができ、これにより、計算量やワークエリア
を低減して、オーディオ信号の高能率符号化装置等を構
成することができるようになる。また、本発明によれ
ば、Ｎ／２個の独立なスペクトルに対して長さＮ／４の
ＦＦＴを用いて効率良く、改良ＤＣＴ（ＭＤＣＴ)の逆
変換を計算することができ、これにより、計算量やワー
クエリアを低減して、オーディオ信号の復号化装置等を
構成することができるようになる。

【図面の簡単な説明】

【図１】本実施例のＭＤＣＴの信号変換方法を具体的に
実現するための構成を示すブロック回路図である。

【図２】本発明に係るＭＤＣＴの信号変換方法の基本的
な実施例の各工程を概略的に示すフローチャートであ
る。

【図３】本実施例のＩＭＤＣＴの信号変換方法を具体的
に実現するための構成を示すブロック回路図である。

【図４】本発明に係るＩＭＤＣＴの信号変換方法の基本
的な実施例の各工程を概略的に示すフローチャートであ
る。

【図５】本実施例のＭＤＣＴの信号変換方法が適用され
る高能率符号化装置の回路構成の一例を示すブロック回
路図である。

【図６】本実施例のＩＭＤＣＴの信号変換方法が適用さ
れる高能率復号化装置の回路構成の一例を示すブロック
回路図である。

【図７】ＭＤＣＴ（改良(Modified)離散コサイン変換）
及びその逆変換であるＩＭＤＣＴの処理手順を概略的に
説明するための図である。

【符号の説明】

３０・・・・・・・・ＭＤＣＴ計算回路３２，５７・・・・・時系列サンプルバッファ３３・・・・・・・・ｘ₀₁計算回路３４・・・・・・・・ｘ₀₂計算回路３５・・・・・・・・ｘ₀₃計算回路４０・・・・・・・・ＭＤＣＴ計算回路内の積和演算回
路４１・・・・・・・・Ａ_m,01計算回路４２・・・・・・・・Ａ_m,02計算回路４３・・・・・・・・Ｂ_m,01計算回路４４・・・・・・・・Ｂ_m,02計算回路４５・・・・・・・・Ｇ_m計算回路４６・・・・・・・・Ｘ₀計算回路５０・・・・・・・・ＩＭＤＣＴ計算回路５２・・・・・・・・ｙ₁₁計算回路５６・・・・・・・・Ｗ₁計算回路５８・・・・・・・・オーバーラップ部加算回路６０・・・・・・・・ＩＭＤＣＴ計算回路内の積和演算
回路６１・・・・・・・・Ｐ_m,01計算回路６２・・・・・・・・Ｐ_m,02計算回路６３・・・・・・・・Ｑ_m,01計算回路６４・・・・・・・・Ｑ_m,02計算回路６５・・・・・・・・Ｈ_m計算回路６６・・・・・・・・Ｗ₀計算回路１２，１３・・・・・帯域分割フィルタ１４〜１６・・・・・ＭＤＣＴ回路１７・・・・・・・・適応ビット割当符号化回路２２・・・・・・・・スペクトル復号化回路２３〜２５・・・・・ＩＭＤＣＴ回路２６，２７・・・・・帯域統合回路

Claims

【特許請求の範囲】

【請求項１】入力信号に順変換用ウインドウを乗算す
る順変換用ウインドウ部と、当該順変換用ウインドウ部
の出力信号に線形順変換を施す線形順変換部とを有し、
Ｎ個のサンプルの入力信号を処理する改良ＤＣＴの信号
変換装置において、上記線形順変換部は、上記順変換用ウインドウ部の出力
信号に前処理を施す前処理用部と、当該前処理部の出力
信号に積和演算を施す積和演算部とから構成され、当該
積和演算部では、上記前処理部の出力であるＮ／２個の
入力信号に対して、入力信号をＫ項ずつまとめて積和演
算を施し、これをＮ／（２＊Ｋ）回繰り返すことによ
り、合計Ｎ／２個の信号を出力することを特徴とする改
良ＤＣＴの信号変換装置。
【請求項２】前記積和演算部における前記Ｋは２のべ
き乗でありかつ、４以上であることを特徴とする請求項
１記載の改良ＤＣＴの信号変換装置。
【請求項３】前記前処理部は、前記順変換用ウインド
ウ部で順変換用ウインドウを乗算して得られた第０番か
ら第Ｎ−１番までのＮサンプルの入力信号に対して、０
からＮ／４−１までのｎに対してはｎ＋３Ｎ／４番目の
入力信号の極性を反転させたものをｎ番目の中間信号と
し、Ｎ／４からＮ−１までのｎに対してはｎ−Ｎ／４番
目の入力信号をｎ番目の中間信号とし、得られた第０番
から第Ｎ−１番までのＮサンプルの中間信号に対して、
第２ｎ番目の中間信号から第Ｎ−１−２ｎ番の中間信号
を減じたものを第ｎ番の出力信号として出力することを
特徴とする請求項１記載の改良ＤＣＴの信号変換装置。
【請求項４】前記積和演算部は、前記前処理部の出力
であるＮ／２個の入力信号に対して、入力信号をＫ項ず
つまとめて積和演算を施す際の演算回数を周期性に基づ
いて減少させて、前記Ｎ／２個の信号を出力することを
特徴とした請求項１記載の改良ＤＣＴの信号変換装置。
【請求項５】前記積和演算部は、前記前処理部の出力
であるＮ／２個の入力信号に対して、０からＫ−１まで
のｊに対しては（Ｋｌ＋ｊ）番目の入力信号にcos(π(2
m+1)(4Kl+1)/(2N)）を乗じたものを、０からＮ／２−１
までのｌについて加え合わせたものを第ｊ番目の第一の
中間信号とし、Ｋから（２Ｋ−１）までのｊに対しては
（Ｋ（ｌ−１）＋ｊ）番目の入力信号にsin(π(2m+1)(4
Kl+1)/(2N)）を乗じたものを、０からＮ／２−１までの
ｌについて加え合わせたものを第ｊ番目の第一の中間信
号とし、０からＫ−１までのｊに対しては、第ｊ番の第
一の中間信号に cos(2π(2m+1)j/N)を乗じたものと第
（ｊ＋Ｋ）番の第一の中間信号に−sin(２π(2m+1)j/N)
を乗じたものを加え合わせたものを第ｊ番目の第二の中
間信号とし、Ｋから（２Ｋ−１）までのｊに対しては、
第（ｊ−Ｋ）番の第一の中間信号に−sin(２π(2m+1)(j
-K)/N)を乗じたものと第ｊ番の第一の中間信号に−cos
(２π(2m+1)(j-K)/N)を乗じたものを加え合わせたもの
を第ｊ番目の第二の中間信号とし、０からＫ−１までの
ｋについては、第ｊ番の第二の中間信号にcos (２πk(4
j+1)/(4K)）を乗じたものを、０からＫ−１までのｊに
ついて加え合わせたものを第ｋ番の第三の中間信号と
し、Ｋから（２Ｋ−１）までのｋに対しては、第ｊ番の
第二の中間信号に sin (２πk(4(j-K)+1)/(4K)）を乗じ
たものを、Ｋから（２Ｋ−１）までのｊについて加え合
わせたものを第ｋ番の第三の中間信号とし、０からＫ−
１までのｋについて、第ｋ番の第三の中間信号と第（ｋ
＋Ｋ）番の第三の中間信号を加え合わせたものを第（ｍ
＋ｋＮ／（２Ｋ））番目の出力信号とする演算を０から
Ｎ／（２Ｋ）−１までのｍについて行い、出力信号の個
数が合計Ｎ／２となることを特徴とする請求項１記載の
改良ＤＣＴの信号変換装置。
【請求項６】前記積和演算部は、前記第二の中間信号
を周期性を利用して二項ずつまとめることにより、第二
の中間信号から積和演算部の出力信号を導出する演算量
を１／２に減少させた演算を行い、出力信号の個数が前
記合計Ｎ／２となることを特徴とする請求項５記載の改
良ＤＣＴの信号変換装置。
【請求項７】前記積和演算部は、前記第二の中間信号
を周期性を利用して四項ずつまとめることにより、第二
の中間信号から積和演算部の出力信号を導出する演算量
を１／４に減少させた演算を行い、出力信号の個数が前
記合計Ｎ／２となることを特徴とする請求項５記載の改
良ＤＣＴの信号変換装置。
【請求項８】入力信号に線形逆変換を施す線形逆変換
部と、当該線形逆変換部の出力信号に逆変換用ウインド
ウを乗算する逆変換用ウインドウ部とを有し、Ｎ／２個
の独立な入力信号を処理する改良ＤＣＴの信号変換装置
において、上記線形逆変換部は、入力信号に前処理を施す前処理部
と、前記前処理部の出力信号に積和演算を施す積和演算
部と、当該積和演算部の出力信号に後処理を施す後処理
部とから構成され、上記積和演算部では、上記前処理部
の出力であるＮ／２個の入力信号に対して、入力信号を
Ｋ項ずつまとめて積和演算を施し、これをＮ／（２＊
Ｋ）回繰り返すことにより、合計Ｎ／２個の信号を出力
することを特徴とする改良ＤＣＴの信号変換装置。
【請求項９】前記積和演算部における前記Ｋは２のべ
き乗でありかつ、４以上であることを特徴とする請求項
８記載の改良ＤＣＴの信号変換装置。
【請求項１０】前記前処理部は、０からＮ／４−１ま
でのｋの値に対しては第２ｋ番の入力信号を第ｋ番の出
力信号とし、Ｎ／４からＮ／２−１までのｋの値に対し
ては第Ｎ−１−２ｋ番の入力信号の極性を反転させたも
のを第ｋ番の出力信号としたものと同等の信号を出力す
ることを特徴とする請求項８記載の改良ＤＣＴの信号変
換装置。
【請求項１１】前記積和演算部は、前記前処理部の出
力であるＮ／２個の入力信号に対して、入力信号をＫ項
ずつまとめて積和演算を施す際の演算回数を周期性に基
づいて減少させて、前記Ｎ／２個の信号を出力すること
を特徴とする請求項８記載の改良ＤＣＴの信号変換装
置。
【請求項１２】前記積和演算部は、前記前処理部の出
力であるＮ／２個の入力信号に対して、０からＫ−１ま
でのｊに対しては（Ｋｌ＋ｊ）番目の入力信号にcos(π
(2m+1)(4Kl+1)/(2N)) を乗じたものを、０からＮ／２−
１までのｌについて加え合わせたものを第ｊ番目の第一
の中間信号とし、Ｋから（２Ｋ−１）までのｊに対して
は（Ｋ（ｌ−１）＋ｊ）番目の入力信号にsin(π(2m+1)
(4Kl+1)/(2N)) を乗じたものを、０からＮ／２−１まで
のｌについて加え合わせたものを第ｊ番目の第一の中間
信号とし、０からＫ−１までのｊに対しては、第ｊ番の
第一の中間信号に cos(2π(2m+1)j/N)を乗じたものと第
（ｊ＋Ｋ）番の第一の中間信号に−sin(２π(2m+1)j/N)
を乗じたものを加え合わせたものを第ｊ番目の第二の中
間信号とし、Ｋから（２Ｋ−１）までのｊに対しては、
第（ｊ−Ｋ）番の第一の中間信号に−sin(２π(2m+1)(j
-K)/N)を乗じたものと第ｊ番の第一の中間信号に−cos
(２π(2m+1)(j-K)/N)を乗じたものを加え合わせたもの
を第ｊ番目の第二の中間信号とし、０からＫ−１までの
ｋに対しては、第ｊ番の第二の中間信号に cos (２πk
(4j+1)/(4K)) を乗じたものを、０からＫ−１までのｊ
について加え合わせたものを第ｋ番の第三の中間信号と
し、Ｋから（２Ｋ−１）までのｋに対しては、第ｊ番の
第二の中間信号に sin (２πk(4(j-K)+1)/(4K)) を乗じ
たものを、Ｋから（２Ｋ−１）までのｊについて加え合
わせたものを第ｋ番の第三の中間信号とし、０からＫ−
１までのｋについて、第ｋ番の第三の中間信号と第（ｋ
＋Ｋ）番の第三の中間信号を加え合わせたものを第（ｍ
＋ｋＮ／（２Ｋ））番目の出力信号とする演算を０から
Ｎ／（２Ｋ）−１までのｍについて行い、出力信号の個
数が合計Ｎ／２となることを特徴とする請求項８記載の
改良ＤＣＴの信号変換装置。
【請求項１３】前記積和演算部は、前記第二の中間信
号を周期性を利用して二項ずつまとめることにより、第
二の中間信号から積和演算部の出力信号を導出する演算
量を１／２に減少させた演算を行い、出力信号の個数が
合計Ｎ／２となることを特徴とする請求項１２記載の改
良ＤＣＴの信号変換装置。
【請求項１４】前記積和演算部は、前記第二の中間信
号を周期性を利用して四項ずつまとめることにより、第
二の中間信号から積和演算部の出力信号を導出する演算
量を１／４に減少させた演算を行い、出力信号の個数が
合計Ｎ／２となることを特徴とする請求項１２記載の改
良ＤＣＴの信号変換装置。
【請求項１５】前記後処理部は、前記積和演算部の出
力であるＮ／２個の信号に対して、０からＮ／４−１ま
でのｎの値に対しては第ｎ＋Ｎ／４番の入力信号、Ｎ／
４から３Ｎ／４−１までのｎの値に対しては第３Ｎ／４
−１−ｎ番の入力信号の逆極性をとったもの、３Ｎ／４
からＮ−１までのｎの値に対しては第ｎ−３Ｎ／４番の
入力信号の逆極性をとったものと同等の信号を出力する
ことを特徴とする請求項８記載の改良ＤＣＴの信号変換
装置。