JPH06112486A - Thin film transistor, manufacture thereof, and liquid crystal display substrate - Google Patents

Thin film transistor, manufacture thereof, and liquid crystal display substrate

Info

Publication number
JPH06112486A
JPH06112486A JP25863792A JP25863792A JPH06112486A JP H06112486 A JPH06112486 A JP H06112486A JP 25863792 A JP25863792 A JP 25863792A JP 25863792 A JP25863792 A JP 25863792A JP H06112486 A JPH06112486 A JP H06112486A
Authority
JP
Japan
Prior art keywords
insulating layer
gate electrode
electrode
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25863792A
Other languages
Japanese (ja)
Other versions
JP2726786B2 (en
Inventor
Hiroyuki Hebiguchi
広行 蛇口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP25863792A priority Critical patent/JP2726786B2/en
Publication of JPH06112486A publication Critical patent/JPH06112486A/en
Application granted granted Critical
Publication of JP2726786B2 publication Critical patent/JP2726786B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To restrain a leakage current from flowing out of a semiconductor layer and to make a thin film transistor have a low OFF-state current and a small parasitic capacitance by a method wherein the upside of one part of an insulating layer over a gate electrode is set lower than that of the other part of the insulating layer. CONSTITUTION:An insulating layer 33 is formed covering the upside of a substrate 31 and a gate electrode 32, and a recess 35 slightly larger in width than the gate electrode 32 is formed on the upside of the insulating layer 33 over the gate electrode 32. The inner side face 35a of the recess 35 is a slope inclined by an angle of theta, one part of the insulating layer 33 under the base of the recess 35 is set smaller in thickness than the other part. By this setup, even if light from a backlight is incident on the periphery of the gate electrode 32, the incident light is reflected by the sloped inner side face 35a toward a substrate 31 side, so that backlight is prevented from entering a semiconductor layer 36 above the gate electrode 32.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はバックライトなどの光に
よる特性劣化を抑えた構造の薄膜トランジスタおよびそ
れを備えた液晶表示装置用基板と薄膜トランジスタの製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor having a structure in which characteristic deterioration due to light such as a backlight is suppressed, a substrate for a liquid crystal display device including the thin film transistor, and a method of manufacturing the thin film transistor.

【0002】[0002]

【従来の技術】図11は、薄膜トランジスタをスイッチ
素子に用いたアクティブマトリックス液晶表示装置の等
価回路の一構成例を示すものである。図11において、
多数の走査電極線G1,G2,…,Gnと、多数の信号電
極線S1,S2,…,Smとがマトリックス状に配線さ
れ、各走査電極線Gはそれぞれ走査回路1に、各信号電
極線Sはそれぞれ信号供給回路2に接続され、各線の交
差部分の近傍に薄膜トランジスタ(スイッチ素子)3が
設けられ、この薄膜トランジスタ3のドレインにコンデ
ンサとなる容量部4と液晶素子5とが接続されて回路が
構成されている。
2. Description of the Related Art FIG. 11 shows a constitutional example of an equivalent circuit of an active matrix liquid crystal display device using thin film transistors as switching elements. In FIG.
, Gn and a large number of signal electrode lines S1, S2, ..., Sm are arranged in a matrix, and each scanning electrode line G is connected to the scanning circuit 1 and each signal electrode line is formed. Each S is connected to the signal supply circuit 2, a thin film transistor (switch element) 3 is provided in the vicinity of the intersection of each line, and the drain of this thin film transistor 3 is connected to the capacitance section 4 serving as a capacitor and the liquid crystal element 5 to form a circuit. Is configured.

【0003】図11に示す回路においては、走査電極線
G1,G2,…,Gnを順次走査して1つの走査電極線G
上のすべての薄膜トランジスタ3を一斉にオン状態と
し、この走査に同期させて信号供給回路2から信号電極
線S1,S2,…,Smを介し、このオン状態の薄膜トラ
ンジスタ3に接続されている容量部4のうち、表示する
べき液晶素子5に対応した容量部4に信号電荷を蓄積す
る。この蓄積された信号電荷は、薄膜トランジスタ3が
オフ状態になっても次の走査に至るまで、対応する液晶
素子5を励起し続けるので、液晶素子5が制御信号によ
り制御され、表示されたことになる。即ち、このような
駆動を行なうことで外部の駆動用の回路1、2からは時
分割駆動していても、各液晶素子5はスタティック駆動
されていることになる。
In the circuit shown in FIG. 11, one scan electrode line G is obtained by sequentially scanning the scan electrode lines G1, G2, ..., Gn.
All of the above thin film transistors 3 are turned on all at once, and in synchronization with this scanning, the capacitor portion connected to the thin film transistor 3 in the on state from the signal supply circuit 2 through the signal electrode lines S1, S2, ..., Sm. The signal charge is stored in the capacitance section 4 corresponding to the liquid crystal element 5 to be displayed. The accumulated signal charges continue to excite the corresponding liquid crystal element 5 until the next scan even when the thin film transistor 3 is turned off, so that the liquid crystal element 5 is controlled by the control signal and displayed. Become. That is, by performing such driving, each liquid crystal element 5 is statically driven even if the external driving circuits 1 and 2 are time-divisionally driven.

【0004】図12と図13は、図11に等価回路で示
した従来のアクティブマトリックス液晶表示装置におい
て、走査電極線Gと信号電極線Sなどの部分を基板上に
備えたものの一構造例を示すものである。図12と図1
3に示すアクティブマトリックス表示装置において、ガ
ラスなどの透明の基板6上に、走査電極線Gと信号電極
線Sとが互いの交差部分に絶縁層9を介してマトリック
ス状に配線されている。また、走査電極線Gと信号電極
線Sとの交差部分の近傍に薄膜トランジスタ3が設けら
れている。
12 and 13 show an example of the structure of the conventional active matrix liquid crystal display device shown in the equivalent circuit of FIG. 11 in which parts such as the scanning electrode lines G and the signal electrode lines S are provided on the substrate. It is shown. 12 and 1
In the active matrix display device shown in FIG. 3, the scanning electrode lines G and the signal electrode lines S are wired in a matrix form on the transparent substrate 6 made of glass or the like at the intersecting portions with the insulating layer 9 interposed therebetween. Further, the thin film transistor 3 is provided near the intersection of the scanning electrode line G and the signal electrode line S.

【0005】図12と図13に示す薄膜トランジスタ3
は最も一般的な構成のものであり、走査電極線Gから引
き出して設けたゲート電極8上に、絶縁層9を設け、こ
の絶縁層9上にアモルファスシリコン(a-Si)から
なる半導体層10を設け、更にこの半導体層10上にア
ルミニウムなどの導体からなるドレイン電極11とソー
ス電極12とを相互に対向させて設けて構成されてい
る。なお、半導体層10の最上層はイオンをドープした
アモルファスシリコンなどの半導体層10aにされてい
て、図13に示す薄膜トランジスタ3は一般にチャネル
エッチ型と称されている構造である。
The thin film transistor 3 shown in FIG. 12 and FIG.
Has the most general structure. An insulating layer 9 is provided on a gate electrode 8 provided by being drawn from a scanning electrode line G, and a semiconductor layer 10 made of amorphous silicon (a-Si) is provided on the insulating layer 9. And a drain electrode 11 and a source electrode 12 made of a conductor such as aluminum are provided on the semiconductor layer 10 so as to face each other. The uppermost layer of the semiconductor layer 10 is a semiconductor layer 10a such as ion-doped amorphous silicon, and the thin film transistor 3 shown in FIG. 13 has a structure generally called a channel etch type.

【0006】また、前記ドレイン電極11は、絶縁層9
にあけられたコンタクトホール13を介して基板6上に
形成された画素電極15に接続されるとともに、前記ソ
ース電極12は信号電極線Sに接続されている。また、
相互に対向したドレイン電極11とソース電極12との
間の下方側の半導体層10によりチャネル部14が形成
されている。そして、前記絶縁層9とドレイン電極11
とソース電極12などを覆ってこれらの上にパシベーシ
ョン層16が設けられ、このパシベーション層16上に
配向膜17が形成され、この配向膜17の上方に配向膜
18を備えた透明の基板19が設けられ、更に配向膜1
7、18の間に液晶20が封入されてアクティブマトリ
ックス液晶表示装置が構成されていて、前記画素電極1
5が前記液晶20の分子に電界を印加すると液晶分子の
配向制御ができるようになっている。なお、図13にお
いて符号22で示すものは、基板19の底面側に貼着さ
れたブラックマスクである。
The drain electrode 11 is formed of an insulating layer 9
The source electrode 12 is connected to the pixel electrode 15 formed on the substrate 6 through a contact hole 13 formed in the substrate 6, and the source electrode 12 is connected to the signal electrode line S. Also,
A channel portion 14 is formed by the semiconductor layer 10 on the lower side between the drain electrode 11 and the source electrode 12 which face each other. Then, the insulating layer 9 and the drain electrode 11
A passivation layer 16 is provided so as to cover the source electrode 12 and the like, an alignment film 17 is formed on the passivation layer 16, and a transparent substrate 19 having an alignment film 18 is provided above the alignment film 17. Alignment film 1 provided
A liquid crystal 20 is sealed between 7 and 18 to constitute an active matrix liquid crystal display device, and the pixel electrode 1
When an electric field 5 is applied to the molecules of the liquid crystal 20, the alignment of the liquid crystal molecules can be controlled. In FIG. 13, the reference numeral 22 is a black mask attached to the bottom surface side of the substrate 19.

【0007】[0007]

【発明が解決しようとする課題】図14は、図13に示
す薄膜トランジスタ3と同じ構造のチャネルエッチ型の
薄膜トランジスタ3’の要部を拡大して示したものであ
る。図14に示す薄膜トランジスタ3’において、図1
3に示す薄膜トランジスタ3と同一の構成要素には同一
の符号を付している。図14に示すように、基板6の上
面とゲート電極8とを覆うように形成した絶縁層9は、
基板6の上面では一定の厚さを有して平面状に形成され
るが、ゲート電極8の上に積層された絶縁層9はその他
の部分よりも一段盛り上がって凸部9aが形成され、凸
部9の周縁部には、傾斜面9bが形成されることにな
る。このため、液晶表示装置の基板6の裏面側にバック
ライトが設けられた場合、バックライトから発せられた
光が基板6を通過すると、その光の一部が図14の矢印
aに示す如く傾斜面9bで反射されることがあり、この
反射光がゲート電極8に入射され、それがまたゲート電
極8の上面で反射されて結果的にチャネル部14の半導
体層10に到達することがある。すると、光を受けた半
導体層10の導電率が高くなり、光電流が流れるので、
薄膜トランジスタ3を駆動している場合にゲート電極8
で回路をオフ(OFF)にしているはずのところに、リ
ーク電流が流れたことになる問題があった。このリーク
電流が生じると液晶駆動時のオフ電流が増大することに
なり、液晶の光透過特性に悪影響を与えるおそれがあっ
た。
FIG. 14 is an enlarged view of a main part of a channel-etch type thin film transistor 3'having the same structure as the thin film transistor 3 shown in FIG. In the thin film transistor 3 ′ shown in FIG.
The same components as those of the thin film transistor 3 shown in FIG. As shown in FIG. 14, the insulating layer 9 formed so as to cover the upper surface of the substrate 6 and the gate electrode 8 is
The upper surface of the substrate 6 is formed in a flat shape with a certain thickness, but the insulating layer 9 laminated on the gate electrode 8 is raised one step higher than the other portions to form a convex portion 9a. An inclined surface 9b is formed on the peripheral portion of the portion 9. Therefore, in the case where a backlight is provided on the back surface side of the substrate 6 of the liquid crystal display device, when the light emitted from the backlight passes through the substrate 6, a part of the light is inclined as shown by an arrow a in FIG. The reflected light may be reflected by the surface 9b, and the reflected light may be incident on the gate electrode 8 and reflected by the upper surface of the gate electrode 8 and eventually reach the semiconductor layer 10 of the channel portion 14. Then, the conductivity of the semiconductor layer 10 that receives light increases, and photocurrent flows.
When the thin film transistor 3 is driven, the gate electrode 8
There was a problem that a leak current had flowed while the circuit should have been turned off. When this leak current occurs, the off-current when driving the liquid crystal increases, which may adversely affect the light transmission characteristics of the liquid crystal.

【0008】次に、液晶を交流駆動する場合に生じる問
題点について説明する。前記液晶20に同極性の電荷を
印加し続けると、直流成分によって液晶に接している配
向膜17、18のイオン成分が片方にかたまり、吸着し
た電荷により電場が生じて表示が焼き付いてしまう問題
があるために、画素電極15に印加する電圧の極性が逆
になっても液晶は同じ光透過特性を有することを利用
し、液晶の交流駆動を行ない、前記焼き付きの問題の解
消を図っている。
Next, problems that occur when the liquid crystal is driven by an alternating current will be described. If a charge of the same polarity is continuously applied to the liquid crystal 20, the ionic component of the alignment films 17 and 18 in contact with the liquid crystal is concentrated on one side due to the direct current component, and an electric field is generated due to the adsorbed charge, so that the display is burned. For this reason, the fact that the liquid crystal has the same light transmission characteristics even when the polarities of the voltages applied to the pixel electrodes 15 are reversed is used to drive the liquid crystal in an alternating current to solve the problem of burn-in.

【0009】ところが、液晶を交流駆動した場合、寄生
容量が発生し、ゲート電圧が画素電極に飛び込み、画素
電極15の電位の動的電圧シフトが発生する。前記電圧
シフトを発生させる寄生容量とは、アクティブマトリッ
クス液晶表示装置の一部に形成した絶縁層9が容量化し
てしまうためである。これは、図12〜図14に示す実
際の薄膜トランジスタ3、3’の構造において、基板6
上に走査電極線Gや画素電極15を形成した後にこれら
を覆う絶縁層9を形成し、この絶縁層9上に種々の成膜
を行なって薄膜状のトランジスタ3、3’を形成する関
係から、これらの部分と走査電極線Gとの間の絶縁層部
分が容量を形成し、これが寄生容量となってしまうこと
に起因しており、現在のアクティブマトリックス液晶表
示装置では構造的に避けられないものである。
However, when the liquid crystal is driven by an alternating current, a parasitic capacitance occurs, the gate voltage jumps into the pixel electrode, and a dynamic voltage shift of the potential of the pixel electrode 15 occurs. The parasitic capacitance that causes the voltage shift is because the insulating layer 9 formed in a part of the active matrix liquid crystal display device becomes a capacitance. This is the same as the substrate 6 in the structure of the actual thin film transistors 3 and 3 ′ shown in FIGS.
Since the scanning electrode line G and the pixel electrode 15 are formed on the insulating layer 9 to cover the scanning electrode line G and the pixel electrode 15 and various films are formed on the insulating layer 9, thin-film transistors 3 and 3 ′ are formed. This is because the insulating layer portion between these portions and the scanning electrode line G forms a capacitance, which becomes a parasitic capacitance, which is structurally unavoidable in the current active matrix liquid crystal display device. It is a thing.

【0010】ここで図14に示す構造における寄生容量
について考察すると、ゲート電極8とドレイン電極11
との間に設けられている絶縁層9が寄生容量化するので
あるが、図14に示す構造では、ゲート電極8の端部と
ドレイン電極11の基部11aとの間隔が短いために、
ゲートードレイン間容量(CGD)が比較的大きくなって
しまい、寄生容量が大きくなる問題があった。更に、前
記のようなゲート・ドレイン間容量が生じた場合、液晶
駆動時にスイッチングノイズを生じる問題があった。
Considering the parasitic capacitance in the structure shown in FIG. 14, the gate electrode 8 and the drain electrode 11 are considered.
The insulating layer 9 provided between the gate electrode 8 and the gate electrode becomes a parasitic capacitance. However, in the structure shown in FIG. 14, since the distance between the end of the gate electrode 8 and the base 11a of the drain electrode 11 is short,
There is a problem that the gate-drain capacitance (C GD ) becomes relatively large and the parasitic capacitance becomes large. Further, when the gate-drain capacitance as described above occurs, there is a problem that switching noise occurs when driving the liquid crystal.

【0011】一方、以上のような寄生容量の発生による
スイッチングノイズの問題や液晶駆動時のオフ電流の発
生は、液晶表示装置にあっては重大な問題であるため
に、以下に説明する蓄積容量を液晶表示装置に組み込む
ことにより前記の寄生容量やスイッチングノイズの問題
の解消を図っていた。従来の液晶表示装置においては、
前記の要因によってその容量値などが多少変動しても図
11に示す等価回路において、容量部4の容量が十分に
大きければ、前記の影響が少なくなることを利用し、例
えば図15に示すように、容量部4を走査電極線Gに接
続して構成するか、図16に示すように、走査電極線G
と平行にAlなどからなる単独の独立電極線25を設
け、この独立電極線25に容量部4を接続して構成し、
これを蓄積容量とすることで前記の悪影響を打ち消す構
造が採用されている。
On the other hand, since the problem of switching noise due to the generation of parasitic capacitance and the generation of off-current during liquid crystal driving as described above are serious problems in a liquid crystal display device, a storage capacitor described below is used. By incorporating the above into a liquid crystal display device, the problems of the above-mentioned parasitic capacitance and switching noise were solved. In the conventional liquid crystal display device,
Even if the capacitance value or the like changes a little due to the above-mentioned factors, in the equivalent circuit shown in FIG. 11, if the capacitance of the capacitance section 4 is sufficiently large, the effect is reduced, and as shown in FIG. 16 is connected to the scanning electrode line G, or as shown in FIG.
A single independent electrode line 25 made of Al or the like is provided in parallel with the capacitor, and the capacitance section 4 is connected to the independent electrode line 25,
By adopting this as a storage capacitor, a structure is adopted which cancels out the above-mentioned adverse effects.

【0012】前記構成のアクティブマトリックス液晶表
示装置において、独立電極線25をゲート電極線Gと同
じAlなどの金属材料で形成すると、基板6上にゲート
電極線Gを形成する際に同時に成膜して独立電極線25
を形成することができ、不用に工程を増加させることは
ないが、独立電極線25の部分が不透明部分となり、画
素電極15aに入射する光を遮るので、液晶表示装置の
開口率が低下する問題がある。また、開口率の低下を避
けるために、独立電極線25をITO(インジウムスズ
酸化物)などの透明導電材料で形成すると、独立電極線
25を設けるために、画素電極15の形成工程と合わせ
てITOの成膜工程が2回必要になり、工程が増加して
歩留まりが低下する問題がある。以上のことから、蓄積
容量は、開口率と歩留まりの観点からは無い方が好まし
い。よって、前記液晶駆動時のオフ電流の減少とゲート
・ドレイン間容量(CGD)の減少が望まれている。
In the active matrix liquid crystal display device having the above structure, if the independent electrode lines 25 are made of the same metal material as the gate electrode lines G, such as Al, they are simultaneously formed on the substrate 6 when the gate electrode lines G are formed. Independent electrode wire 25
However, although the number of steps is not increased unnecessarily, the independent electrode line 25 becomes an opaque portion and blocks the light incident on the pixel electrode 15a, which reduces the aperture ratio of the liquid crystal display device. There is. In order to avoid a decrease in aperture ratio, the independent electrode line 25 is formed of a transparent conductive material such as ITO (Indium Tin Oxide), and in order to provide the independent electrode line 25, it is combined with the process of forming the pixel electrode 15. The ITO film formation process is required twice, which increases the number of processes and lowers the yield. From the above, it is preferable that the storage capacitance is not present from the viewpoint of aperture ratio and yield. Therefore, it is desired to reduce the off-current and the gate-drain capacitance (C GD ) when driving the liquid crystal.

【0013】本発明は前記事情に鑑みてなされたもので
あり、半導体層にバックライトなどからの光が入射しな
い構造として半導体層のリーク電流を抑え、薄膜トラン
ジスタのオフ電流を低くできるとともに、スイッチング
ノイズの原因となる寄生容量を小さくすることができる
薄膜トランジスタとその薄膜トランジスタを備えた液晶
表示装置用基板および薄膜トランジスタの製造方法を提
供することを目的とする。
The present invention has been made in view of the above circumstances, and has a structure in which light from a backlight or the like does not enter the semiconductor layer, which can suppress the leak current of the semiconductor layer, reduce the off current of the thin film transistor, and reduce switching noise. An object of the present invention is to provide a thin film transistor capable of reducing the parasitic capacitance that causes the above, a substrate for a liquid crystal display device including the thin film transistor, and a method for manufacturing the thin film transistor.

【0014】[0014]

【課題を解決するための手段】請求項1記載の発明は前
記課題を解決するために、透明基板上にゲート電極が形
成され、透明基板上面とゲート電極とを覆って絶縁層が
形成され、絶縁層上に半導体層が形成され、半導体層上
に隣接状態でソース電極およびドレイン電極が形成され
てなり、前記ゲート電極上方の絶縁層の上面がゲート電
極の形成されていない部分の絶縁層の上面よりも低く形
成されてなるものである。
In order to solve the above-mentioned problems, a gate electrode is formed on a transparent substrate, and an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode. A semiconductor layer is formed on the insulating layer, a source electrode and a drain electrode are formed on the semiconductor layer in an adjacent state, and the upper surface of the insulating layer above the gate electrode is a portion of the insulating layer where the gate electrode is not formed. It is formed to be lower than the upper surface.

【0015】請求項2記載の発明は前記課題を解決する
ために、請求項1記載のゲート電極上方の絶縁層の上面
がゲート電極の形成されていない部分の絶縁層の上面よ
りも低く形成されることにより、ゲート電極の上方の絶
縁層の上面側に凹部が形成され、この凹部の内側面が傾
斜されてなるものである。
According to a second aspect of the present invention, in order to solve the above problems, the upper surface of the insulating layer above the gate electrode of the first aspect is formed lower than the upper surface of the insulating layer in the portion where the gate electrode is not formed. As a result, a recess is formed on the upper surface side of the insulating layer above the gate electrode, and the inner side surface of this recess is inclined.

【0016】請求項3記載の発明は前記課題を解決する
ために、透明基板上にゲート電極が形成され、透明基板
上面とゲート電極とを覆って絶縁層が形成され、絶縁層
上に半導体層が形成され、半導体層上に隣接状態でソー
ス電極およびドレイン電極が形成されてなり、前記ゲー
ト電極上方の前記絶縁層の上面がゲート電極の形成され
ていない部分の絶縁層の上面よりも低く形成されてな
り、前記ドレイン電極とソース電極の相対向する端部の
うち、少なくともドレイン電極の端部が、ゲート電極の
上方領域外に位置されてなるものである。
In order to solve the above-mentioned problems, the invention according to claim 3 forms a gate electrode on a transparent substrate, forms an insulating layer covering the upper surface of the transparent substrate and the gate electrode, and forms a semiconductor layer on the insulating layer. And a source electrode and a drain electrode are formed adjacent to each other on the semiconductor layer, and an upper surface of the insulating layer above the gate electrode is formed lower than an upper surface of the insulating layer in a portion where the gate electrode is not formed. Of the opposite ends of the drain electrode and the source electrode, at least the end of the drain electrode is located outside the upper region of the gate electrode.

【0017】請求項4記載の発明は前記課題を解決する
ために、透明の基板上に走査電極線と信号電極線とがマ
トリックス状に配線され、走査電極線と信号電極線とに
より区画された部分に画素電極および薄膜トランジスタ
が設けられてなる液晶表示装置用基板において、基板上
に前記走査電極線に接続されたゲート電極が形成され、
このゲート電極上に絶縁層を介して半導体層が形成さ
れ、前記ゲート電極上方の絶縁層の上面がゲート電極の
形成されていない部分の絶縁層の上面よりも低く形成さ
れてなるものである。
In order to solve the above-mentioned problems, the invention according to a fourth aspect is such that the scanning electrode lines and the signal electrode lines are wired in a matrix on a transparent substrate and are partitioned by the scanning electrode lines and the signal electrode lines. In a liquid crystal display device substrate provided with a pixel electrode and a thin film transistor in a portion, a gate electrode connected to the scanning electrode line is formed on the substrate,
A semiconductor layer is formed on the gate electrode via an insulating layer, and an upper surface of the insulating layer above the gate electrode is formed lower than an upper surface of the insulating layer in a portion where the gate electrode is not formed.

【0018】請求項5記載の発明は前記課題を解決する
ために、請求項4記載の液晶表示装置用基板において、
画素電極に接続された電極のソース電極の端部と相対向
する端部が、ゲート電極の上方領域外に位置されてなる
ものである。
According to a fifth aspect of the present invention, there is provided a liquid crystal display substrate according to the fourth aspect, wherein:
The end portion of the electrode connected to the pixel electrode, which is opposite to the end portion of the source electrode, is located outside the upper region of the gate electrode.

【0019】請求項6記載の発明は前記課題を解決する
ために、透明基板上にゲート電極が形成され、透明基板
上面とゲート電極とを覆って絶縁層が形成され、絶縁層
上に半導体層が形成され、半導体層上に隣接状態でソー
ス電極およびドレイン電極が形成されてなり、前記ゲー
ト電極上方の絶縁層の上面がゲート電極の形成されてい
ない部分の絶縁層の上面よりも低く形成されてなる薄膜
トランジスタを製造する方法であって、基板上にゲート
電極を成膜し、基板上面とゲート電極上にこれらを覆わ
せて絶縁層を形成するとともに、ゲート電極上方に形成
された絶縁層の凸部を除く部分にマスクを被せ、前記絶
縁層の凸部を主体としてエッチングし、ゲート電極上方
の絶縁層の上面をゲート電極が形成されていない部分の
絶縁層の上面よりも低くなるまでエッチングしてゲート
電極上方の絶縁層に凹部を形成し、その後に、レジスト
を除去してから絶縁層上に半導体層とソース電極とドレ
イン電極を形成するものである。
According to a sixth aspect of the present invention, in order to solve the above problems, a gate electrode is formed on a transparent substrate, an insulating layer is formed to cover the upper surface of the transparent substrate and the gate electrode, and a semiconductor layer is formed on the insulating layer. And a source electrode and a drain electrode are formed adjacent to each other on the semiconductor layer, and the upper surface of the insulating layer above the gate electrode is formed lower than the upper surface of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor comprising the steps of: forming a gate electrode on a substrate; forming an insulating layer on the upper surface of the substrate and covering the gate electrode to form an insulating layer; A portion of the insulating layer is covered with a mask, and the upper surface of the insulating layer above the gate electrode is etched from the upper surface of the insulating layer where the gate electrode is not formed. A recess in the insulating layer of the gate electrode upper is etched to be lower, in which subsequently, to form the semiconductor layer and the source electrode and the drain electrode on the insulating layer after removing the resist.

【0020】請求項7記載の発明は前記課題を解決する
ために、透明基板上にゲート電極が形成され、透明基板
上面とゲート電極とを覆って絶縁層が形成され、絶縁層
上に半導体層が形成され、半導体層上に隣接状態でソー
ス電極およびドレイン電極が形成されてなり、前記ゲー
ト電極上方の絶縁層の上面がゲート電極の形成されてい
ない部分の絶縁層の上面よりも低く形成されてなる薄膜
トランジスタを製造する方法であって、基板上にゲート
電極を成膜し、基板上面とゲート電極上にこれらを覆わ
せて絶縁層を形成するとともに、ゲート電極に負の電圧
を印加した状態でプラズマエッチングを行なってゲート
電極上方の絶縁層の凸部にプラズマイオンを集中させて
プラズマエッチングし、ゲート電極上方の絶縁層の上面
をゲート電極が形成されていない部分の絶縁層の上面よ
りも低くなるまでプラズマエッチングしてゲート電極上
方の絶縁層に凹部を形成し、その後に絶縁層上に半導体
層とソース電極とドレイン電極を形成するものである。
According to a seventh aspect of the invention, in order to solve the above problems, a gate electrode is formed on a transparent substrate, an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode, and a semiconductor layer is formed on the insulating layer. And a source electrode and a drain electrode are formed adjacent to each other on the semiconductor layer, and the upper surface of the insulating layer above the gate electrode is formed lower than the upper surface of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor comprising the steps of forming a gate electrode on a substrate, covering the top surface of the substrate and the gate electrode to form an insulating layer, and applying a negative voltage to the gate electrode. Plasma etching is performed by concentrating plasma ions on the convex portion of the insulating layer above the gate electrode to perform plasma etching, and the gate electrode is formed on the upper surface of the insulating layer above the gate electrode. Plasma etching is performed until it becomes lower than the upper surface of the insulating layer in the non-etched portion to form a recess in the insulating layer above the gate electrode, and then the semiconductor layer, the source electrode, and the drain electrode are formed on the insulating layer. .

【0021】請求項8記載の発明は前記課題を解決する
ために、透明基板上にゲート電極が形成され、透明基板
上面とゲート電極とを覆って絶縁層が形成され、絶縁層
上に半導体層が形成され、半導体層上に隣接状態でソー
ス電極およびドレイン電極が形成されてなり、前記ゲー
ト電極上方の絶縁層の上面がゲート電極の形成されてい
ない部分の絶縁層の上面よりも低く形成されてなる薄膜
トランジスタを製造する方法であって、基板上にゲート
電極を成膜し、基板上面とゲート電極上にこれらを覆わ
せて絶縁層を形成し、ゲート電極上に形成された絶縁層
の凸部とその他の部分とに感光性樹脂を塗布し、感光性
樹脂の所望の部分に光を照射し、光照射後に現像して前
記凸部の上方の感光性樹脂を除去し、ゲート電極上方の
絶縁層に凹部を形成し、その後に絶縁層上に半導体層と
ソース電極とドレイン電極を形成するものである。
In order to solve the above-mentioned problems, a gate electrode is formed on a transparent substrate, an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode, and a semiconductor layer is formed on the insulating layer. And a source electrode and a drain electrode are formed adjacent to each other on the semiconductor layer, and the upper surface of the insulating layer above the gate electrode is formed lower than the upper surface of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor comprising the steps of: forming a gate electrode on a substrate; forming an insulating layer by covering the upper surface of the substrate and the gate electrode; and projecting an insulating layer formed on the gate electrode. Part of the photosensitive resin and the other part of the photosensitive resin, and the desired part of the photosensitive resin is irradiated with light, and after the light irradiation is developed, the photosensitive resin above the convex portion is removed to remove the photosensitive resin above the gate electrode. Form a recess in the insulating layer And is subsequently to form a semiconductor layer and a source electrode and a drain electrode on the insulating layer.

【0022】請求項9記載の発明は前記課題を解決する
ために、透明基板上にゲート電極が形成され、透明基板
上面とゲート電極とを覆って絶縁層が形成され、絶縁層
上に半導体層が形成され、半導体層上に隣接状態でソー
ス電極およびドレイン電極が形成されてなり、前記ゲー
ト電極上方の絶縁層の上面がゲート電極の形成されてい
ない部分の絶縁層の上面よりも低く形成されてなる薄膜
トランジスタを製造する方法であって、基板上にゲート
電極を成膜し、基板上面とゲート電極上にこれらを覆わ
せて絶縁層を形成し、ゲート電極上に形成された絶縁層
の凸部を除く部分に光を照射しつつ光化学気相成長法を
実施してゲート電極上方の凸部以外の部分に絶縁層を前
記凸部よりも高くなるまで積層してゲート電極上方に絶
縁層の凹部を形成し、その後に絶縁層上に半導体層とソ
ース電極とドレイン電極を形成するものである。
According to a ninth aspect of the invention, in order to solve the above problems, a gate electrode is formed on a transparent substrate, an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode, and a semiconductor layer is formed on the insulating layer. And a source electrode and a drain electrode are formed adjacent to each other on the semiconductor layer, and the upper surface of the insulating layer above the gate electrode is formed lower than the upper surface of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor comprising the steps of: forming a gate electrode on a substrate; forming an insulating layer by covering the upper surface of the substrate and the gate electrode; and projecting an insulating layer formed on the gate electrode. The photochemical vapor deposition method is carried out while irradiating light to the portion except the portion, and the insulating layer is laminated on the portion other than the convex portion above the gate electrode until it becomes higher than the convex portion, and the insulating layer is formed above the gate electrode. Forming a recess , In which subsequently forming the semiconductor layer and the source electrode and the drain electrode on the insulating layer.

【0023】[0023]

【作用】ゲート電極の上方の絶縁層の上面が、その他の
部分の絶縁層の上面よりも低く形成され、ゲート電極上
面とその上方の絶縁層上面と距離が短くなっているの
で、透明の基板を通過してきたバックライトなどの光の
一部が万が一ゲート電極の周囲側に入射されても、ゲー
ト電極の上方の半導体層に光が入射する可能性が低くな
る。また、ゲート電極の上方の絶縁層に凹部が形成され
てその凹部の内側面が傾斜していると、この傾斜した内
側面が、基板裏面側からの入射光をゲート電極の外方側
に反射するので、ゲート電極上方の半導体層側に光が入
射されるおそれが少なくなる。よって、半導体層に光電
流が生じることがなく、薄膜トランジスタのオフ電流が
従来構造よりも低くなるので、薄膜トランジスタを駆動
する場合の、オン電流とオフ電流との比、即ち、オンオ
フ比が向上する。
Since the upper surface of the insulating layer above the gate electrode is formed lower than the upper surface of the insulating layer in other portions, and the distance between the upper surface of the gate electrode and the upper surface of the insulating layer above it is short, the transparent substrate Even if a part of the light such as the backlight that has passed through is incident on the peripheral side of the gate electrode, it is less likely that the light will be incident on the semiconductor layer above the gate electrode. Further, when a recess is formed in the insulating layer above the gate electrode and the inner side surface of the recess is inclined, the inclined inner side surface reflects the incident light from the back surface side of the substrate to the outer side of the gate electrode. Therefore, there is less risk that light will be incident on the semiconductor layer side above the gate electrode. Therefore, a photocurrent is not generated in the semiconductor layer, and the off-state current of the thin film transistor is lower than that in the conventional structure. Therefore, when the thin film transistor is driven, the ratio of on-current to off-current, that is, the on-off ratio is improved.

【0024】また、ドレイン電極の基部とゲート電極の
周縁部との間の距離は、従来の構造の場合よりも長くな
り、その間に挟まれる絶縁層厚が増えるので、ゲート・
ドレイン間容量が減少する。よってスイッチングノイズ
が減少する。更に、従来は蓄積容量を設けて見かけ上の
スイッチングノイズを減らすような構造をとっていたも
のが、蓄積容量を不要にできる。よって蓄積容量を構成
するための特別な成膜工程は不要になり、成膜工程を簡
略化できるので、製造時の歩留まりが向上するととも
に、蓄積容量形成のために特別な遮光性の成膜が不要に
なるので、薄膜トランジスタを液晶表示装置用基板とし
て用いた場合に液晶表示装置の開口率が向上する。
Further, the distance between the base of the drain electrode and the peripheral edge of the gate electrode becomes longer than in the case of the conventional structure, and the thickness of the insulating layer sandwiched therebetween increases, so that the gate electrode
The drain capacitance decreases. Therefore, switching noise is reduced. Further, the conventional structure having a storage capacitor to reduce apparent switching noise can eliminate the need for the storage capacitor. Therefore, a special film-forming process for forming the storage capacitor is not required, and the film-forming process can be simplified, so that the yield at the time of manufacturing is improved, and a special light-shielding film is formed for forming the storage capacitor. Since it is unnecessary, the aperture ratio of the liquid crystal display device is improved when the thin film transistor is used as the substrate for the liquid crystal display device.

【0025】更に、ドレイン電極の端部がゲート電極の
上方領域外に設けられた構造とすることにより、ドレイ
ン電極とゲート電極とのオーバーラップ部分が無くなる
ので、バックライトが照射される部分を実質的なドレイ
ン(画素側)電極とすることができ、これによりゲート
・ドレイン間容量が減少する。
Further, by providing the structure in which the end of the drain electrode is provided outside the upper region of the gate electrode, there is no overlap between the drain electrode and the gate electrode. Drain (pixel side) electrode, which reduces the gate-drain capacitance.

【0026】一方、薄膜トランジスタのゲート電極上方
の絶縁層の上部に凹部を形成する場合、ゲート絶縁層を
形成した後に従来と同様に絶縁層を被せ、この絶縁層上
に形成された凸部をフォトマスクを用いたエッチングに
より選択的に除去するならば、ゲート電極上の絶縁層に
正確かつ確実に所望の大きさの凹部を形成することがで
き、この凹部の内側面によって光をゲート電極の外方側
に反射させてゲート電極上方の半導体層に光を入射させ
ることを無くすることができ、これによりリーク電流や
スイッチングノイズの少なくできる優れた構造の薄膜ト
ランジスタを製造できる。
On the other hand, when forming a recess in the upper part of the insulating layer above the gate electrode of the thin film transistor, after forming the gate insulating layer, the insulating layer is covered in the same manner as in the prior art, and the convex part formed on this insulating layer is photo-processed. If it is selectively removed by etching using a mask, it is possible to accurately and surely form a recess of a desired size in the insulating layer on the gate electrode. It is possible to prevent light from being incident on the semiconductor layer above the gate electrode by being reflected to the other side, and thus it is possible to manufacture a thin film transistor having an excellent structure in which leakage current and switching noise can be reduced.

【0027】次に、ゲート電極上に絶縁層を被覆した後
に、ゲート電極に負のバイアスを印加した状態で絶縁層
をプラズマエッチングするならば、正の電荷をゲート電
極の近傍に集中できるので、ゲート電極上方の絶縁層を
主としてエッチングすることができ、絶縁層上部に凹部
が形成される。これにより、この凹部の内側面によって
光をゲート電極の外方側に反射させてゲート電極上方の
半導体層に光を入射させることを無くすることができ、
リーク電流やスイッチングノイズを少なくできる優れた
構造の薄膜トランジスタを製造できる。また、ゲート電
極上に絶縁層を形成した後に感光性樹脂を被覆し、ゲー
ト電極上方領域以外の部分を光硬化させ、未硬化部分を
現像して除去することで、ゲート電極上方の絶縁層上部
に凹部が形成される。これにより、この凹部の内側面に
よって光をゲート電極の外方側に反射させてゲート電極
上方の半導体層に光を入射させることを無くすることが
でき、リーク電流やスイッチングノイズを少なくできる
優れた構造の薄膜トランジスタを製造できる。
Next, if the insulating layer is coated on the gate electrode and then the insulating layer is plasma-etched with a negative bias applied to the gate electrode, positive charges can be concentrated near the gate electrode. The insulating layer above the gate electrode can be mainly etched, and a recess is formed above the insulating layer. Thereby, it is possible to prevent the light from being reflected to the outside of the gate electrode by the inner surface of the recess and causing the light to be incident on the semiconductor layer above the gate electrode,
It is possible to manufacture a thin film transistor having an excellent structure that can reduce leakage current and switching noise. In addition, after forming an insulating layer on the gate electrode, a photosensitive resin is coated, the portion other than the upper region of the gate electrode is photo-cured, and the uncured portion is developed and removed. A recess is formed in the. As a result, it is possible to prevent light from being reflected to the outside of the gate electrode by the inner surface of the recess and to make the light incident on the semiconductor layer above the gate electrode, and to reduce leakage current and switching noise. A thin film transistor having a structure can be manufactured.

【0028】更に、ゲート電極上に絶縁層を形成した後
に光CVDによりゲート電極上方以外の部分に選択的に
絶縁層を形成するならば、凹部を備えた絶縁層が生成す
る。これにより、この凹部の内側面によって光をゲート
電極の外方側に反射させてゲート電極上方の半導体層に
光を入射させることを無くすることができ、リーク電流
やスイッチングノイズを少なくできる優れた構造の薄膜
トランジスタを製造できる。
Furthermore, if the insulating layer is formed on the gate electrode and then the insulating layer is selectively formed on a portion other than the upper portion of the gate electrode by photo-CVD, an insulating layer having a recess is formed. As a result, it is possible to prevent light from being reflected to the outside of the gate electrode by the inner surface of the recess and to make the light incident on the semiconductor layer above the gate electrode, and to reduce leakage current and switching noise. A thin film transistor having a structure can be manufactured.

【0029】[0029]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明に係る薄膜トランジスタの第
1実施例を示すもので、この例の薄膜トランジスタ30
は、ガラス(例えば、屈折率が1.530であるコーニ
ング社製#7059ガラス)などの透明の基板31上に
ゲート電極32が形成され、基板31上面とゲート電極
32を覆って絶縁層33(例えば、屈折率が1.85程
度を示す窒化シリコン膜)が形成されている。そして、
ゲート電極32の上方の絶縁層33の上面部には、ゲー
ト電極32の幅よりも若干大きな凹部35が形成されて
いる。この凹部35の内側面35aは傾斜角度θの傾斜
面とされ、凹部35の底面部分の絶縁層33の厚さは、
その他の部分の絶縁層33よりも薄く形成されている。
この傾斜角度θは特に限定されるものではないが、10
度以上であれば、バックライトの光がチャネル部に達す
ることがなくなるので好ましい。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of a thin film transistor according to the present invention.
Includes a gate electrode 32 formed on a transparent substrate 31 such as glass (for example, Corning # 7059 glass having a refractive index of 1.530), and an insulating layer 33 (which covers the upper surface of the substrate 31 and the gate electrode 32). For example, a silicon nitride film having a refractive index of about 1.85) is formed. And
On the upper surface of the insulating layer 33 above the gate electrode 32, a recess 35 slightly larger than the width of the gate electrode 32 is formed. The inner side surface 35a of the recess 35 is an inclined surface having an inclination angle θ, and the thickness of the insulating layer 33 on the bottom surface of the recess 35 is
It is formed thinner than the insulating layer 33 in other portions.
This inclination angle θ is not particularly limited, but is 10
It is preferable that the number of degrees is equal to or higher than that because the light of the backlight does not reach the channel portion.

【0030】そして、前記絶縁層33とその凹部35を
覆ってアモルファスシリコンなどの半導体層36が形成
されるとともに、ゲート電極32の上方に、相対向して
ソース電極37とドレイン電極38とが形成され、ソー
ス電極37と半導体層36との間にイオン打ち込みされ
たアモルファスシリコンなどの半導体層39が、ドレイ
ン電極38と半導体層36との間にイオン打ち込みされ
たアモルファスシリコンなどの半導体層40がそれぞれ
形成され、ソース電極37とドレイン電極38の間の半
導体層36によってチャネル部41が形成されている。
A semiconductor layer 36 of amorphous silicon or the like is formed to cover the insulating layer 33 and the recess 35, and a source electrode 37 and a drain electrode 38 are formed above the gate electrode 32 so as to face each other. A semiconductor layer 39 such as amorphous silicon that is ion-implanted between the source electrode 37 and the semiconductor layer 36, and a semiconductor layer 40 such as amorphous silicon that is ion-implanted between the drain electrode 38 and the semiconductor layer 36, respectively. A channel portion 41 is formed by the semiconductor layer 36 formed between the source electrode 37 and the drain electrode 38.

【0031】なお、図1には省略されているが、この構
造の薄膜トランジスタ30は、図12と図13に示す液
晶表示装置の薄膜トランジスタ3の代わりに、液晶表示
装置に組み込んで設けられたものであり、従来の薄膜ト
ランジスタ3と同様に液晶の駆動用に使用されるもので
ある。即ち、液晶表示を行なうには、所用の走査電極線
Gと信号電極線Sとに信号を印加して特定の薄膜トラン
ジスタ30により特定の画素電極15に電荷をかけて液
晶20の分子に電界をかけることにより表示と非表示を
行なうことができる。
Although not shown in FIG. 1, the thin film transistor 30 of this structure is incorporated in the liquid crystal display device instead of the thin film transistor 3 of the liquid crystal display device shown in FIGS. 12 and 13. In the same manner as the conventional thin film transistor 3, it is used for driving liquid crystal. That is, in order to perform liquid crystal display, a signal is applied to the desired scanning electrode line G and signal electrode line S to charge the specific pixel electrode 15 by the specific thin film transistor 30 and apply an electric field to the molecules of the liquid crystal 20. By doing so, it is possible to display and hide.

【0032】前記構造の薄膜トランジスタ30にあって
は、ゲート電極32の上方の絶縁層33に凹部35が形
成され、凹部35の部分の絶縁層33が薄く形成され、
しかも凹部35の内側面35aが傾斜角θで傾斜してい
るので、図1の矢印bに示すようにバックライトからの
光がゲート電極32の周囲に入射されても、傾斜した内
側面35aによって基板31側に反射され、ゲート電極
32の上方の半導体層36にバックライトの光が入り込
むおそれがない。よって、チャネル部41の半導体層3
6に光電流が生じることがなく、薄膜トランジスタ30
のオフ電流が図14に示す従来構造よりも低くなるの
で、薄膜トランジスタ30を駆動する場合の、オン電流
とオフ電流との比、即ち、オン/オフ比が向上する。ま
た、ドレイン電極38の基部38aとゲート電極32の
周縁部との間の距離は、従来の図14に示す構造の場合
よりも長くなるので、ゲート・ドレイン間容量(寄生容
量:CGD)が減少する。よってスイッチングノイズが減
少する。
In the thin film transistor 30 having the above structure, the recess 35 is formed in the insulating layer 33 above the gate electrode 32, and the insulating layer 33 in the recess 35 is thinly formed.
Moreover, since the inner side surface 35a of the concave portion 35 is inclined at the inclination angle θ, even if the light from the backlight is incident on the periphery of the gate electrode 32 as shown by the arrow b in FIG. There is no possibility that the light of the backlight is reflected by the substrate 31 side and enters the semiconductor layer 36 above the gate electrode 32. Therefore, the semiconductor layer 3 of the channel portion 41
6, no photocurrent is generated, and the thin film transistor 30
14 is lower than that of the conventional structure shown in FIG. 14, the ratio of the on-current to the off-current, that is, the on / off ratio when driving the thin film transistor 30 is improved. Further, since the distance between the base portion 38a of the drain electrode 38 and the peripheral portion of the gate electrode 32 is longer than in the case of the conventional structure shown in FIG. 14, the gate-drain capacitance (parasitic capacitance: C GD ) is reduced. Decrease. Therefore, switching noise is reduced.

【0033】図2は、本発明に係る薄膜トランジスタの
第2実施例を示すもので、この例の薄膜トランジスタ5
0において、前記第1実施例の薄膜トランジスタ30の
構成要素と同一の構成要素には同一の符号を付してそれ
らの部分の説明は省略する。この例の薄膜トランジスタ
50において第1実施例の薄膜トランジスタ30と異な
っているのは、ドレイン電極38’と半導体層40’
が、ゲート電極32の上方領域ではなく、この上方領域
から更に側方に離間して設けられている点である。これ
によりチャネル部41’は第1実施例の薄膜トランジス
タ30のチャネル部41よりも広く形成され、図2のゲ
ート電極32の右側部上方には、半導体層36からなる
受光部41aが形成されている。
FIG. 2 shows a second embodiment of the thin film transistor according to the present invention. The thin film transistor 5 of this example is shown in FIG.
0, the same components as those of the thin film transistor 30 of the first embodiment are designated by the same reference numerals, and the description of those components will be omitted. The thin film transistor 50 of this example differs from the thin film transistor 30 of the first embodiment in that the drain electrode 38 'and the semiconductor layer 40' are different.
However, the point is that the gate electrode 32 is not provided above the gate electrode 32, but is provided further laterally away from the upper region. As a result, the channel portion 41 'is formed wider than the channel portion 41 of the thin film transistor 30 of the first embodiment, and the light receiving portion 41a made of the semiconductor layer 36 is formed above the right side portion of the gate electrode 32 in FIG. .

【0034】この構造とすることにより、ドレイン電極
38’とゲート電極32とのオーバーラップ部分が無く
なるので、バックライトが照射される受光部41aを実
質的なドレイン(画素側)電極とすることができ、これ
によりゲート・ドレイン間容量(寄生容量:CGD)が減
少する。また、図2に示す構造では、前記第1実施例と
同様に絶縁層33の上面に凹部35を形成しているの
で、第2実施例と同様に光電流によるリーク電流を抑え
ることができ、蓄積容量を不要にすることができる。よ
って本構造においても、第1実施例の構造と同様にオン
/オフ比の優れた開口率の高い薄膜トランジスタを提供
できるとともに、製造時の歩留まりも向上する。
With this structure, since the overlapping portion between the drain electrode 38 'and the gate electrode 32 is eliminated, the light receiving portion 41a irradiated with the backlight can be substantially used as the drain (pixel side) electrode. This makes it possible to reduce the gate-drain capacitance (parasitic capacitance: C GD ). Further, in the structure shown in FIG. 2, since the concave portion 35 is formed on the upper surface of the insulating layer 33 as in the first embodiment, the leak current due to the photocurrent can be suppressed as in the second embodiment. The storage capacity can be eliminated. Therefore, also in the present structure, it is possible to provide a thin film transistor having a high on / off ratio and a high aperture ratio as in the structure of the first embodiment, and at the same time, improve the manufacturing yield.

【0035】図3は、本発明に係る薄膜トランジスタの
第3実施例を示すもので、この例の薄膜トランジスタ6
0において、前記第1実施例の薄膜トランジスタ30の
構成要素と同一の構成要素には同一の符号を付してそれ
らの説明は省略する。この例の薄膜トランジスタ60に
おいて第1実施例の薄膜トランジスタ30と異なってい
るのは、ドレイン電極38’と半導体層40’が、ゲー
ト電極32の上方領域ではなく、この上方領域から更に
側方に離間して設けられている点と、ソース電極37’
と半導体層39’が、ゲート電極32の上方領域ではな
く、この上方領域から更に側方に離間して設けられてい
る点である。これらによりチャネル部41’’は第1実
施例の薄膜トランジスタ30のチャネル部41よりも広
く形成され、図3のゲート電極32の右側部上方には、
受光部41aが形成され、ゲート電極32の左側部上方
には受光部41bが形成されている。
FIG. 3 shows a third embodiment of the thin film transistor according to the present invention. The thin film transistor 6 of this embodiment is shown in FIG.
0, the same components as those of the thin film transistor 30 of the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. The thin film transistor 60 of this example is different from the thin film transistor 30 of the first embodiment in that the drain electrode 38 ′ and the semiconductor layer 40 ′ are not in the upper region of the gate electrode 32, but are further separated laterally from this upper region. And the source electrode 37 '.
The semiconductor layer 39 ′ is provided not in the upper region of the gate electrode 32, but further apart from the upper region in the lateral direction. Due to these, the channel portion 41 '' is formed wider than the channel portion 41 of the thin film transistor 30 of the first embodiment, and above the right side portion of the gate electrode 32 of FIG.
The light receiving portion 41a is formed, and the light receiving portion 41b is formed above the left side portion of the gate electrode 32.

【0036】図3に示す構造の薄膜トランジスタ60に
おいては、図2に示す構造の薄膜トランジスタ50と同
等の効果を得ることができる。
In the thin film transistor 60 having the structure shown in FIG. 3, the same effect as that of the thin film transistor 50 having the structure shown in FIG. 2 can be obtained.

【0037】次に図2に示す構造の薄膜トランジスタ5
0の等価回路とそのオン抵抗とオフ抵抗およびオン電流
とオフ電流の関係について説明する。図2に示すように
受光部41aをドレイン電極として用いることができる
薄膜トランジスタ50の場合、この構造の等価回路は、
図4に示すように、薄膜トランジスタ50に対して受光
部41aの有する抵抗Rpが直列に接続された構造とな
る。この受光部41aの抵抗Rpが薄膜トランジスタ5
0のオン(ON)抵抗RONに比べて大きいために、実効
的なオン抵抗R’ONは、Rpによって最小値の制約を受
ける。即ち、オン電流IONはRpによって制約される。
また、オン電流IONは画素部の全容量C=CLC+Csを
決められた時間内に充電できる程度は最低限必要であ
る。更に前記CLCは、液晶を挟んだ画素部の容量を示
す。
Next, the thin film transistor 5 having the structure shown in FIG.
The relationship between the equivalent circuit of 0, the ON resistance and the OFF resistance, and the ON current and the OFF current will be described. In the case of the thin film transistor 50 in which the light receiving portion 41a can be used as the drain electrode as shown in FIG. 2, the equivalent circuit of this structure is
As shown in FIG. 4, the resistance Rp of the light receiving portion 41a is connected in series to the thin film transistor 50. The resistance Rp of the light receiving portion 41a is the thin film transistor 5
Since it is larger than the ON resistance R ON of 0, the effective ON resistance R ′ ON is restricted to a minimum value by Rp. That is, the on-current I ON is restricted by Rp.
The on current I ON it is enough to be charged within a time determined total capacitance C = CLC + Cs of the pixel portion is minimum. Further, CLC represents the capacitance of the pixel portion with the liquid crystal sandwiched therebetween.

【0038】ここで、図14に示す従来構造の薄膜トラ
ンジスタ、3、3’では、IOFFが大きいために、蓄積
容量Csは不可決であり、画素部の全容量Cが大きいた
めに、オン電流IONも大きくする必要があったため、R
pをつけ加えることはできなかった。即ち、図14の構
造では、仮に図2に示すような構造を導入したくとも、
受光部41aをドレイン電極38’として用いることは
できず、図14の構造ではドレイン電極11とゲート電
極8とのオーバーラップ部分が必ず必要であり、結局、
ゲート・ドレイン間容量(寄生容量:CGD)が大きくな
ってしまい、これにより大きな蓄積容量Csが必要とな
る悪循環となっていた。
Here, in the thin film transistors 3, 3'of the conventional structure shown in FIG. 14, the storage capacitance Cs cannot be determined because I OFF is large, and the total capacitance C of the pixel portion is large, so that the ON current is large. Since I ON also needed to be large, R
p could not be added. That is, in the structure of FIG. 14, even if the structure shown in FIG.
The light receiving portion 41a cannot be used as the drain electrode 38 ', and the structure shown in FIG. 14 necessarily requires an overlapping portion between the drain electrode 11 and the gate electrode 8.
The capacitance between the gate and the drain (parasitic capacitance: C GD ) becomes large, which causes a vicious circle in which a large storage capacitance Cs is required.

【0039】これに対して図2に示す構造では、ゲート
・ドレイン間容量(寄生容量:CGD)とオフ電流IOFF
を両方同時に減少させることができるので、蓄積容量C
sが不要となり、結果的に前述したように歩留まりの向
上と開口率の向上をなし得る。
On the other hand, in the structure shown in FIG. 2, the gate-drain capacitance (parasitic capacitance: C GD ) and the off current I OFF.
Since both can be reduced at the same time, the storage capacity C
As a result, the yield and the aperture ratio can be improved as described above.

【0040】以上の結果を図示して分かり易く説明する
と、図5と図6を基に以下に説明するようになる。図5
は、絶縁層33に凹部35を形成していない図14に示
す従来構造の薄膜トランジスタ3’におけるドレイン電
流とゲート電圧の関係について、そのオン領域とオフ領
域でのそれぞれの値を示したものである。また、図5に
は、図14に示す従来構造の薄膜トランジスタ3’にお
いて、仮にドレイン電極11をゲート電極8の上方領域
からずらして設けた場合について、そのオン領域での関
係も示した。一般に液晶表示装置においては、オン電流
とオフ電流の比が6ケタ程度は必要であるとされている
が、図5から明らかなように、図14に示す従来構造に
対して仮にゲート電極8の上方領域からドレイン電極1
1を外して設けると、即ち、生成された受光部の抵抗R
pが薄膜トランジスタ3’に直列接続される構造になる
と、オン電流が1ケタ下がるので、実質的にオン電流と
オフ電流の比が6ケタとれなくなるので、図14の従来
構造に対して図2に示すようなドレイン電極38’をず
らした構造は実現できないことが明らかである。
The above results will be illustrated and explained in an easy-to-understand manner as follows based on FIGS. 5 and 6. Figure 5
14 shows respective values in the ON region and the OFF region regarding the relationship between the drain current and the gate voltage in the thin film transistor 3 ′ having the conventional structure shown in FIG. 14 in which the recess 35 is not formed in the insulating layer 33. . Further, FIG. 5 also shows the relationship in the ON region in the case where the drain electrode 11 is provided so as to be displaced from the region above the gate electrode 8 in the thin film transistor 3 ′ having the conventional structure shown in FIG. Generally, in a liquid crystal display device, it is said that the ratio of on-current to off-current needs to be about 6 digits. However, as is clear from FIG. 5, the gate electrode 8 is tentatively compared with the conventional structure shown in FIG. Drain electrode 1 from the upper region
1 is removed, that is, the generated resistance R of the light receiving portion
In the structure in which p is connected in series to the thin film transistor 3 ', the on-current is reduced by one digit, so that the ratio of the on-current to the off-current cannot be substantially reduced to six digits. It is clear that the structure in which the drain electrode 38 'is displaced as shown cannot be realized.

【0041】次に、図6は、絶縁層33に凹部35を形
成した図1に示す薄膜トランジスタ30の構造と、受光
部41aを設けた図2に示す薄膜トランジスタ50の構
造の場合のそれぞれのドレイン電流とゲート電圧の関係
について、そのオン領域とオフ領域での値を示したもの
である。図6から明らかなように、絶縁層33に凹部3
5を形成して光電流によるリーク電流発生を抑えると、
図5の場合よりもオフ領域のドレイン電流は2〜3ケタ
低下する。すると、図1に示す構造、即ち、受光部41
aを設けていないRp無しの場合では、オン電流とオフ
電流の比が8〜9ケタ取れるようになり問題ないととも
に、図2に示す構造、即ち、受光部41aを設けること
で、オン領域のゲート電流が1ケタ程度下がってもオン
電流とオフ電流の比で7〜8ケタを確保できるので、問
題なく実現できることになる。
Next, FIG. 6 shows respective drain currents in the case of the structure of the thin film transistor 30 shown in FIG. 1 in which the recess 35 is formed in the insulating layer 33 and the structure of the thin film transistor 50 shown in FIG. 2 in which the light receiving portion 41a is provided. The relationship between the gate voltage and the gate voltage is shown in the ON region and the OFF region. As is clear from FIG. 6, the recess 3 is formed in the insulating layer 33.
5 is formed to suppress the generation of leak current due to photocurrent,
The drain current in the off region is reduced by two to three digits as compared with the case of FIG. Then, the structure shown in FIG.
In the case of no Rp without a, the ratio of on-current to off-current can be 8 to 9 digits, which is not a problem, and by providing the structure shown in FIG. 2, that is, the light receiving portion 41a, Even if the gate current is reduced by about one digit, the ratio of the on-current to the off-current can be maintained at 7 to 8 digits, which can be realized without any problem.

【0042】以上のことから、本発明構造を採用するこ
とで、ゲート・ドレイン間容量(寄生容量:CGD)が激
減するので、従来は蓄積容量を設けて見かけ上のスイッ
チングノイズを減らすような構造をとっていたものが、
蓄積容量を不要にできることが明らかになった。
From the above, by adopting the structure of the present invention, the capacitance between the gate and the drain (parasitic capacitance: C GD ) is drastically reduced. Therefore, in the past, a storage capacitor was provided to reduce apparent switching noise. What had the structure,
It became clear that the storage capacity could be eliminated.

【0043】次に前記構造の薄膜トランジスタを製造す
る方法について説明する。図7は本発明に係る薄膜トラ
ンジスタの製造方法の第1の例について説明するための
ものである。まず、図7(a)に示すように、基板31
上にゲート電極32と絶縁層33を従来方法と同等の成
膜法で形成する。この状態では、ゲート電極32上の絶
縁層33の上部には絶縁層からなる凸部33aが形成さ
れる。次に、前記凸部33aの部分だけをフォトリソク
゛ラフィ技術を用いてエッチングして薄くする。ここ
で、基板31として透明のものを用いている場合は、絶
縁層33の上面全部にネガタイプのフォトレジストをコ
ーティングし、基板31の裏面側から露光すると、ゲー
ト電極32は遮光性の導電材料からなるので、ゲート電
極32以外の領域のフォトレジストのみが感光する。こ
の後に現像すると、ゲート電極32の上方領域の部分で
感光されていない領域のフォトレジストのみが現像され
て図7(b)に示すように無くなるので、感光された部
分のフォトレジスト70が残る。
Next, a method of manufacturing the thin film transistor having the above structure will be described. FIG. 7 is for explaining a first example of a method of manufacturing a thin film transistor according to the present invention. First, as shown in FIG.
The gate electrode 32 and the insulating layer 33 are formed thereon by a film forming method equivalent to the conventional method. In this state, a convex portion 33a made of an insulating layer is formed on the insulating layer 33 on the gate electrode 32. Next, only the convex portion 33a is etched and thinned by using the photolithography technique. Here, when a transparent substrate is used as the substrate 31, the entire upper surface of the insulating layer 33 is coated with a negative type photoresist, and when exposed from the back surface side of the substrate 31, the gate electrode 32 is made of a light-shielding conductive material. Therefore, only the photoresist in the area other than the gate electrode 32 is exposed. When development is performed thereafter, only the photoresist in the unexposed region in the upper region of the gate electrode 32 is developed and disappears as shown in FIG. 7B, so that the exposed photoresist 70 remains.

【0044】この後ウエットエッチングあるいはドライ
エッチングすると、ゲート電極32の上方部分の絶縁層
33だけを薄くすることができ、図7(c)に示すよう
に凹部35を形成することができる。次いで残ったフォ
トレジスト70を除去すれば、図7(d)に示すような
凹部35を有する絶縁層33を得ることができる。図7
(d)に示す絶縁層33を形成したならば、後は、従来
から行なわれている通常の成膜法を用いて半導体層3
6、39、40を形成し、ソース電極37とドレイン電
極38を図1に示すように形成することで、図1に示す
構造の薄膜トランジスタ30を得ることができる。
Then, by wet etching or dry etching, only the insulating layer 33 above the gate electrode 32 can be thinned, and the recess 35 can be formed as shown in FIG. 7C. Then, by removing the remaining photoresist 70, the insulating layer 33 having the recess 35 as shown in FIG. 7D can be obtained. Figure 7
After the insulating layer 33 shown in (d) is formed, the semiconductor layer 3 is then formed using a conventional film forming method that has been conventionally used.
By forming 6, 39, 40 and forming the source electrode 37 and the drain electrode 38 as shown in FIG. 1, the thin film transistor 30 having the structure shown in FIG. 1 can be obtained.

【0045】なお、前記の例において、チャネル部以外
の部分は、ゲート電極32の上方部分であっても絶縁層
33を厚く形成したい場合は、基板31の裏面側からの
露光の他に、チャネル部を露光しないようにしたフォト
マスクを用いて基板31の表面側から露光すれば良い。
また、チャネル部以外のゲート電極32を透明な導電材
料で形成すれば、基板31の裏面側からの露光だけでも
所望の凹部35を備えた絶縁層33を形成することがで
きる。
In the above-mentioned example, when it is desired to form the insulating layer 33 thickly in the portion other than the channel portion even above the gate electrode 32, in addition to the exposure from the back surface side of the substrate 31, the channel It suffices to expose from the front surface side of the substrate 31 using a photomask that is not exposed to light.
In addition, if the gate electrode 32 other than the channel portion is formed of a transparent conductive material, the insulating layer 33 having the desired concave portion 35 can be formed only by exposure from the back surface side of the substrate 31.

【0046】図8は本発明に係る薄膜トランジスタの製
造方法の第2の例について説明するためのものである。
まず、図8(a)に示すように、基板31上にゲート電
極32と絶縁層33を従来方法と同等の成膜法で形成す
る。この状態では、ゲート電極32上の絶縁層33の上
部には凸部33aが形成される。次に、ゲート電極32
に図8(a)に示すように電源72を接続してゲート電
極32に負のバイアス電流を印加した状態でプラズマエ
ッチングを行なう。プラズマエッチングによれば、雰囲
気中の正の電荷粒子を選択的にゲート電極32の近傍に
集中させることができるので、ゲート電極32の上方の
絶縁層33が選択的にエッチングされる結果、図8
(b)に示すように凹部35が形成された所望の絶縁層
33が得られる。この際に、ゲート電極32に加えるバ
イアス電流の強さを調節するならば、形成する凹部35
の深さを調節することが可能である。図8(b)に示す
絶縁層33を形成したならば、後は、従来から行なわれ
ている通常の成膜法を用いて半導体層36、39、40
を形成し、ソース電極37とドレイン電極38を図1に
示すように形成することで、図1に示す構造の薄膜トラ
ンジスタ30を得ることができる。
FIG. 8 is for explaining a second example of the method of manufacturing a thin film transistor according to the present invention.
First, as shown in FIG. 8A, the gate electrode 32 and the insulating layer 33 are formed on the substrate 31 by a film forming method equivalent to the conventional method. In this state, the convex portion 33a is formed on the insulating layer 33 on the gate electrode 32. Next, the gate electrode 32
As shown in FIG. 8A, plasma etching is performed with the power supply 72 connected and a negative bias current applied to the gate electrode 32. According to the plasma etching, the positive charge particles in the atmosphere can be selectively concentrated in the vicinity of the gate electrode 32, so that the insulating layer 33 above the gate electrode 32 is selectively etched.
As shown in (b), a desired insulating layer 33 having a recess 35 is obtained. At this time, if the strength of the bias current applied to the gate electrode 32 is adjusted, the recess 35 to be formed is formed.
It is possible to adjust the depth of. After the insulating layer 33 shown in FIG. 8B is formed, the semiconductor layers 36, 39, 40 are then formed by using a conventional film forming method that has been conventionally used.
Then, the source electrode 37 and the drain electrode 38 are formed as shown in FIG. 1, whereby the thin film transistor 30 having the structure shown in FIG. 1 can be obtained.

【0047】図9は本発明に係る薄膜トランジスタの製
造方法の第3の例について説明するためのものである。
まず、図9(a)に示すように、基板31上にゲート電
極32と絶縁層33を従来方法と同等の成膜法で形成す
る。この状態では、ゲート電極32上の絶縁層33の上
部には凸部33aが形成される。次に、絶縁層33の上
に光硬化型の感光性樹脂層74をコーティングし、基板
31の裏面側から露光する。ここでゲート電極32が遮
光性の導電材料から形成されていると感光性樹脂層74
の内、ゲート電極32の上方側の部分が未硬化層74a
となり、その他の部分が硬化層74bとなる。
FIG. 9 is for explaining a third example of the method of manufacturing a thin film transistor according to the present invention.
First, as shown in FIG. 9A, the gate electrode 32 and the insulating layer 33 are formed on the substrate 31 by a film forming method equivalent to the conventional method. In this state, the convex portion 33a is formed on the insulating layer 33 on the gate electrode 32. Next, the insulating layer 33 is coated with a photocurable photosensitive resin layer 74, and the back surface of the substrate 31 is exposed. Here, if the gate electrode 32 is formed of a light-shielding conductive material, the photosensitive resin layer 74 is formed.
Of the upper part of the gate electrode 32 is the uncured layer 74a.
And the other portion becomes the cured layer 74b.

【0048】この後に現像処理すれば、未硬化層74a
のみを除去できるので、図9(c)に示すようにゲート
電極32の上方領域を除く部分の絶縁層33の上に樹脂
絶縁層75を積層することができ、絶縁層33と樹脂絶
縁層75とから形成される凹部76を備えた絶縁層が得
られる。この際に、感光性樹脂として、ポリイミドなど
のような絶縁膜として信頼性の高いものを用いれば、感
光性樹脂層を絶縁層の一部として十分に活用することが
できる。図9(c)に示す樹脂絶縁層75を形成したな
らば、後は、従来から行なわれている通常の成膜法を用
いて半導体層36、39、40を形成し、ソース電極3
7とドレイン電極38を形成することで、図9(d)に
示す構造の薄膜トランジスタ70を得ることができる。
If development processing is performed thereafter, the uncured layer 74a
Since only the insulating layer 33 can be removed, the resin insulating layer 75 can be laminated on the portion of the insulating layer 33 excluding the upper region of the gate electrode 32 as shown in FIG. An insulating layer having a recess 76 formed from is obtained. At this time, if a highly reliable insulating film such as polyimide is used as the photosensitive resin, the photosensitive resin layer can be fully utilized as a part of the insulating layer. After the resin insulating layer 75 shown in FIG. 9C is formed, the semiconductor layers 36, 39 and 40 are then formed using a conventional film forming method which has been conventionally performed, and the source electrode 3 is formed.
By forming 7 and the drain electrode 38, the thin film transistor 70 having the structure shown in FIG. 9D can be obtained.

【0049】なお、前記感光の際に絶縁層33の上面側
からフォトマスクを被せ、このフォトマスクを利用して
上面側から露光し、現像処理することで凹部76を形成
することもできる。
It is also possible to form the recess 76 by covering the insulating layer 33 with a photomask from the upper surface side at the time of the exposure, exposing from the upper surface side with the use of this photomask, and developing.

【0050】図10は本発明に係る薄膜トランジスタの
製造方法の第3の例について説明するためのものであ
る。まず、図10(a)に示すように、基板31上にゲ
ート電極32と絶縁層33を従来方法と同等の成膜法で
形成する。この状態では、ゲート電極32上の絶縁層3
3の上部には凸部33aが形成される。次に、絶縁層3
3に光を照射しながら薄膜を成長させる光CVDを利用
し、ゲート電極32の上方領域を除く部分に光を照射し
ながら図10(b)に示す絶縁層81、81を形成す
る。この際に、光を基板31の上方側から選択的に照射
しても良いし、基板31の裏面側から照射しても良い。
光を基板31の裏面側から照射する場合は、ゲート電極
32を遮光性の導電材料から形成しておけば、選択的に
光照射を行なわなくとも、ゲート電極32が遮光するの
でその周囲部分に選択的に光を照射することができる。
図10(b)に示す樹脂の絶縁層81を形成したなら
ば、後は、従来から行なわれている通常の成膜法を用い
て半導体層36、39、40を形成し、ソース電極37
とドレイン電極38を形成することで、図10(c)に
示す構造の薄膜トランジスタ80を得ることができる。
FIG. 10 is for explaining a third example of the method of manufacturing a thin film transistor according to the present invention. First, as shown in FIG. 10A, the gate electrode 32 and the insulating layer 33 are formed on the substrate 31 by the film forming method equivalent to the conventional method. In this state, the insulating layer 3 on the gate electrode 32
A convex portion 33 a is formed on the upper portion of 3. Next, the insulating layer 3
3 is used to grow a thin film while irradiating light, and the insulating layers 81 and 81 shown in FIG. 10B are formed while irradiating light to a portion other than the upper region of the gate electrode 32. At this time, the light may be selectively emitted from the upper side of the substrate 31 or may be emitted from the back side of the substrate 31.
In the case of irradiating light from the back surface side of the substrate 31, if the gate electrode 32 is formed of a light-shielding conductive material, the light is shielded by the gate electrode 32 without selective light irradiation, so that the surrounding area is Light can be selectively emitted.
After the insulating layer 81 made of the resin shown in FIG. 10B is formed, the semiconductor layers 36, 39 and 40 are then formed by using a conventional film forming method which has been conventionally performed, and the source electrode 37.
By forming the drain electrode 38 and the drain electrode 38, the thin film transistor 80 having the structure shown in FIG. 10C can be obtained.

【0051】[0051]

【発明の効果】以上説明したように本発明によれば、ゲ
ート電極の上方の絶縁層の上面が、その他の部分の絶縁
層の上面よりも低く形成されているので、透明の基板を
通過してきたバックライトなどの光がゲート電極の周囲
に入射され、その部分の半導体層で反射されても、ゲー
ト電極の上方の半導体層に光が入射する可能性が低くな
る。よって、半導体層に不要な光電流が生じることがな
く、薄膜トランジスタのオフ電流が従来構造よりも低く
なるので、薄膜トランジスタを駆動する場合のオン電流
とオフ電流の比、即ち、オンオフ比が向上する。また、
ドレイン電極の基部とゲート電極の周縁部との間の距離
は、絶縁層上部に凸部が形成されていた従来構造の薄膜
トランジスタよりも長くなるので、ゲート・ドレイン間
容量が減少する。よってスイッチングノイズが減少す
る。更に、従来の薄膜トランジスタは蓄積容量を設けて
見かけ上のスイッチングノイズを減らすような構造をと
っていたものが、蓄積容量を不要にできる。よって製造
時の歩留まりが向上するとともに、薄膜トランジスタを
液晶表示装置用基板として用いた場合に液晶表示装置の
開口率が向上する。
As described above, according to the present invention, the upper surface of the insulating layer above the gate electrode is formed lower than the upper surface of the insulating layer in other portions, so that the transparent substrate can pass through. Even if light such as a backlight is incident around the gate electrode and is reflected by the semiconductor layer in that portion, the possibility that the light is incident on the semiconductor layer above the gate electrode is reduced. Therefore, unnecessary photocurrent is not generated in the semiconductor layer, and the off-state current of the thin film transistor is lower than that in the conventional structure, so that the ratio of the on-state current and the off-state current when driving the thin film transistor, that is, the on-off ratio is improved. Also,
Since the distance between the base portion of the drain electrode and the peripheral portion of the gate electrode is longer than that in the thin film transistor having the conventional structure in which the convex portion is formed on the insulating layer, the gate-drain capacitance is reduced. Therefore, switching noise is reduced. Further, although the conventional thin film transistor has a structure in which a storage capacitor is provided to reduce apparent switching noise, the storage capacitor can be eliminated. Therefore, the yield at the time of manufacturing is improved, and the aperture ratio of the liquid crystal display device is improved when the thin film transistor is used as the substrate for the liquid crystal display device.

【0052】また、ゲート電極の上方の絶縁層に凹部が
形成されてその凹部の内側面が傾斜していると、この傾
斜した内側面が基板裏面側からの入射光をゲート電極の
外方側に反射するので、ゲート電極上方の半導体層に光
が入射することがなくなる。よって、半導体層に不要な
光電流が生じることがなく、薄膜トランジスタのオフ電
流が従来構造よりも低くなるので、薄膜トランジスタを
駆動する場合の、オンオフ比が向上する。また、ドレイ
ン電極の基部とゲート電極の周縁部との間の距離は、従
来の構造の場合よりも長くなるので、ゲート・ドレイン
間容量が減少する。よってスイッチングノイズが減少す
る。また、従来は蓄積容量を設けて見かけ上のスイッチ
ングノイズを減らすような構造をとっていたものが、蓄
積容量を不要にできる。よって歩留まりが向上するとと
もに、薄膜トランジスタを液晶表示装置用基板として用
いた場合に液晶表示装置の開口率が向上する。
Further, when a recess is formed in the insulating layer above the gate electrode and the inner side surface of the recess is inclined, the inclined inner side surface allows incident light from the back side of the substrate to the outside of the gate electrode. Since the light is reflected by the light, the light does not enter the semiconductor layer above the gate electrode. Therefore, unnecessary photocurrent is not generated in the semiconductor layer, and the off-state current of the thin film transistor is lower than that in the conventional structure, so that the on / off ratio is improved when the thin film transistor is driven. Further, the distance between the base of the drain electrode and the peripheral edge of the gate electrode is longer than in the case of the conventional structure, so that the gate-drain capacitance is reduced. Therefore, switching noise is reduced. Further, the conventional structure having a storage capacitor to reduce apparent switching noise can eliminate the need for the storage capacitor. Therefore, the yield is improved and the aperture ratio of the liquid crystal display device is improved when the thin film transistor is used as the substrate for the liquid crystal display device.

【0053】更に、ドレイン電極の端部がゲート電極の
上方領域外に設けられた構造とすることにより、ドレイ
ン電極とゲート電極とのオーバーラップ部分が無くなる
ので、バックライトが照射される部分を実質的なドレイ
ン(画素側)電極とすることができ、これによりゲート
・ドレイン間容量を減少させることができる。また、こ
の構造で、前記の構造と同様に絶縁層上面に凹部を形成
したものでは、同様に光電流によるリーク電流を抑える
ことができ、蓄積容量を不要にすることができる。よっ
て本構造においても、先の例の構造と同様にオン/オフ
比の優れた開口率の高い薄膜トランジスタあるいは液晶
表示装置用基板を提供できるとともに、製造時の歩留ま
りも向上する。
Further, by adopting a structure in which the end of the drain electrode is provided outside the upper region of the gate electrode, the overlapping portion of the drain electrode and the gate electrode is eliminated, so that the portion irradiated by the backlight is substantially formed. Drain (pixel side) electrode, thereby reducing the gate-drain capacitance. Further, in this structure, as in the case of the structure described above, in which the concave portion is formed on the upper surface of the insulating layer, the leak current due to the photocurrent can be suppressed similarly, and the storage capacitor can be eliminated. Therefore, also in this structure, it is possible to provide a thin film transistor having a high on / off ratio and a high aperture ratio or a substrate for a liquid crystal display device as in the case of the structure of the previous example, and also improve the manufacturing yield.

【0054】一方、薄膜トランジスタのゲート電極上方
の絶縁層の上部に凹部を形成するには、ゲート絶縁層を
形成した後に従来と同様に絶縁層を形成し、この絶縁層
上に形成されている凸部をフォトマスクを用いたエッチ
ングにより選択的に除去するならば、ゲート電極上の絶
縁層に凹部を形成することができ、これにより、前述し
たような構造であって、リーク電流やスイッチングノイ
ズの少ない薄膜トランジスタを製造できる。
On the other hand, in order to form the concave portion on the insulating layer above the gate electrode of the thin film transistor, after forming the gate insulating layer, the insulating layer is formed in the same manner as in the prior art, and the convex portion formed on the insulating layer is formed. If the portion is selectively removed by etching using a photomask, a concave portion can be formed in the insulating layer on the gate electrode, and thus, with the structure as described above, leakage current and switching noise can be prevented. A small number of thin film transistors can be manufactured.

【0055】次に、ゲート電極上に絶縁層を被覆した後
に、ゲート電極に負のバイアスを印加した状態で絶縁層
をプラズマエッチングするならば、正の電荷をゲート電
極の近傍に集中できるので、ゲート電極上方の絶縁層を
主体としてエッチングすることができ、ゲート電極上方
の絶縁層上部に凹部を形成できる。また、ゲート電極上
に絶縁層を形成した後に感光性樹脂を被覆し、ゲート電
極上方領域以外の部分を光硬化させ、未硬化部分を現像
して除去することで、ゲート電極上方の絶縁層上部に凹
部を形成できる。更に、ゲート電極上に絶縁層を形成し
た後に光CVDによりゲート電極上方以外の部分に選択
的に絶縁層を形成するならば、凹部を備えた絶縁層を生
成できる。 以上のことから、本発明方法を実施するこ
とで、前述したような構造であって、リーク電流やスイ
ッチングノイズの少ない薄膜トランジスタを製造でき
る。
Next, after the gate electrode is covered with the insulating layer, if the insulating layer is plasma-etched with a negative bias applied to the gate electrode, positive charges can be concentrated in the vicinity of the gate electrode. The insulating layer above the gate electrode can be mainly used for etching, and a recess can be formed above the insulating layer above the gate electrode. In addition, after forming an insulating layer on the gate electrode, a photosensitive resin is coated, the portion other than the upper region of the gate electrode is photo-cured, and the uncured portion is developed and removed. A recess can be formed in Further, if the insulating layer is formed on the gate electrode and then the insulating layer is selectively formed on the portion other than the upper portion of the gate electrode by photo-CVD, the insulating layer having the recess can be formed. From the above, by carrying out the method of the present invention, it is possible to manufacture a thin film transistor having the above-described structure and having less leakage current and switching noise.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は本発明に係る薄膜トランジスタの第1実
施例を示す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a thin film transistor according to the present invention.

【図2】図2は本発明に係る薄膜トランジスタの第2実
施例を示す断面図である。
FIG. 2 is a sectional view showing a second embodiment of the thin film transistor according to the present invention.

【図3】図3は本発明に係る薄膜トランジスタの第3実
施例を示す断面図である。
FIG. 3 is a sectional view showing a third embodiment of the thin film transistor according to the present invention.

【図4】図4は本発明に係る薄膜トランジスタの第1実
施例の等価回路を示す回路図である。
FIG. 4 is a circuit diagram showing an equivalent circuit of a first embodiment of the thin film transistor according to the present invention.

【図5】図5は従来の薄膜トランジスタのドレイン電流
とゲート電流の関係を示す図である。
FIG. 5 is a diagram showing a relationship between a drain current and a gate current of a conventional thin film transistor.

【図6】図6は本発明に係る薄膜トランジスタの第1実
施例および第2実施例のドレイン電流とゲート電流の関
係を示す図である。
FIG. 6 is a diagram showing the relationship between the drain current and the gate current in the first and second embodiments of the thin film transistor according to the present invention.

【図7】図7は本発明に係る薄膜トランジスタの製造方
法の第1の例を示す説明図である。
FIG. 7 is an explanatory view showing a first example of a method of manufacturing a thin film transistor according to the present invention.

【図8】図8は本発明に係る薄膜トランジスタの製造方
法の第2の例を示す説明図である。
FIG. 8 is an explanatory view showing a second example of the method of manufacturing a thin film transistor according to the present invention.

【図9】図9は本発明に係る薄膜トランジスタの製造方
法の第3の例を示す説明図である。
FIG. 9 is an explanatory diagram showing a third example of a method of manufacturing a thin film transistor according to the present invention.

【図10】図10は本発明に係る薄膜トランジスタの製
造方法の第4の例を示す説明図である。
FIG. 10 is an explanatory view showing a fourth example of the method of manufacturing a thin film transistor according to the present invention.

【図11】図11は従来のアクティブマトリックス液晶
表示装置の等価回路の一例を示す回路図である。
FIG. 11 is a circuit diagram showing an example of an equivalent circuit of a conventional active matrix liquid crystal display device.

【図12】図12は本発明者らが先に提案しているアク
ティブマトリックス液晶表示装置の一構造例の要部を示
す平面図である。
FIG. 12 is a plan view showing a main part of a structural example of an active matrix liquid crystal display device previously proposed by the present inventors.

【図13】図13は図12のAーA線に沿う断面図であ
る。
13 is a sectional view taken along the line AA of FIG.

【図14】図14は図13に示すアクティブマトリック
ス液晶表示装置の薄膜トランジスタの一部を示す拡大図
である。
14 is an enlarged view showing a part of a thin film transistor of the active matrix liquid crystal display device shown in FIG.

【図15】図15は従来知られいているアクティブマト
リックス液晶表示装置の等価回路の一例を示す回路図で
ある。
FIG. 15 is a circuit diagram showing an example of an equivalent circuit of a conventionally known active matrix liquid crystal display device.

【図16】図16は本発明者らが先に提案している独立
電極線を備えたアクティブマトリックス液晶表示装置の
等価回路を示す回路図である。
FIG. 16 is a circuit diagram showing an equivalent circuit of an active matrix liquid crystal display device provided with an independent electrode line, which has been previously proposed by the present inventors.

【符号の説明】[Explanation of symbols]

G 走査電極線、 S 信号電極線、 30、50、60、 薄膜トランジスタ、 70、80、 薄膜トランジスタ、 31 基板、 32 ゲート電極、 33 絶縁層、 35 凹部、 35a 傾斜面、 36 半導体層、 37 ソース電極、 38、38’、 ドレイン電極、 39、40、40’、 半導体層、 41、41’、41’’、チャネル部、 75、81、 絶縁層、 G scan electrode line, S signal electrode line, 30, 50, 60, thin film transistor, 70, 80, thin film transistor, 31 substrate, 32 gate electrode, 33 insulating layer, 35 recess, 35a inclined surface, 36 semiconductor layer, 37 source electrode, 38, 38 ', drain electrode, 39, 40, 40', semiconductor layer, 41, 41 ', 41' ', channel portion, 75, 81, insulating layer,

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に半導体層が形成され、半導体層上に隣接され
た対向状態でソース電極およびドレイン電極が形成され
てなり、前記ゲート電極上方の前記絶縁層の上面がゲー
ト電極の形成されていない部分の絶縁層の上面よりも低
く形成されてなることを特徴とする薄膜トランジスタ。
1. A gate electrode is formed on a transparent substrate, and an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode.
The semiconductor layer is formed on the insulating layer, the source electrode and the drain electrode are formed on the semiconductor layer so as to be adjacent to each other, and the upper surface of the insulating layer above the gate electrode is a portion where the gate electrode is not formed. A thin film transistor formed lower than the upper surface of the insulating layer.
【請求項2】 請求項1記載のゲート電極上方の絶縁層
の上面がゲート電極の形成されていない部分の絶縁層の
上面よりも低く形成されることにより、ゲート電極の上
方の絶縁層の上面側に凹部が形成され、この凹部の内側
面が傾斜されてなることを特徴とする薄膜トランジス
タ。
2. The upper surface of the insulating layer above the gate electrode according to claim 1 is formed lower than the upper surface of the insulating layer in a portion where the gate electrode is not formed, and thus the upper surface of the insulating layer above the gate electrode. A thin film transistor, characterized in that a concave portion is formed on the side and an inner side surface of the concave portion is inclined.
【請求項3】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に半導体層が形成され、半導体層上に隣接状態
でソース電極およびドレイン電極が形成されてなり、前
記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
れていない部分の絶縁層の上面よりも低く形成されてな
り、前記ドレイン電極とソース電極の相対向する端部の
うち、少なくともドレイン電極の端部が、ゲート電極の
上方領域外に位置されてなることを特徴とする薄膜トラ
ンジスタ。
3. A gate electrode is formed on a transparent substrate, and an insulating layer is formed to cover the upper surface of the transparent substrate and the gate electrode.
A semiconductor layer is formed on the insulating layer, a source electrode and a drain electrode are formed on the semiconductor layer in an adjacent state, and the upper surface of the insulating layer above the gate electrode is a portion of the insulating layer where the gate electrode is not formed. A thin film transistor which is formed to be lower than an upper surface, and at least an end portion of a drain electrode among end portions of the drain electrode and the source electrode facing each other is located outside an upper region of the gate electrode.
【請求項4】 透明の基板上に走査電極線と信号電極線
とがマトリックス状に配線され、走査電極線と信号電極
線とにより区画された部分に画素電極および薄膜トラン
ジスタが設けられてなる液晶表示装置用基板において、 基板上に前記走査電極線に接続されたゲート電極が形成
され、このゲート電極上に絶縁層を介して半導体層が形
成され、前記ゲート電極上方の絶縁層の上面がゲート電
極の形成されていない部分の絶縁層の上面よりも低く形
成されてなることを特徴とする液晶表示装置用基板。
4. A liquid crystal display in which scanning electrode lines and signal electrode lines are wired in a matrix on a transparent substrate, and pixel electrodes and thin film transistors are provided in a portion partitioned by the scanning electrode lines and the signal electrode lines. In the device substrate, a gate electrode connected to the scan electrode line is formed on the substrate, a semiconductor layer is formed on the gate electrode via an insulating layer, and the upper surface of the insulating layer above the gate electrode is the gate electrode. A substrate for a liquid crystal display device, which is formed so as to be lower than an upper surface of an insulating layer in a portion where no is formed.
【請求項5】 請求項4記載の液晶表示装置用基板にお
いて、画素電極に接続されたドレイン電極のソース電極
の端部と相対向する端部が、ゲート電極の上方領域外に
位置されてなることを特徴とする液晶表示装置用基板。
5. The liquid crystal display device substrate according to claim 4, wherein an end of the drain electrode connected to the pixel electrode, the end of the drain electrode facing the end of the source electrode is located outside the upper region of the gate electrode. A substrate for a liquid crystal display device characterized by the above.
【請求項6】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に半導体層が形成され、半導体層上に隣接状態
でソース電極およびドレイン電極が形成されてなり、前
記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
れていない部分の絶縁層の上面よりも低く形成されてな
る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
にこれらを覆わせて絶縁層を形成するとともに、ゲート
電極上方に形成された絶縁層の凸部を除く部分にレジス
トを被せ、前記絶縁層の凸部を主体としてエッチング
し、ゲート電極上方の絶縁層の上面をゲート電極が形成
されていない部分の絶縁層の上面よりも低くなるまでエ
ッチングしてゲート電極上方の絶縁層に凹部を形成し、
その後にレジストを除去してから絶縁層上に半導体層と
ソース電極とドレイン電極を形成することを特徴とする
薄膜トランジスタの製造方法。
6. A gate electrode is formed on a transparent substrate, and an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode,
A semiconductor layer is formed on the insulating layer, a source electrode and a drain electrode are formed on the semiconductor layer in an adjacent state, and the upper surface of the insulating layer above the gate electrode is a portion of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor that is formed to be lower than the upper surface, in which a gate electrode is formed on a substrate, an insulating layer is formed on the upper surface of the substrate and the gate electrode to cover them, and an insulating layer is formed above the gate electrode A portion of the formed insulating layer other than the convex portion is covered with a resist, and etching is performed mainly on the convex portion of the insulating layer, and the upper surface of the insulating layer above the gate electrode is the upper surface of the insulating layer where the gate electrode is not formed. To form a recess in the insulating layer above the gate electrode,
After that, the resist is removed, and then the semiconductor layer, the source electrode, and the drain electrode are formed on the insulating layer.
【請求項7】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に半導体層が形成され、半導体層上に隣接状態
でソース電極およびドレイン電極が形成されてなり、前
記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
れていない部分の絶縁層の上面よりも低く形成されてな
る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
にこれらを覆わせて絶縁層を形成するとともに、ゲート
電極に負の電圧を印加した状態でプラズマエッチングを
行なってゲート電極上方の絶縁層の凸部にプラズマイオ
ンを集中させてプラズマエッチングし、ゲート電極上方
の絶縁層の上面をゲート電極が形成されていない部分の
絶縁層の上面よりも低くなるまでプラズマエッチングし
てゲート電極上方の絶縁層に凹部を形成し、その後に絶
縁層上に半導体層とソース電極とドレイン電極を形成す
ることを特徴とする薄膜トランジスタの製造方法。
7. A gate electrode is formed on a transparent substrate, and an insulating layer is formed to cover the upper surface of the transparent substrate and the gate electrode,
A semiconductor layer is formed on the insulating layer, a source electrode and a drain electrode are formed on the semiconductor layer in an adjacent state, and the upper surface of the insulating layer above the gate electrode is a portion of the insulating layer where the gate electrode is not formed. A method for manufacturing a thin film transistor that is formed to be lower than the upper surface, in which a gate electrode is formed on a substrate, an insulating layer is formed on the upper surface of the substrate and the gate electrode to cover them, and a negative electrode is formed on the gate electrode. Plasma etching is performed with the voltage applied to concentrate the plasma ions on the convex portions of the insulating layer above the gate electrode to perform plasma etching. Plasma etching is performed until it becomes lower than the upper surface of the insulating layer to form a recess in the insulating layer above the gate electrode, and then the semiconductor layer and the source are formed on the insulating layer. A method of manufacturing a thin film transistor, which comprises forming an electrode and a drain electrode.
【請求項8】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に半導体層が形成され、半導体層上に隣接状態
でソース電極およびドレイン電極が形成されてなり、前
記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
れていない部分の絶縁層の上面よりも低く形成されてな
る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
にこれらを覆わせて絶縁層を形成し、ゲート電極上に形
成された絶縁層の凸部とその他の部分とに感光性樹脂を
塗布し、感光性樹脂の所望の部分に光を照射し、光照射
後に現像して前記凸部の上方の感光性樹脂を除去し、ゲ
ート電極上方の絶縁層に凹部を形成し、その後に絶縁層
上に半導体層とソース電極とドレイン電極を形成するこ
とを特徴とする半導体トランジスタの製造方法。
8. A gate electrode is formed on a transparent substrate, and an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode.
A semiconductor layer is formed on the insulating layer, a source electrode and a drain electrode are formed on the semiconductor layer in an adjacent state, and the upper surface of the insulating layer above the gate electrode is a portion of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor that is formed to be lower than the upper surface, in which a gate electrode is formed on a substrate, an insulating layer is formed by covering the upper surface of the substrate and the gate electrode, and then formed on the gate electrode. The photosensitive resin is applied to the convex portion and the other portion of the insulating layer, and the desired portion of the photosensitive resin is irradiated with light, and after the light irradiation is developed, the photosensitive resin above the convex portion is removed. Then, a recess is formed in the insulating layer above the gate electrode, and then the semiconductor layer, the source electrode, and the drain electrode are formed on the insulating layer.
【請求項9】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に半導体層が形成され、半導体層上に隣接状態
でソース電極およびドレイン電極が形成されてなり、前
記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
れていない部分の絶縁層の上面よりも低く形成されてな
る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
にこれらを覆わせて絶縁層を形成し、ゲート電極上に形
成された絶縁層の凸部を除く部分に光を照射しつつ光化
学気相成長法を実施してゲート電極上方の凸部以外の部
分に前記凸部よりも高くなるまで絶縁層を積層し、ゲー
ト電極上方に絶縁層の凹部を形成し、その後に絶縁層上
に半導体層とソース電極とドレイン電極を形成すること
を特徴とする半導体トランジスタの製造方法。
9. A gate electrode is formed on a transparent substrate, and an insulating layer is formed so as to cover the upper surface of the transparent substrate and the gate electrode.
A semiconductor layer is formed on the insulating layer, a source electrode and a drain electrode are formed on the semiconductor layer in an adjacent state, and the upper surface of the insulating layer above the gate electrode is a portion of the insulating layer where the gate electrode is not formed. A method of manufacturing a thin film transistor that is formed to be lower than the upper surface, in which a gate electrode is formed on a substrate, an insulating layer is formed by covering the upper surface of the substrate and the gate electrode, and then formed on the gate electrode. The photochemical vapor deposition method is performed while irradiating light on the portion of the insulating layer excluding the convex portion, and the insulating layer is laminated on the portion other than the convex portion above the gate electrode until it becomes higher than the convex portion, and the gate is formed. A method of manufacturing a semiconductor transistor, comprising forming a recess of an insulating layer above an electrode and then forming a semiconductor layer, a source electrode and a drain electrode on the insulating layer.
JP25863792A 1992-09-28 1992-09-28 Thin film transistor, liquid crystal display device, and method of manufacturing thin film transistor Expired - Lifetime JP2726786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25863792A JP2726786B2 (en) 1992-09-28 1992-09-28 Thin film transistor, liquid crystal display device, and method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25863792A JP2726786B2 (en) 1992-09-28 1992-09-28 Thin film transistor, liquid crystal display device, and method of manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH06112486A true JPH06112486A (en) 1994-04-22
JP2726786B2 JP2726786B2 (en) 1998-03-11

Family

ID=17323038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25863792A Expired - Lifetime JP2726786B2 (en) 1992-09-28 1992-09-28 Thin film transistor, liquid crystal display device, and method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2726786B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295165A (en) * 2002-01-29 2003-10-15 Seiko Epson Corp Liquid crystal display and electronic device
JP2007005757A (en) * 2005-06-21 2007-01-11 Lg Philips Lcd Co Ltd Thin film transistor, its manufacturing method, liquid crystal display device, and its manufacturing method
JP2014149410A (en) * 2013-02-01 2014-08-21 Mitsubishi Electric Corp Thin film transistor array substrate and method for manufacturing the same
CN109188814A (en) * 2018-10-15 2019-01-11 京东方科技集团股份有限公司 A kind of production method of display base plate, display device and display base plate
CN109285844A (en) * 2018-10-15 2019-01-29 深圳市华星光电技术有限公司 Array substrate and its manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816570A (en) * 1981-07-23 1983-01-31 Toshiba Corp Thin film field effect transistor
JPS62213165A (en) * 1986-03-13 1987-09-19 Nec Corp Thin-film transistor
JPS6367780A (en) * 1986-09-09 1988-03-26 Alps Electric Co Ltd Thin film transistor and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816570A (en) * 1981-07-23 1983-01-31 Toshiba Corp Thin film field effect transistor
JPS62213165A (en) * 1986-03-13 1987-09-19 Nec Corp Thin-film transistor
JPS6367780A (en) * 1986-09-09 1988-03-26 Alps Electric Co Ltd Thin film transistor and manufacture thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295165A (en) * 2002-01-29 2003-10-15 Seiko Epson Corp Liquid crystal display and electronic device
US7088408B2 (en) 2002-01-29 2006-08-08 Seiko Epson Corporation Liquid crystal display and electronic device
US7271866B2 (en) 2002-01-29 2007-09-18 Seiko Epson Corporation Liquid crystal display and electronic device
US7671941B2 (en) 2002-01-29 2010-03-02 Seiko Epson Corporation Liquid crystal display and electronic device
JP2007005757A (en) * 2005-06-21 2007-01-11 Lg Philips Lcd Co Ltd Thin film transistor, its manufacturing method, liquid crystal display device, and its manufacturing method
JP4718999B2 (en) * 2005-06-21 2011-07-06 エルジー ディスプレイ カンパニー リミテッド Thin film transistor substrate manufacturing method and liquid crystal display device thin film transistor manufacturing method
JP2014149410A (en) * 2013-02-01 2014-08-21 Mitsubishi Electric Corp Thin film transistor array substrate and method for manufacturing the same
CN109188814A (en) * 2018-10-15 2019-01-11 京东方科技集团股份有限公司 A kind of production method of display base plate, display device and display base plate
CN109285844A (en) * 2018-10-15 2019-01-29 深圳市华星光电技术有限公司 Array substrate and its manufacturing method

Also Published As

Publication number Publication date
JP2726786B2 (en) 1998-03-11

Similar Documents

Publication Publication Date Title
KR910009040B1 (en) Method of manufacturing an amphorous-silicon thin film transistor
US7910928B2 (en) TFT array substrate and method for fabricating the same
KR100231936B1 (en) Thin film transistor and manufacturing thereof
US6130729A (en) Method of making an AMLCD where the etch stopper is formed without first preparing a pattern mask
US20010028071A1 (en) Array substrate for use in LCD device and method of fabricating same
JPH09311342A (en) Display device
CN113394166B (en) Manufacturing method of array substrate, array substrate and display panel
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR101055188B1 (en) COMOS-TFT Array Substrate and Manufacturing Method Thereof
US7662660B2 (en) Thin film transistor array substrate and fabrication method thereof
JPH06295924A (en) Manufacture of liquid crystal display device
US20010005596A1 (en) Method for manufacturing thin film transistor liquid crystal display
TW569466B (en) Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method
JPH06326314A (en) Thin film transistor and its manufacture
KR100493976B1 (en) Projector equipped with semiconductor device, active matrix device and active matrix device
JP3696127B2 (en) Manufacturing method of matrix substrate for liquid crystal
JP3706043B2 (en) Manufacturing method of matrix substrate for liquid crystal
JP2726786B2 (en) Thin film transistor, liquid crystal display device, and method of manufacturing thin film transistor
JP3706033B2 (en) Manufacturing method of matrix substrate for liquid crystal
CN113948533A (en) Array substrate and manufacturing method thereof
JPH06169086A (en) Polycrystalline silicon thin film transistor
JPH0961811A (en) Liquid crystal panel
KR20060127645A (en) The array substrate with thin film transistor of complementary metal oxide semiconductor and method for fabricating the same
JP3071964B2 (en) Manufacturing method of liquid crystal display device
KR20070115235A (en) Display device having enhanced apperture ratio and manufacturing methode thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971118

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 15

EXPY Cancellation because of completion of term