JPH06112206A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06112206A JPH06112206A JP35928091A JP35928091A JPH06112206A JP H06112206 A JPH06112206 A JP H06112206A JP 35928091 A JP35928091 A JP 35928091A JP 35928091 A JP35928091 A JP 35928091A JP H06112206 A JPH06112206 A JP H06112206A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- electrodes
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 面実装型の半導体装置において，能動層の下
層にある基板層に直接に接続電極を形成させる断面構造
を有する半導体装置を得ること，及び保護樹脂の封止工
程を簡略化させる。 【構成】 予め基板層１の上層に能動層２を形成してお
き，この能動層２を素子領域を残してエッチングにより
除去し，素子領域の能動層2a,2b を形成する。次に基板
層１の表面に電極金属5a,5b,5cを形成してカソード電極
とし，電極金属5aの上にバンプ電極７を形成する。能動
層2a,2b の上に電極金属4a,4b を形成してアノード電極
とし，その上にバンプ電極6a,6b を形成する。バンプ電
極の表面を除いて，素子の上面に保護樹脂8a,8b,8c,8d
を封止する。
層にある基板層に直接に接続電極を形成させる断面構造
を有する半導体装置を得ること，及び保護樹脂の封止工
程を簡略化させる。 【構成】 予め基板層１の上層に能動層２を形成してお
き，この能動層２を素子領域を残してエッチングにより
除去し，素子領域の能動層2a,2b を形成する。次に基板
層１の表面に電極金属5a,5b,5cを形成してカソード電極
とし，電極金属5aの上にバンプ電極７を形成する。能動
層2a,2b の上に電極金属4a,4b を形成してアノード電極
とし，その上にバンプ電極6a,6b を形成する。バンプ電
極の表面を除いて，素子の上面に保護樹脂8a,8b,8c,8d
を封止する。
Description
【産業上の利用分野】本発明は半導体装置，特に面実装
される半導体装置に関する。
される半導体装置に関する。
【従来技術】従来の面実装型の半導体装置，例えばショ
ットキーバリアダイオードとしては，例えば図４に示す
ような構造がある。図４にしたがって説明すると，半導
体基板層１上にカソード電極5aを取り出すためには予
め，高抵抗の能動層2a,2b に不純物拡散等を行い, 低抵
抗層９を形成しておく必要があった。この低抵抗層９は
本来必須のものではなく，カソード電極を取り出すため
の媒介物である。また，この半導体装置を回路基板上に
実装する際は，この半導体装置の全表面を保護樹脂８で
モールドしておく必要がある。このような従来の面実装
型の半導体装置では半導体の製造工程と保護樹脂の封止
工程が煩雑であった。
ットキーバリアダイオードとしては，例えば図４に示す
ような構造がある。図４にしたがって説明すると，半導
体基板層１上にカソード電極5aを取り出すためには予
め，高抵抗の能動層2a,2b に不純物拡散等を行い, 低抵
抗層９を形成しておく必要があった。この低抵抗層９は
本来必須のものではなく，カソード電極を取り出すため
の媒介物である。また，この半導体装置を回路基板上に
実装する際は，この半導体装置の全表面を保護樹脂８で
モールドしておく必要がある。このような従来の面実装
型の半導体装置では半導体の製造工程と保護樹脂の封止
工程が煩雑であった。
【発明が解決しようとする課題】本発明は，面実装型の
半導体装置において，能動層の下層にある基板層に直接
に接続電極を形成させる断面構造を有する半導体装置を
得ること，及び保護樹脂の封止工程を簡略化させるを課
題とするものである。
半導体装置において，能動層の下層にある基板層に直接
に接続電極を形成させる断面構造を有する半導体装置を
得ること，及び保護樹脂の封止工程を簡略化させるを課
題とするものである。
【課題を解決するための手段】本発明はこのような課題
を解決するため，接続電極を取り出す方法として能動層
をエッチングにより除去し基板層から直接電極を取る方
法と，その周囲を金属電極で囲みカソード電極と接続す
る。さらに前記の周囲電極の上部及び側面を樹脂で被覆
するものである。
を解決するため，接続電極を取り出す方法として能動層
をエッチングにより除去し基板層から直接電極を取る方
法と，その周囲を金属電極で囲みカソード電極と接続す
る。さらに前記の周囲電極の上部及び側面を樹脂で被覆
するものである。
【実施例】図１は本発明の一実施例であるショットキー
バリアダイオードの製造工程を示す図である。図１(a)
に示すように，まず基板層１の上層に能動層２が形成さ
れ，さらに最上層には酸化膜３が形成される。そして能
動層２の上面にはガードリング21a,21b が形成される。
つぎに図１(b) に示すように能動層２のエピタキシャル
ウェーハーにおいて半導体装置を形成する領域を残し，
その他の領域の能動層２を基板層１の上面に達するまで
エッチングにて除去し，能動層2a,2b の二つの素子領域
を残す。つぎに図１(c) に示すように，一部露出した基
板層１の表面には金属電極5a,5b,5cを形成する。これら
の金属電極5a,5b,5cらは図２(h) に示すように能動層2
a,2b のそれぞれの上に形成される素子領域を取り囲む
ように形成され，カソード電極およびカソード周囲電極
となる。また酸化膜3a,3b のそれぞれの中心部を除去し
て能動層2a,2b の上に金属電極4a,4b を形成してそれぞ
れアノード電極とする。つぎに図１(d) に示すように，
ポリイミド等の感光性の熱可塑性樹脂を用いフォトリソ
グラフィー工程で金属電極4a,4b 及び金属電極5aを除い
て被覆する。被覆保護樹脂は8aは基板層１と金属電極5b
と能動層2aと酸化膜3aと金属電極4aとそれらの相互境界
面を被覆する。保護樹脂8b,8c,8dについても同様であ
る。つぎに図１(e) に示すように，金属電極4a,4b 及び
金属電極5aにはそれぞれ半田付け印刷工程または銀メッ
キ工程によりバンプ電極6a,6b,7 を形成する。以上でシ
ョットキーバリアダイオードが完成するが，これらの工
程は縦方向・横方向それぞれ多数が連なって一枚のウェ
ーハで同時に形成される。そして上記の工程が完成した
のちに各半導体装置の縁をダイシングで切断する。完成
図は図２に示す。図２(f) は電気回路図，図２(g) は完
成断面図，図２(h) は半切断見取図であって金属電極等
の配置を判りやすくするため，保護樹脂8a,8b,8c,8d と
バンプ電極6a,6b,7 を省いて示している。このように形
成されたショットキーバリアダイオードにおいて，能動
層２のエッチングにより容易に基板層１の表面に金属電
極5aによるカソード電極を形成することができる。また
前記エッチングと同時に行われる素子領域の周囲のエッ
チング後に，基板層１の表面に金属電極5b,5c が形成さ
れる。これら金属電極5b,5c はカソード周囲電極はして
作用し，ラテラル方向（図１の左右方向）の電流集中が
緩和される。さらに，素子の周辺部には能動層がなくな
り，基板層１より内側に能動層2a,2b が位置して，その
部分は保護樹脂8a,8b,8c,8c 等で被覆される構造となる
ため，従来のような全表面にわたる樹脂封止工程を必要
とせず，チップ化（ダイシング工程）後にそのまま実装
に供することができる。以上はショットキーバリアダイ
オードについての実施例を説明したが，本発明は一般の
pn接合ダイオードやトランジスタ等についても適用でき
るものである。図３は素子領域をpn接合にした実施例の
部分図であって，能動層2aにp 型半導体を拡散により形
成し，その上部に金属電極4aを形成する。その他の構造
については，図１乃至図２に示すものと同一である。
バリアダイオードの製造工程を示す図である。図１(a)
に示すように，まず基板層１の上層に能動層２が形成さ
れ，さらに最上層には酸化膜３が形成される。そして能
動層２の上面にはガードリング21a,21b が形成される。
つぎに図１(b) に示すように能動層２のエピタキシャル
ウェーハーにおいて半導体装置を形成する領域を残し，
その他の領域の能動層２を基板層１の上面に達するまで
エッチングにて除去し，能動層2a,2b の二つの素子領域
を残す。つぎに図１(c) に示すように，一部露出した基
板層１の表面には金属電極5a,5b,5cを形成する。これら
の金属電極5a,5b,5cらは図２(h) に示すように能動層2
a,2b のそれぞれの上に形成される素子領域を取り囲む
ように形成され，カソード電極およびカソード周囲電極
となる。また酸化膜3a,3b のそれぞれの中心部を除去し
て能動層2a,2b の上に金属電極4a,4b を形成してそれぞ
れアノード電極とする。つぎに図１(d) に示すように，
ポリイミド等の感光性の熱可塑性樹脂を用いフォトリソ
グラフィー工程で金属電極4a,4b 及び金属電極5aを除い
て被覆する。被覆保護樹脂は8aは基板層１と金属電極5b
と能動層2aと酸化膜3aと金属電極4aとそれらの相互境界
面を被覆する。保護樹脂8b,8c,8dについても同様であ
る。つぎに図１(e) に示すように，金属電極4a,4b 及び
金属電極5aにはそれぞれ半田付け印刷工程または銀メッ
キ工程によりバンプ電極6a,6b,7 を形成する。以上でシ
ョットキーバリアダイオードが完成するが，これらの工
程は縦方向・横方向それぞれ多数が連なって一枚のウェ
ーハで同時に形成される。そして上記の工程が完成した
のちに各半導体装置の縁をダイシングで切断する。完成
図は図２に示す。図２(f) は電気回路図，図２(g) は完
成断面図，図２(h) は半切断見取図であって金属電極等
の配置を判りやすくするため，保護樹脂8a,8b,8c,8d と
バンプ電極6a,6b,7 を省いて示している。このように形
成されたショットキーバリアダイオードにおいて，能動
層２のエッチングにより容易に基板層１の表面に金属電
極5aによるカソード電極を形成することができる。また
前記エッチングと同時に行われる素子領域の周囲のエッ
チング後に，基板層１の表面に金属電極5b,5c が形成さ
れる。これら金属電極5b,5c はカソード周囲電極はして
作用し，ラテラル方向（図１の左右方向）の電流集中が
緩和される。さらに，素子の周辺部には能動層がなくな
り，基板層１より内側に能動層2a,2b が位置して，その
部分は保護樹脂8a,8b,8c,8c 等で被覆される構造となる
ため，従来のような全表面にわたる樹脂封止工程を必要
とせず，チップ化（ダイシング工程）後にそのまま実装
に供することができる。以上はショットキーバリアダイ
オードについての実施例を説明したが，本発明は一般の
pn接合ダイオードやトランジスタ等についても適用でき
るものである。図３は素子領域をpn接合にした実施例の
部分図であって，能動層2aにp 型半導体を拡散により形
成し，その上部に金属電極4aを形成する。その他の構造
については，図１乃至図２に示すものと同一である。
【発明の効果】本発明は以上述べたように能動層へのエ
ッチングにより，金属電極を半導体基板層表面に取り出
してカソード及びカソード周囲電極とする。また能動層
を被覆する保護樹脂を有する構造としたため，電極の基
板表面への取り出しが容易になり，またラテラル方向の
電流集中を緩和することができる。またチップ化後の樹
脂封止工程を必要としないため工程，材料共に経済的と
なる。 それにより薄形化が可能になり実装密度が向上
する。
ッチングにより，金属電極を半導体基板層表面に取り出
してカソード及びカソード周囲電極とする。また能動層
を被覆する保護樹脂を有する構造としたため，電極の基
板表面への取り出しが容易になり，またラテラル方向の
電流集中を緩和することができる。またチップ化後の樹
脂封止工程を必要としないため工程，材料共に経済的と
なる。 それにより薄形化が可能になり実装密度が向上
する。
【図１】本発明によるショットキーバリアダイオードの
工程を示す図である。
工程を示す図である。
【図２】本発明によるショットキーバリアダイオードの
構造図である。
構造図である。
【図３】本発明によるダイオードの構造の部分図であ
る。
る。
【図４】従来のショトキーバリアダイオードの構造の一
例を示す図である。
例を示す図である。
１…基板層 ２，2a,2b …能動層 21a,21b …ガードリング 22…p 層 ３, 3a,3b …酸化膜 4a,4b …電極金属（アノード） 5a,5b,5c…電極金属（カソード） 6a,6b …バンプ電極（アノード） ７…バンプ電極（カソード） 8a,8b,8c,8d …保護樹脂
Claims (2)
- 【請求項１】面実装型半導体装置において，エッチング
により能動層を素子領域を残して一部除去し，その除去
した能動層の下部の基板層に直接電極金属を形成し，そ
の電極金属上にバンプ電極を設けてなることを特徴とす
る半導体装置。 - 【請求項２】前記バンプ電極を除いた上面に熱可塑性樹
脂で被覆することを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35928091A JP3070705B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35928091A JP3070705B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112206A true JPH06112206A (ja) | 1994-04-22 |
| JP3070705B2 JP3070705B2 (ja) | 2000-07-31 |
Family
ID=18463693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35928091A Expired - Fee Related JP3070705B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070705B2 (ja) |
-
1991
- 1991-12-27 JP JP35928091A patent/JP3070705B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070705B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9397022B2 (en) | Semiconductor device having a locally reinforced metallization structure | |
| KR100272686B1 (ko) | 반도체장치및그제조방법 | |
| JPH0671062B2 (ja) | 樹脂封止型半導体装置 | |
| JP2012138584A (ja) | 半導体装置の製造方法 | |
| US3616348A (en) | Process for isolating semiconductor elements | |
| JPH07193070A (ja) | 化合物半導体装置 | |
| US7015576B2 (en) | Semiconductor device which prevents light from entering therein | |
| US4524376A (en) | Corrugated semiconductor device | |
| JP3070705B2 (ja) | 半導体装置 | |
| JP2010050315A (ja) | ショットキーバリアダイオード | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPH0613552A (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| JP6734736B2 (ja) | チップダイオードおよび回路モジュール | |
| US20220302046A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| JP2000223693A (ja) | 半導体装置の製造方法 | |
| JP2003046094A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP4946693B2 (ja) | 半導体装置 | |
| JP2003332493A (ja) | 半導体装置の製造方法 | |
| JPS6064481A (ja) | 半導体装置 | |
| JP2022190416A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPH0697422A (ja) | プレーナ型半導体装置 | |
| JPS61134063A (ja) | 半導体装置 | |
| JP2006237210A (ja) | 半導体装置 | |
| JPS59150471A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000510 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |