JPH06111735A - Display apapratus provided with field emission type cathode and mounting method of emission type cathode - Google Patents

Display apapratus provided with field emission type cathode and mounting method of emission type cathode

Info

Publication number
JPH06111735A
JPH06111735A JP25658192A JP25658192A JPH06111735A JP H06111735 A JPH06111735 A JP H06111735A JP 25658192 A JP25658192 A JP 25658192A JP 25658192 A JP25658192 A JP 25658192A JP H06111735 A JPH06111735 A JP H06111735A
Authority
JP
Japan
Prior art keywords
field emission
face plate
substrate
fec
emission cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25658192A
Other languages
Japanese (ja)
Inventor
Hisashi Nakada
久士 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP25658192A priority Critical patent/JPH06111735A/en
Publication of JPH06111735A publication Critical patent/JPH06111735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

PURPOSE:To mount a FEC against an anode as a light emitting display part installed in a vacuum container of a fluorescent display apparatus while positioning the FEC correctly. CONSTITUTION:A electric field-effect type cathode(FEC) having an emitter 7 is formed on a Si substrate 1. Bump 10, 9 are formed respectively a gate electrode layer 5 and an emitter electrode 8 of the FEC. An anode 15 is formed on a face plate 11. Whiel the FEC 2 being kept downward, the Si substrate 1 is mounted on the face plate 11. Positioning of the FEC and the anode 15 is carried out and the bumps 9, 10 are connected with a wiring conductor 12. A back plate is layered on the substrate 1 and the back plate and the face plate 11 are pressed to pinch and fix the Si substrate between them. In this condition, the back plate and the face plate 11 are sealed with a seal paste 17.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電界放出形陰極を基板上
に実装する方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a field emission cathode on a substrate.

【0002】[0002]

【従来の技術】電界放出形陰極は、例えば蛍光表示管等
のように、表示部としての陽極を備えた表示管の電子源
として利用することができる。そのような場合には、表
示管の外囲器を構成している基板の内面に、電界放出形
陰極を直接実装するのが普通であった。
2. Description of the Related Art A field emission type cathode can be used as an electron source of a display tube having an anode as a display portion such as a fluorescent display tube. In such a case, it is usual to mount the field emission cathode directly on the inner surface of the substrate forming the envelope of the display tube.

【0003】図2は電界放出形陰極が実装された従来の
蛍光表示管である。同図に示すように、電界放出形陰極
の従来の実装方法によれば、外囲器100の一部である
ガラス基板101の内面に、Al薄膜からなる陰極導体
102及び配線導体が直接形成されている。その上に絶
縁層103とゲート電極層104を積層し、フォトエッ
チングによってこの両層にホール105を形成する。そ
して、該ホール105内の陰極導体102上にコーン形
状のエミッタ106を蒸着法により形成する。
FIG. 2 shows a conventional fluorescent display tube in which a field emission cathode is mounted. As shown in the figure, according to the conventional method of mounting a field emission cathode, the cathode conductor 102 and the wiring conductor made of an Al thin film are directly formed on the inner surface of the glass substrate 101 which is a part of the envelope 100. ing. An insulating layer 103 and a gate electrode layer 104 are stacked on top of this, and holes 105 are formed in both layers by photoetching. Then, a cone-shaped emitter 106 is formed on the cathode conductor 102 in the hole 105 by vapor deposition.

【0004】図2において、電界放出形陰極が実装され
たガラス基板101と対面している他方のガラス基板1
07には、蛍光体層を有する陽極108が所定のパター
ンで形成されている。各陽極108は衝立109によっ
て区画されており、陽極108のパターンに対応するよ
うな所定のパターンで形成された前記電界放出形陰極に
それぞれ対面している。
In FIG. 2, the other glass substrate 1 facing the glass substrate 101 on which the field emission cathode is mounted.
On 07, an anode 108 having a phosphor layer is formed in a predetermined pattern. Each of the anodes 108 is partitioned by a screen 109, and faces each of the field emission cathodes formed in a predetermined pattern corresponding to the pattern of the anodes 108.

【0005】[0005]

【発明が解決しようとする課題】表示管の外囲器を構成
している基板の内面に電界放出形陰極を直接実装する従
来の方法によれば、電界放出形陰極のパターンと陽極の
パターンとの位置合わせが困難であるという問題があっ
た。
According to the conventional method of directly mounting the field emission type cathode on the inner surface of the substrate constituting the envelope of the display tube, the pattern of the field emission type cathode and the pattern of the anode are formed. There was a problem that it was difficult to align the positions.

【0006】即ち、前述した蛍光表示管の外囲器100
を形成するには、電界放出形陰極を有するガラス基板1
01と陽極108を有する他のガラス基板107とを所
定間隔をおいて対面させ、封着材を用いて加熱封着する
必要がある。この時、正しく位置合わせした両ガラス基
板101,107を両側から押圧するが、その力の方向
は完全に同一にはできないので、位置合わせが正しく行
なわれていたとしても封着後には陰極と陽極のパターン
が合致しなくなってしまうことがある。
That is, the envelope 100 of the above-mentioned fluorescent display tube.
To form a glass substrate having a field emission cathode 1
01 and another glass substrate 107 having the anode 108 are faced to each other at a predetermined interval and heat-sealed with a sealing material. At this time, the properly aligned glass substrates 101 and 107 are pressed from both sides, but the directions of the forces cannot be completely the same. Therefore, even if the alignment is correctly performed, the cathode and the anode are not sealed after sealing. The pattern of may not match.

【0007】本発明は、真空容器内に配設された陽極に
対して陰極を正しく位置合わせできる電界放出形陰極を
実装した表示装置及び電界放出形陰極の実装方法を提供
することを目的としている。
It is an object of the present invention to provide a display device in which a field emission cathode is mounted and a method for mounting the field emission cathode in which the cathode can be properly aligned with the anode arranged in the vacuum container. .

【0008】[0008]

【課題を解決するための手段】本発明に係る電界放出形
陰極を実装した表示装置は、バンプ接続用の配線導体と
陽極電極が形成されたフェイスプレートと、前記陽極電
極に対面して設けられた基板上の電界放出形陰極と、前
記電界放出形陰極のゲート電極上と前記基板上の端子電
極上に形成されたバンプと、前記基板をフェイスプレー
トに押圧して固着させるバックプレートを有することを
特徴としている。また本発明に係る電界放出形陰極の実
装方法は、配線導体と陽極導体をフェイスプレート上に
形成する工程と、前記陽極電極に所定間隔をおいて対面
するようにバンプを有する電界放出形陰極を前記フェイ
スプレート上に位置決めする工程と、前記電界放出形陰
極をバックプレートによって前記フェイスプレートに押
圧するとともに該バックプレートを前記フェイスプレー
トに固着させて前記電界放出形陰極の密封された実装室
を形成する工程とを有している。
A display device mounted with a field emission type cathode according to the present invention is provided with a face plate having a wiring conductor for bump connection and an anode electrode, and facing the anode electrode. A field emission cathode on the substrate, bumps formed on the gate electrode of the field emission cathode and terminal electrodes on the substrate, and a back plate for pressing and fixing the substrate to a face plate. Is characterized by. Further, a method for mounting a field emission type cathode according to the present invention comprises a step of forming a wiring conductor and an anode conductor on a face plate, and a field emission type cathode having bumps so as to face the anode electrode at a predetermined interval. Positioning on the face plate, pressing the field emission type cathode to the face plate by a back plate and fixing the back plate to the face plate to form a sealed mounting chamber for the field emission type cathode. And the process of doing.

【0009】[0009]

【実施例】本実施例は、蛍光表示装置における電界放出
形陰極の実装方法に関するものである。図1は、カソー
ド導体として作用するSi基板1上に形成された電界放
出形陰極2(以下、FEC2と略称する。)を有する蛍
光表示装置3の断面図である。同図に示すように、Si
基板1上には、SiO2 からなる絶縁層4とNbからな
るゲート電極層5が積層されている。絶縁層4とゲート
電極層5には直径1μm程度のホール6が形成されてお
り、ホール6内にはMoからなるコーン形状のエミッタ
7が形成されている。該エミッタ7の高さは、前記絶縁
層上のゲートのSi基板からの高さと同一である。ま
た、Si基板1の一部にはMoからなるカソード導体端
子8が形成されている。このカソード導体端子8は、ホ
ール6を形成する工程で前記絶縁層4に直径100μm
程度の穴を同時に形成し、さらにエミッタ7を形成する
工程でこの穴に同時にMoを蒸着させることでエミッタ
7及びゲート5のSi基板からの高さと同一に形成でき
る。
EXAMPLE This example relates to a method of mounting a field emission type cathode in a fluorescent display device. FIG. 1 is a cross-sectional view of a fluorescent display device 3 having a field emission cathode 2 (hereinafter abbreviated as FEC 2) formed on a Si substrate 1 acting as a cathode conductor. As shown in FIG.
An insulating layer 4 made of SiO 2 and a gate electrode layer 5 made of Nb are laminated on the substrate 1. A hole 6 having a diameter of about 1 μm is formed in the insulating layer 4 and the gate electrode layer 5, and a cone-shaped emitter 7 made of Mo is formed in the hole 6. The height of the emitter 7 is the same as the height of the gate on the insulating layer from the Si substrate. A cathode conductor terminal 8 made of Mo is formed on a part of the Si substrate 1. The cathode conductor terminal 8 has a diameter of 100 μm on the insulating layer 4 in the step of forming the hole 6.
It is possible to form the same height as the height of the emitter 7 and the gate 5 from the Si substrate by simultaneously forming holes of a certain degree and further vaporizing Mo in the holes in the step of forming the emitter 7.

【0010】このカソード導体端子8と、前記ゲート電
極層5には、それぞれ同一高さのバンプ9,10を形成
しておく。後述するように、このバンプ9,10によ
り、FEC2を実装した時のFEC2と陽極の間隔が定
まり、例えば5〜50μm程度に設定できる。さらに、
バンプ9はカソード導体端子8と配線導体12を接続導
通させ、バンプ10はゲート電極6とゲート接続配線導
体18とを接続導通させている。
Bumps 9 and 10 having the same height are formed on the cathode conductor terminal 8 and the gate electrode layer 5, respectively. As will be described later, the bumps 9 and 10 determine the distance between the FEC 2 and the anode when the FEC 2 is mounted, and can be set to, for example, about 5 to 50 μm. further,
The bump 9 connects the cathode conductor terminal 8 and the wiring conductor 12 to each other, and the bump 10 connects the gate electrode 6 and the gate connection wiring conductor 18 to each other.

【0011】バンプの形成方法としては、めっきによる
方法とワイヤーボンディングの1st側を使用するスタ
ッドバンプ法、更に導電粒子を電極パッドに形成する方
法等が考えられる。めっき法は、電極パッド上にAuめ
っきを用いてバンプを形成する方法である。バンプを形
成する方法としては、一番実績のある方法である。形成
方法としては、電極パッド上にバリアーメタルを形成
し、レジストを塗布する。このレジストをパッド部分だ
け開け、Auめっきを行なう。この場合レジストの厚み
がバンプの高さになる。めっき終了後レジスト及び余分
なバリアーメタルの除去を行ない、バンプ形成は終了す
る。めっきバンプには、電極に直接形成する方法と、一
度ガラス基板等に形成してから電極に転写する転写バン
プ法がある。バンプの高さは、レジストの塗布厚で決定
する。現状では、通常のレジストを使用した場合で、3
〜20μm、厚膜レジストを使用して20〜40μm程
度の高さである。
As a method of forming bumps, a method by plating, a stud bump method using the first side of wire bonding, a method of forming conductive particles on electrode pads, and the like can be considered. The plating method is a method of forming bumps on the electrode pads by using Au plating. This is the most proven method for forming bumps. As a forming method, a barrier metal is formed on the electrode pad and a resist is applied. Only the pad portion of this resist is opened and Au plating is performed. In this case, the resist thickness becomes the bump height. After the plating is completed, the resist and excess barrier metal are removed, and the bump formation is completed. The plating bump includes a method of directly forming on the electrode and a transfer bump method of forming on the glass substrate or the like and then transferring to the electrode. The height of the bump is determined by the resist coating thickness. Currently, when using a normal resist, 3
The height is about 20 to 40 μm using a thick film resist.

【0012】スタッドバンプ法は、ワイヤーボンディン
グの1st側を使用してバンプを形成する方法である。
形成方法としては、ボールボンディングで1stボンデ
ィングを行ない、ボンディング後にワイヤーをカットす
るか、2ndボンディングをバンプ低部の上面にボンデ
ィングする。スタッドバンプでは、高さの規定はワイヤ
ー径によって決定する。この場合ワイヤーが細ければバ
ンプは低くなり、太いほど高くなる。現状では、30〜
50μm程度である。また、ボールボンディングの変わ
りにウエッジボンディングを使用するとバンプの高さは
1〜2μmの高さにすることができる。
The stud bump method is a method of forming bumps using the first side of wire bonding.
As a forming method, 1st bonding is performed by ball bonding and a wire is cut after the bonding, or 2nd bonding is bonded to the upper surface of the lower portion of the bump. For stud bumps, the height regulation is determined by the wire diameter. In this case, the thinner the wire, the lower the bump, and the thicker the wire, the higher the bump. Currently, 30 ~
It is about 50 μm. If wedge bonding is used instead of ball bonding, the height of the bump can be increased to 1-2 μm.

【0013】導電粒子をバンプに使用する方法によれ
ば、導電粒子を電極パッド上に並べその粒子を使って接
続を行なう。導電粒子をバンプに並べる方法としては、
光粘着方法を使用して電極パッド上に選択的に導電粒子
を形成する方法が一般的である。この他の方法として
は、レジスト中に導電粒子を分散させ、そのレジストを
塗布してパターンニングし、電極上のみに形成する方法
等が発表されている。
According to the method of using the conductive particles for the bumps, the conductive particles are arranged on the electrode pad and the particles are used for connection. As a method of arranging conductive particles on bumps,
A method of selectively forming conductive particles on the electrode pad using a photoadhesive method is common. As another method, a method has been disclosed in which conductive particles are dispersed in a resist, the resist is applied and patterned to form only on the electrode.

【0014】次に、ガラス又はアルミナ製のフェイスプ
レート11の内面に、陰極導体に接続する配線導体12
とゲート電極層5に接続する配線導体18と陽極導体1
3を、導電性薄膜をフォトリソの手段で処理して形成す
る。陽極導体13上に所定のパターンで蛍光体層14を
形成し、発光表示部としての陽極15を構成する。
Next, the wiring conductor 12 connected to the cathode conductor is formed on the inner surface of the face plate 11 made of glass or alumina.
And the wiring conductor 18 and the anode conductor 1 connected to the gate electrode layer 5
3 is formed by processing the conductive thin film by means of photolithography. A phosphor layer 14 is formed in a predetermined pattern on the anode conductor 13 to form an anode 15 as a light emitting display section.

【0015】次に、FEC2を陽極15に向けて、前記
Si基板1をフェイスプレート11上に実装する。この
時、Si基板1上のエミッタ7のパターンとフェイスプ
レート11上の陽極15のパターンとを正しく位置合わ
せできるように顕微鏡で見ながらSi基板1をフェイス
ダウンでフェイスプレート11上に載置する。またバン
プ9,10が配線導体12,18の所定位置に接続され
るようにする。本工程において、前記バンプ9,10に
は導電ペーストを転写しておき、実装後に導電ペースト
を硬化させてFEC2及びSi基板1をフェイスプレー
ト11上により確実に仮固定するようにしてもよい。
Next, the Si substrate 1 is mounted on the face plate 11 with the FEC 2 facing the anode 15. At this time, the Si substrate 1 is placed face down on the face plate 11 while observing with a microscope so that the pattern of the emitter 7 on the Si substrate 1 and the pattern of the anode 15 on the face plate 11 can be correctly aligned. The bumps 9 and 10 are connected to the wiring conductors 12 and 18 at predetermined positions. In this step, a conductive paste may be transferred to the bumps 9 and 10 and the conductive paste may be hardened after mounting to securely and temporarily fix the FEC 2 and the Si substrate 1 on the face plate 11.

【0016】前記フェイスプレート11と対面するバッ
クプレート16を用意し、フェイスプレート11及びバ
ックプレート16の各内面周辺部に、低軟化点ガラスを
主成分とする封着用のシールペースト17をあらかじめ
形成しておく。このバックプレート16を前記フェイス
プレート11に対して位置決めし、前記Si基板1上に
載せる。そしてバックプレート16とフェイスプレート
11でSi基板1を挟むようにして両プレート11,1
6を加圧し、その状態で封着工程を行なってFEC2を
実装室18内に封止する。
A back plate 16 facing the face plate 11 is prepared, and a sealing paste 17 having a low softening point glass as a main component for sealing is preliminarily formed on the inner peripheral portions of the face plate 11 and the back plate 16. Keep it. The back plate 16 is positioned with respect to the face plate 11 and placed on the Si substrate 1. Then, the Si substrate 1 is sandwiched between the back plate 16 and the face plate 11, and both plates 11, 1
6 is pressurized, and a sealing process is performed in that state to seal the FEC 2 in the mounting chamber 18.

【0017】そしてFEC2及び陽極15が収納された
実装室18内を真空にする。真空にする方法としては、
バックプレート16に排気管を設けて実装室内を吸引す
る方法、バックプレート16に設けた排気孔から吸引し
て蓋で封止する方法、そして真空中で封着を行なう方法
の三方法が考えられる。
Then, the inside of the mounting chamber 18 in which the FEC 2 and the anode 15 are housed is evacuated. As a method of applying a vacuum,
Three methods are conceivable: a method of providing an exhaust pipe on the back plate 16 to suck the inside of the mounting chamber, a method of sucking from an exhaust hole provided on the back plate 16 to seal with a lid, and a method of sealing in vacuum. .

【0018】本実施例の方法乃至構造によれば、バック
プレート16がFEC2を常に加圧している状態にある
ので、FEC2に設けられたバンプ9,10は常に配線
導体12に強く押し付けられて確実に接触するので、電
気的な接続状態が非常に良好となる。
According to the method or structure of the present embodiment, since the back plate 16 is constantly pressing the FEC 2, the bumps 9 and 10 provided on the FEC 2 are always strongly pressed against the wiring conductor 12 to ensure the reliability. , The electrical connection is very good.

【0019】また、バンプ9,10が加圧されて若干変
形するため、バンプ9,10の高さにバラツキがなくな
り、FEC2と陽極15の間隔が均一になる。
Further, since the bumps 9 and 10 are pressed and slightly deformed, there is no variation in the height of the bumps 9 and 10, and the spacing between the FEC 2 and the anode 15 becomes uniform.

【0020】以上説明した一実施例では、FEC2をS
i基板1上に形成した。一般にSi基板は、表示素子の
基板として利用しうるような大きなものを製造するのは
困難であったが、本実施例によれば、それぞれFECを
形成した多数の小さなSi基板をフェイスプレートの陽
極に対してそれぞれ正確に位置決めした後、一枚のバッ
クプレート16で固定するという実装方法がとれる。な
お、FECはガラス製の基板上に形成してもよい。
In the embodiment described above, the FEC2 is set to S
It was formed on the i substrate 1. In general, it is difficult to manufacture a large Si substrate that can be used as a substrate for a display device, but according to the present embodiment, a large number of small Si substrates each having an FEC formed thereon are used as anodes for face plates. A mounting method is possible in which the back plates 16 are accurately positioned and then fixed with one back plate 16. The FEC may be formed on a glass substrate.

【0021】[0021]

【発明の効果】本発明に係る表示装置又はFECの実装
方法によれば、バンプを有するFECを陽極を有するフ
ェイスプレート上に位置決めし、FECをバックプレー
トで押圧してフェイスプレートとの間に固定している。
このため、本発明によれば次のような効果が得られる。
According to the display device or the FEC mounting method of the present invention, the FEC having the bumps is positioned on the face plate having the anode, and the FEC is pressed by the back plate to be fixed between the FEC and the face plate. is doing.
Therefore, according to the present invention, the following effects can be obtained.

【0022】(1)FECと陽極の間隔はバンプの高さ
によって決まるので均一かつ正確に設定できる。
(1) Since the distance between the FEC and the anode is determined by the height of the bump, it can be set uniformly and accurately.

【0023】(2)二枚のプレートでFECを挟む構造
となるので、FECが封着時に剥がれることがなく、実
装時の不良が少ない。特に、Si基板上に形成したFE
Cをガラス基板上に実装する場合には、Siとガラスの
熱膨張係数のちがいによって剥がれやすくなるはずであ
るが、本発明による構造によれば剥がれることがない。
(2) Since the FEC is sandwiched between two plates, the FEC does not come off during sealing, and there are few defects during mounting. In particular, FE formed on Si substrate
When C is mounted on a glass substrate, peeling should easily occur due to the difference in the thermal expansion coefficient between Si and glass, but the structure according to the present invention does not peel it.

【0024】(3)バンプは、FECと陽極の間隔を保
つためのスペーサと電気的接続という二つの機能を有し
ている。このため、スペーサと電気的接続部材の双方を
それぞれ設ける必要がない。
(3) The bump has two functions, that is, a spacer for keeping the distance between the FEC and the anode, and an electrical connection. Therefore, it is not necessary to provide both the spacer and the electrical connection member.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.

【図2】従来の技術を示す断面図である。FIG. 2 is a cross-sectional view showing a conventional technique.

【符号の説明】[Explanation of symbols]

2 電界放出形陰極(FEC) 9,10 バンプ 11 フェースプレート 12 配線導体 13 陽極導体 16 バックプレート 18 実装室 2 field emission type cathode (FEC) 9,10 bump 11 face plate 12 wiring conductor 13 anode conductor 16 back plate 18 mounting chamber

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 バンプ接続用の配線導体と陽極電極が形
成されたフェイスプレートと、前記陽極電極に対面して
設けられた基板上の電界放出形陰極と、前記電界放出形
陰極のゲート電極上と前記基板上の端子電極上に形成さ
れたバンプと、前記基板をフェイスプレートに押圧して
固着させるバックプレートを有することを特徴とする電
界放出形陰極を実装した表示装置。
1. A face plate on which a wiring conductor for bump connection and an anode electrode are formed, a field emission cathode on a substrate provided facing the anode electrode, and a gate electrode of the field emission cathode. And a bump formed on a terminal electrode on the substrate, and a back plate for pressing and fixing the substrate to a face plate.
【請求項2】 前記バンプは、導電性を有し、同一の高
さである請求項1記載の電界放出形陰極を実装した表示
装置。
2. The display device having the field emission cathode according to claim 1, wherein the bumps have conductivity and have the same height.
【請求項3】 配線導体と陽極電極をフェイスプレート
上に形成する工程と、前記陽極電極に所定間隔をおいて
対面するようにバンプを有する電界放出形陰極を前記フ
ェイスプレート上に位置決めする工程と、前記電界放出
形陰極をバックプレートによって前記フェイスプレート
に押圧するとともに該バックプレートを前記フェイスプ
レートに固着させて前記電界放出形陰極の密封された実
装室を形成する工程とを有する電界放出形陰極の実装方
法。
3. A step of forming a wiring conductor and an anode electrode on a face plate, and a step of positioning a field emission cathode having bumps on the face plate so as to face the anode electrode at a predetermined interval. Pressing the field emission cathode against the face plate by a back plate and fixing the back plate to the face plate to form a sealed mounting chamber of the field emission cathode. How to implement.
【請求項4】 前記フェイスプレート及び前記バックプ
レートがガラス基板からなり、前記バックプレートを前
記フェイスプレートに固着させるのに低軟化点ガラスを
主成分とするシール材を用いた請求項3記載の電界放出
形陰極の実装方法。
4. The electric field according to claim 3, wherein the face plate and the back plate are made of glass substrates, and a sealing material containing low softening point glass as a main component is used to fix the back plate to the face plate. Emission type cathode mounting method.
【請求項5】 前記実装室内が真空雰囲気とされた請求
項3記載の電界放出形陰極の実装方法。
5. The method for mounting a field emission cathode according to claim 3, wherein the mounting chamber is set to a vacuum atmosphere.
【請求項6】 前記電界放出形陰極を前記フェイスプレ
ート上に位置決めする工程において、電界放出形陰極に
形成されたバンプに導電性接着材を塗布してフェイスプ
レートに仮固定することを特徴とする請求項3記載の電
界放出形陰極の実装方法。
6. A step of positioning the field emission cathode on the face plate, wherein bumps formed on the field emission cathode are coated with a conductive adhesive and temporarily fixed to the face plate. The method for mounting a field emission cathode according to claim 3.
JP25658192A 1992-09-25 1992-09-25 Display apapratus provided with field emission type cathode and mounting method of emission type cathode Pending JPH06111735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25658192A JPH06111735A (en) 1992-09-25 1992-09-25 Display apapratus provided with field emission type cathode and mounting method of emission type cathode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25658192A JPH06111735A (en) 1992-09-25 1992-09-25 Display apapratus provided with field emission type cathode and mounting method of emission type cathode

Publications (1)

Publication Number Publication Date
JPH06111735A true JPH06111735A (en) 1994-04-22

Family

ID=17294625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25658192A Pending JPH06111735A (en) 1992-09-25 1992-09-25 Display apapratus provided with field emission type cathode and mounting method of emission type cathode

Country Status (1)

Country Link
JP (1) JPH06111735A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997378A (en) * 1995-09-29 1999-12-07 Micron Technology, Inc. Method for evacuating and sealing field emission displays
US7825591B2 (en) 2006-02-15 2010-11-02 Panasonic Corporation Mesh structure and field-emission electron source apparatus using the same
US8044596B2 (en) * 2007-10-16 2011-10-25 Futaba Corporation Electron emissive element and display element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482147A (en) * 1990-07-24 1992-03-16 Futaba Corp Fluorescent printer head

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482147A (en) * 1990-07-24 1992-03-16 Futaba Corp Fluorescent printer head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997378A (en) * 1995-09-29 1999-12-07 Micron Technology, Inc. Method for evacuating and sealing field emission displays
US7825591B2 (en) 2006-02-15 2010-11-02 Panasonic Corporation Mesh structure and field-emission electron source apparatus using the same
US8044596B2 (en) * 2007-10-16 2011-10-25 Futaba Corporation Electron emissive element and display element

Similar Documents

Publication Publication Date Title
US6172456B1 (en) Field emission display
US5786232A (en) Multi-layer electrical interconnection methods and field emission display fabrication methods
EP0808508B1 (en) Methods of mechanical and electrical substrate connection
JPH06111735A (en) Display apapratus provided with field emission type cathode and mounting method of emission type cathode
JP2001351512A (en) Manufacturing method for field emission cathode
JPH06295689A (en) Fluorescent display device and manufacture of fluorescent display device
US5893788A (en) Support aligning fixture
JP3579464B2 (en) Micro electron gun and manufacturing method thereof
JP2718329B2 (en) Semiconductor mounting substrate for fluorescent display tubes
EP0990249B1 (en) Spacer pads for field emission device
US6749476B2 (en) Field emission display cathode (FED) plate with an internal via and the fabrication method for the cathode plate
KR100459878B1 (en) The method for manufacturing field emission display spacer
JPH04291388A (en) Fluorescent display device
JPH11250795A (en) Functional element array and its manufacture
KR20000005864A (en) Field emission cathode and method for manufacturing same
JPH08328486A (en) Image display device manufacturing method
JP2003059435A (en) Vessel for display device
JP2000348652A (en) Fluorescent character display device
JPH05334975A (en) Ic-incorporated fluorescent character display tube and manufacture thereof
JPH0429323A (en) Formation of metallic projection and its transcription method
JPS6210833A (en) Manufacture of display device
JPH0660955U (en) Fluorescent display
JPH09293470A (en) Fluorescent character display device
JPH0589805A (en) Chip-in glass type fluorescent display panel
JP2002289095A (en) Manufacturing method of substrate for discharge display apparatus