JPH06101239B2 - アナログ信号波形の調整回路 - Google Patents
アナログ信号波形の調整回路Info
- Publication number
- JPH06101239B2 JPH06101239B2 JP3004231A JP423191A JPH06101239B2 JP H06101239 B2 JPH06101239 B2 JP H06101239B2 JP 3004231 A JP3004231 A JP 3004231A JP 423191 A JP423191 A JP 423191A JP H06101239 B2 JPH06101239 B2 JP H06101239B2
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- analog
- circuit
- signal waveform
- dynamic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Input From Keyboards Or The Like (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２つのアナログダイナ
ミックメモリ回路に記憶される２つのアナログ信号波形
を比較する回路に関し、特に、比較のために２つのアナ
ログダイナミックメモリ回路に記憶されるアナログ信号
波形の振幅及び／又は周波数を等しくするための回路に
関する。
ミックメモリ回路に記憶される２つのアナログ信号波形
を比較する回路に関し、特に、比較のために２つのアナ
ログダイナミックメモリ回路に記憶されるアナログ信号
波形の振幅及び／又は周波数を等しくするための回路に
関する。
【０００２】
【従来の技術】ＣＣＤ等の遅延素子を含む閉ループ内に
アナログ信号をその振幅値を保持して（ループ利得を１
として）循環して当該アナログ信号を記憶するアナログ
ダイナミックメモリ回路が知られている。このアナログ
ダイナミックメモリ回路（以下これをＡＤＭという）の
応用の一つとして、アナログ信号波形の比較がある。す
なわち、２つのＡＤＭにそれぞれ記憶されているアナロ
グ信号波形が同一波形であるか否かを比較する。
アナログ信号をその振幅値を保持して（ループ利得を１
として）循環して当該アナログ信号を記憶するアナログ
ダイナミックメモリ回路が知られている。このアナログ
ダイナミックメモリ回路（以下これをＡＤＭという）の
応用の一つとして、アナログ信号波形の比較がある。す
なわち、２つのＡＤＭにそれぞれ記憶されているアナロ
グ信号波形が同一波形であるか否かを比較する。
【０００３】この比較の方法の一つとして、両者の差を
とる方法がある。即ち、その差がゼロであれば同一波形
と見做すことができる。二つの信号をそれぞれＳ1 (t)
及びＳ2(t)として後述の数１及び数２のように表される
とする。このとき、その二つの間に次のような関係が成
立するとすれば、すなわち、振幅：Ａ1 ＝Ａ2 及び周波
数（ピッチ）：ｆ1 ＝ｆ2 であれば、この二つの信号は
同一の波形であると言える。換言すれば、これら二つの
信号の差「Ｄ」が後述の数３で表される様にゼロとな
る。
とる方法がある。即ち、その差がゼロであれば同一波形
と見做すことができる。二つの信号をそれぞれＳ1 (t)
及びＳ2(t)として後述の数１及び数２のように表される
とする。このとき、その二つの間に次のような関係が成
立するとすれば、すなわち、振幅：Ａ1 ＝Ａ2 及び周波
数（ピッチ）：ｆ1 ＝ｆ2 であれば、この二つの信号は
同一の波形であると言える。換言すれば、これら二つの
信号の差「Ｄ」が後述の数３で表される様にゼロとな
る。
【０００４】一般には２つのＡＤＭに記憶されているア
ナログ信号波形のそれぞれの振幅も周波数（ピッチ）も
異なるため、二つの波の差をとってもそれは単に二つの
信号の合成波となるだけである。例えば、音声認識を考
えてみよう。ある人がある言葉の音声を第１のＡＤＭに
記憶させたとする。その後その同一人が全く同じ言葉を
発生して第２のＡＤＭに記憶させたとする。しかし、第
１のＡＤＭに記憶された音声信号と第２のＡＤＭに記憶
された音声信号とは必ずしも同じ振幅・周波数にはなら
ない。すなわち、その人が同じ言葉を発してもその時々
によって、声の大きさも、高さも異なるからである。単
純な三角関数で現せば、後述の数４の如くなる。従っ
て、ＡＤＭを利用して同一人の同じ言葉の発音を比較す
る場合、その二つのＡＤＭに記憶されている音声信号の
振幅および周波数を合わせる必要がある。
ナログ信号波形のそれぞれの振幅も周波数（ピッチ）も
異なるため、二つの波の差をとってもそれは単に二つの
信号の合成波となるだけである。例えば、音声認識を考
えてみよう。ある人がある言葉の音声を第１のＡＤＭに
記憶させたとする。その後その同一人が全く同じ言葉を
発生して第２のＡＤＭに記憶させたとする。しかし、第
１のＡＤＭに記憶された音声信号と第２のＡＤＭに記憶
された音声信号とは必ずしも同じ振幅・周波数にはなら
ない。すなわち、その人が同じ言葉を発してもその時々
によって、声の大きさも、高さも異なるからである。単
純な三角関数で現せば、後述の数４の如くなる。従っ
て、ＡＤＭを利用して同一人の同じ言葉の発音を比較す
る場合、その二つのＡＤＭに記憶されている音声信号の
振幅および周波数を合わせる必要がある。
【０００５】
【発明が解決しようとする課題】本発明は、２つのＡＤ
Ｍに記憶されるアナログ信号波形の振幅及び／又は周波
数を一致させる回路を提供することを課題とする。
Ｍに記憶されるアナログ信号波形の振幅及び／又は周波
数を一致させる回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】二つのＡＤＭに記憶され
るアナログ信号波形の振幅を一致させるためには、二つ
のＡＤＭに記憶されるアナログ信号の振幅のピーク値を
比較し、その比較結果に基づいて、一方のアナログ信号
波形の振幅の増幅減衰を行う増幅減衰回路の増幅減衰率
を調整すればよい。
るアナログ信号波形の振幅を一致させるためには、二つ
のＡＤＭに記憶されるアナログ信号の振幅のピーク値を
比較し、その比較結果に基づいて、一方のアナログ信号
波形の振幅の増幅減衰を行う増幅減衰回路の増幅減衰率
を調整すればよい。
【０００７】また、二つのＡＤＭに記憶されるアナログ
信号波形の周波数を一致させるためには、二つのＡＤＭ
に記憶されるアナログ信号波形のそれぞれのピーク値間
隔を比較し、その比較結果に基づいて、一方のＡＤＭに
記憶されるアナログ信号波形の循環速度を調整すればよ
い。
信号波形の周波数を一致させるためには、二つのＡＤＭ
に記憶されるアナログ信号波形のそれぞれのピーク値間
隔を比較し、その比較結果に基づいて、一方のＡＤＭに
記憶されるアナログ信号波形の循環速度を調整すればよ
い。
【０００８】
【実施例】先ず、アナログ信号波形の振幅調整回路を図
面を用いて詳細に説明する。図１は本発明の振幅調整回
路の一実施例の概略図である。第１のＡＤＭ１及び第２
のＡＤＭ２は、それぞれ一連の複数の電荷蓄積セルを有
するＣＣＤ等の遅延素子１１、２１からから構成され
る。第１及び第２のＡＤＭの各電荷蓄積セルにはそれぞ
れ一連の第１のダイオード群１２及び第２のダイオード
群２２がその一端（アノード側）で順方向接続されてお
り、これらダイオードの他端（カソード側）は共通して
全て接続されて抵抗器Ｒ１、Ｒ２を通してマイナス電源
に接続される。各ダイオードの陽極側には各セルの電圧
Ｖi が掛かっているが、その内の最大の電圧値ＶMAX に
よって抵抗器Ｒ１及びＲ２の両端に掛かる電圧が決ま
る。
面を用いて詳細に説明する。図１は本発明の振幅調整回
路の一実施例の概略図である。第１のＡＤＭ１及び第２
のＡＤＭ２は、それぞれ一連の複数の電荷蓄積セルを有
するＣＣＤ等の遅延素子１１、２１からから構成され
る。第１及び第２のＡＤＭの各電荷蓄積セルにはそれぞ
れ一連の第１のダイオード群１２及び第２のダイオード
群２２がその一端（アノード側）で順方向接続されてお
り、これらダイオードの他端（カソード側）は共通して
全て接続されて抵抗器Ｒ１、Ｒ２を通してマイナス電源
に接続される。各ダイオードの陽極側には各セルの電圧
Ｖi が掛かっているが、その内の最大の電圧値ＶMAX に
よって抵抗器Ｒ１及びＲ２の両端に掛かる電圧が決ま
る。
【０００９】第１のＡＤＭ１及び第２のＡＤＭ２は、そ
れらループ利得を１とされて、それぞれにアナログ信号
波形が記憶されているものとする。それぞれのＡＤＭの
各ダイオード群からの共通出力は、それぞれのＡＤＭの
或るセルの内の最高電圧値である。これら２つの出力は
電圧比較回路３の２つの入力に印加される。この比較回
路３の出力、即ち、２つの入力信号の差信号が利得制御
回路４に入力され、この制御回路４により、第２のＡＤ
Ｍ２の閉ループ内に挿入された可変増幅器５の利得・減
衰度が調節される。したがって、ＡＤＭ２のループ利得
が調整され、第２のＡＤＭに記憶されいてる信号のレベ
ルが第２のＡＤＭのループの信号レベルに合致する様に
その振幅が調整される。なお、第２のＡＤＭの全てのセ
ルの信号に対して、即ち第２のＡＤＭに保持されるアナ
ログ信号波形が１循環するまで、同一利得又は減衰度に
よりその振幅調整がなされることは言うまでもない。
れらループ利得を１とされて、それぞれにアナログ信号
波形が記憶されているものとする。それぞれのＡＤＭの
各ダイオード群からの共通出力は、それぞれのＡＤＭの
或るセルの内の最高電圧値である。これら２つの出力は
電圧比較回路３の２つの入力に印加される。この比較回
路３の出力、即ち、２つの入力信号の差信号が利得制御
回路４に入力され、この制御回路４により、第２のＡＤ
Ｍ２の閉ループ内に挿入された可変増幅器５の利得・減
衰度が調節される。したがって、ＡＤＭ２のループ利得
が調整され、第２のＡＤＭに記憶されいてる信号のレベ
ルが第２のＡＤＭのループの信号レベルに合致する様に
その振幅が調整される。なお、第２のＡＤＭの全てのセ
ルの信号に対して、即ち第２のＡＤＭに保持されるアナ
ログ信号波形が１循環するまで、同一利得又は減衰度に
よりその振幅調整がなされることは言うまでもない。
【００１０】以下、アナログ信号波形のピッチ調整回路
を図面を用いて詳細に説明する。図２は本発明のピッチ
調整回路の一実施例の概略回路図である。第１のＡＤＭ
３及び第２のＡＤＭ４は、それぞれ一連の複数の電荷蓄
積セルを有するＣＣＤ等の遅延素子３１、４１から構成
される。遅延素子３１、４１はクロックパルス発生器Ｃ
１、Ｃ２から発生されるクロックパルスにより駆動され
て、アナログ信号波形が閉ループ中を循環する。第１及
び第２のＡＤＭの最端電荷蓄積セルには、ダイオード３
２、４２がその一端（アノード側）で順方向接続されて
おり、これらダイオードの他端（カソード側）は抵抗器
Ｒ３、Ｒ４を介してマイナス電源に接続される。各ダイ
オードのアノード側には各セルの電圧値が印加され、カ
ソード側には、先に検出されて記憶された各アナログ信
号波形のピーク電圧値が、ピーク検出器６、７によって
印加される。従って、信号のピーク値を持ったセルに接
続されているダイオードの両端の電圧値はゼロとなる。
すなわち、ピーク値を持つセルを見出すには、ダイオー
ド３２、４２の両端の電圧がゼロのものをピーク検出器
６、７により検出すればよい。
を図面を用いて詳細に説明する。図２は本発明のピッチ
調整回路の一実施例の概略回路図である。第１のＡＤＭ
３及び第２のＡＤＭ４は、それぞれ一連の複数の電荷蓄
積セルを有するＣＣＤ等の遅延素子３１、４１から構成
される。遅延素子３１、４１はクロックパルス発生器Ｃ
１、Ｃ２から発生されるクロックパルスにより駆動され
て、アナログ信号波形が閉ループ中を循環する。第１及
び第２のＡＤＭの最端電荷蓄積セルには、ダイオード３
２、４２がその一端（アノード側）で順方向接続されて
おり、これらダイオードの他端（カソード側）は抵抗器
Ｒ３、Ｒ４を介してマイナス電源に接続される。各ダイ
オードのアノード側には各セルの電圧値が印加され、カ
ソード側には、先に検出されて記憶された各アナログ信
号波形のピーク電圧値が、ピーク検出器６、７によって
印加される。従って、信号のピーク値を持ったセルに接
続されているダイオードの両端の電圧値はゼロとなる。
すなわち、ピーク値を持つセルを見出すには、ダイオー
ド３２、４２の両端の電圧がゼロのものをピーク検出器
６、７により検出すればよい。
【００１１】ピッチ間隔を検出するには、このダイオー
ド３２、４２両端電圧ゼロの時間をはかればよいが、そ
れには、時間経過を追って第１のダイオード両端電圧ゼ
ロから第２のそれに至るまでの、クロックパルス発生器
Ｃ１、Ｃ２から発生されるクロックパルスをカウンタ８
で計測する。すなわち、これをＡＤＭ１及びＡＤＭ２そ
れぞれについて行い、カウンタ８によってそれぞれのピ
ッチ間隔であるＰ1 およびＰ2 を計測する。
ド３２、４２両端電圧ゼロの時間をはかればよいが、そ
れには、時間経過を追って第１のダイオード両端電圧ゼ
ロから第２のそれに至るまでの、クロックパルス発生器
Ｃ１、Ｃ２から発生されるクロックパルスをカウンタ８
で計測する。すなわち、これをＡＤＭ１及びＡＤＭ２そ
れぞれについて行い、カウンタ８によってそれぞれのピ
ッチ間隔であるＰ1 およびＰ2 を計測する。
【００１２】計測されたＰ1 およびＰ2 について、その
比を算出する、または差「ｄ＝Ｐ1 −Ｐ2 」を求める。
クロック制御電圧回路９はこの比較差に応じたクロック
制御電圧を発生して、これをＡＤＭ２のクロックパルス
発生器Ｃ２に印加してクロックパルス発振周波数を調節
する。これによって、ＡＤＭ２のピッチ間隔がＡＤＭ１
のそれより短ければ、ＡＤＭ２のクロック・パルス発振
周波数を調整する。これによって、ＡＤＭ２のピッチ間
隔がＡＤＭ１のそれよりも短ければ、ＡＤＭ２のクロッ
ク・パルス発生周期は長くなる。すなわち、クロックが
遅くなる。ＡＤＭ２のピッチ間隔が長くなればＡＤＭ２
のクロックは早くなる。
比を算出する、または差「ｄ＝Ｐ1 −Ｐ2 」を求める。
クロック制御電圧回路９はこの比較差に応じたクロック
制御電圧を発生して、これをＡＤＭ２のクロックパルス
発生器Ｃ２に印加してクロックパルス発振周波数を調節
する。これによって、ＡＤＭ２のピッチ間隔がＡＤＭ１
のそれより短ければ、ＡＤＭ２のクロック・パルス発振
周波数を調整する。これによって、ＡＤＭ２のピッチ間
隔がＡＤＭ１のそれよりも短ければ、ＡＤＭ２のクロッ
ク・パルス発生周期は長くなる。すなわち、クロックが
遅くなる。ＡＤＭ２のピッチ間隔が長くなればＡＤＭ２
のクロックは早くなる。
【００１３】このようにして、ＡＤＭ１及びＡＤＭ２そ
れぞれに記憶されているアナログ信号のピッチ間隔を揃
えることができる。
れぞれに記憶されているアナログ信号のピッチ間隔を揃
えることができる。
【００１４】
【発明の効果】本発明によると、二つのＡＤＭに記憶さ
れるアナログ信号振幅及び／又はピッチ（周波数）を一
致させることが可能となり、２つのアナログ信号が本質
的に同一か否かを決定するための前処理が達成される。
れるアナログ信号振幅及び／又はピッチ（周波数）を一
致させることが可能となり、２つのアナログ信号が本質
的に同一か否かを決定するための前処理が達成される。
【００１５】
【数式の表示１】 Ｓ1 (t) = Ａ1 ・ｓｉｎ（２πｆ1t） ・・・数１ Ｓ2 (t) = Ａ2 ・ｓｉｎ（２πｆ2t） ・・・数２ Ｄ＝Ｓ1 (t) −Ｓ2 (t) ＝０ ・・・数３ Ｄ＝Ｓ1 (t) −Ｓ2 (t) ＝Ａ1 ・ｓｉｎ（２πｆ1t）−Ａ2 ・ｓｉｎ（２πｆ2t）・・・数４
【図１】本発明のアナログ信号波形の振幅調整回路の一
実施例の概略図である。
実施例の概略図である。
【図２】本発明のアナログ信号波形のピッチ調整回路の
一実施例の概略図である。
一実施例の概略図である。
１，２，３，４ ＡＤＭ ３ 比較回路 ４ 利得制御回路 ５ 可変増幅器 １１，２１ 遅延素子 １２，２２ ダイオード群 Ｒ１，Ｒ２ 抵抗器 ３２，４２ ダイオード、 ６，７ ピーク検出器 ８ カウンタ ９ クロック制御電圧回路 Ｒ１，Ｒ２，Ｒ３，Ｒ３ 抵抗器 Ｃ１，Ｃ２，Ｃ３，Ｃ４ クロックパルス発生器。
Claims (2)
- 【請求項１】アナログ信号波形遅延素子を含む閉ループ
からそれぞれ構成され、当該閉ループに第１及び第２の
アナログ信号波形が循環する第１及び第２のアナログダ
イナミックメモリ回路、第１及び第２のアナログダイナ
ミックメモリ回路に記憶されるアナログ信号波形のそれ
ぞれのピーク値を検出する第１及び第２のピーク検出
器、第１及び第２のピーク検出器によって検出されたそ
れぞれのピーク値の比又は差を求める比較回路、及び前
記比較回路からの比較差信号に応じてその増幅減衰率が
変化され、第１又は第２のアナログ信号波形の振幅の増
幅減衰を行う増幅減衰率可変の増幅減衰器から構成さ
れ、２つのアナログ信号波形の振幅を等しくするアナロ
グ信号波形の調整回路。 - 【請求項２】アナログ信号波形遅延素子を含む閉ループ
からそれぞれ構成され、当該閉ループに第１及び第２の
アナログ信号波形が循環する第１及び第２のアナログダ
イナミックメモリ回路、第１及び第２のアナログダイナ
ミックメモリ回路に記憶されるアナログ信号波形のピー
ク値をそそれぞれ検出する第１及び第２のピーク検出
器、第１及び第２のピーク検出器によって検出されたそ
れぞれのピーク値間隔を測定するピーク値間隔測定手
段、第１及び第２のアナログ信号波形の各ピーク値間隔
の比又は差を求める比較回路、及びこの比較回路からの
比較差信号に応じて、第１又は第２のアナログダイナミ
ックメモリ回路中のアナログ信号波形の循環速度を変更
する手段から構成され、２つのアナログ信号波形のピッ
チを等しくするアナログ信号波形の調整回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004231A JPH06101239B2 (ja) | 1991-01-18 | 1991-01-18 | アナログ信号波形の調整回路 |
| US07/782,802 US5285410A (en) | 1991-01-18 | 1991-10-25 | Circuit for adjusting analog signal waveforms |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004231A JPH06101239B2 (ja) | 1991-01-18 | 1991-01-18 | アナログ信号波形の調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04243097A JPH04243097A (ja) | 1992-08-31 |
| JPH06101239B2 true JPH06101239B2 (ja) | 1994-12-12 |
Family
ID=11578797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004231A Expired - Lifetime JPH06101239B2 (ja) | 1991-01-18 | 1991-01-18 | アナログ信号波形の調整回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5285410A (ja) |
| JP (1) | JPH06101239B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534322A (en) * | 1978-08-31 | 1980-03-10 | Toshiba Corp | Maximum and minimum wave shape memory device |
| JPS5817598A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Denshi Ltd | 連続波形記憶方式 |
| US5055845A (en) * | 1984-03-30 | 1991-10-08 | Datajet, Inc. | Signal digitizing method and system utilizing time delay of the input signal |
| US4575683A (en) * | 1985-04-10 | 1986-03-11 | Harris Corporation | Apparatus and method for removing an offset signal |
| JPH0230000A (ja) * | 1988-07-19 | 1990-01-31 | Adamusu Syst:Kk | アナログ・ダイナミック・メモリ回路 |
-
1991
- 1991-01-18 JP JP3004231A patent/JPH06101239B2/ja not_active Expired - Lifetime
- 1991-10-25 US US07/782,802 patent/US5285410A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04243097A (ja) | 1992-08-31 |
| US5285410A (en) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900702644A (ko) | 라디오 주파수 신호용 전력 증폭기 | |
| US4280387A (en) | Frequency following circuit | |
| CA2135816A1 (en) | Transmission circuit with improved gain control loop | |
| RU2222025C2 (ru) | Устройство и способ преобразования потока носителей заряда в частотный сигнал | |
| JPH06101239B2 (ja) | アナログ信号波形の調整回路 | |
| US4399414A (en) | Low-noise pulse conditioner | |
| US4372324A (en) | Analog peak voltage detector in a defibrillator | |
| JP3260533B2 (ja) | 電流検出装置 | |
| SU834878A2 (ru) | Устройство сравнени | |
| SU1003298A2 (ru) | Генератор шума | |
| SU766006A1 (ru) | Способ измерени посто нного тока | |
| JPH07140979A (ja) | 過渡識別高調波発生器 | |
| SU1023648A1 (ru) | Стохастический преобразователь напр жени | |
| CA1173516A (en) | Sine wave to triangel wave convertor | |
| SU857960A1 (ru) | Генератор случайных чисел | |
| JPS58206214A (ja) | Ａｇｃ回路 | |
| US3995500A (en) | Logarithmic statistical distribution analyzer | |
| SU726676A1 (ru) | Способ измерений характеристик электроакустических преобразователей | |
| SU1610432A1 (ru) | Устройство дл контрол качества материалов по суммарному значению сигналов акустической эмиссии | |
| SU1619006A1 (ru) | Устройство дл измерени толщины металлопокрытий | |
| SU890317A1 (ru) | Устройство дл измерени амплитуд при акустическом каротаже | |
| SU1465975A1 (ru) | Умножитель частоты следовани импульсов | |
| JPS6399611A (ja) | のこぎり波発生回路 | |
| SU1400301A1 (ru) | Способ формировани спектрометрических импульсов | |
| SU687564A1 (ru) | Устройство автоматической регулировки усилени |