JPH0594401A - 中央ユニツトと周辺ユニツトを接続するデバイス - Google Patents

Abstract

(57)【要約】 【目的】 いくつかの周辺ユニット（11, 12, 13）と中
央ユニット（１）のいずれも変更することなく、中央ユ
ニットと周辺ユニットの間の直列通信を自動的に実現す
ることを目的としている。 【構成】 中央ユニット（１）は２つの通信ライン
（３，４）を有し、第１通信ライン（３）は中央ユニッ
トにより選ばれた１つの周辺ユニットのアドレス（５）
を多重化手段（６）に伝送し、第２通信ライン（４）は
データの直列通信用に使用される。多重化手段はアドレ
スデコーダ（７）によりアドレスをセンスし、かつ第２
通信ラインに接続された入力（15）のアドレス対応のチ
ャネル（ｂ）と、選ばれた周辺ユニット（12）に接続さ
れた１つの出力（９）とを選択し、中央ユニットと周辺
ユニット（12）との接続を確立する。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は伝送が直列ラインで実行される場
合の中央ユニットといくつかの周辺ユニットの間のデー
タ伝送の分野に関連する。

【０００２】

【背景技術】直列ライン上の通信において、基本データ
の伝送は同じワイヤに沿って時間的に遅延されたビット
系列の送出により行われている。そのような方法は伝送
に少数のワイヤの使用を可能にし、かつ中央ユニットと
１つの周辺ユニットのみの接続を全体に広げることを可
能にしている。この制限は受け入れがたく、いくつかの
周辺ユニットを同じ中央ユニットに接続するデバイスの
必要性は非常に強く、かつそのようなラインのユーザー
の共通的要求に対応する。それにもかかわらず、そのよ
うなデバイスに適用する多数の制約のためにこの要求は
従前の技術ではなお満足されていない。

【０００３】まず第１に、厳密な規準（norm）はこれら
の種類のラインを規定し、かつユーザーと機器製造業者
の双方に重大な利益をもたらす。従って、これらの規準
とそのようなデバイスとの両立性は強制的であるが、し
かしこのことはそのようなデバイスの設計の実現を困難
にしている。

【０００４】この理由は、ハードウエアの観点に関する
限り、直列ラインの規準がラインの伝送手段を厳密に規
定するが、しかしいずれにしても伝送の内容を制約しな
いハードウエア規準であるからである。それ故、これら
の規準と両立できるデバイスに関してこのようにして２
つの禁制（interdiction）を述べる。すなわち、第１の
ものは直列ラインのハードウエアの変更を禁止し、第２
のものはライン上で認可（authorize ）された任意のソ
フトウエアの制約を禁止する。そこでユーザーは規準に
一致した種々の起源のハードウエアを接続し、かつ任意
の機器製造業者のすべてのソフトウエアを使用すること
ができる。そのような利点は、１つの中央ユニットと１
つの周辺ユニットの間のデータの交換に対して直列通信
を非常にポピュラーにする。それとは逆に、同じ中央ユ
ニットといくつかのデバイスとの通信は一般に使用され
ない。

【０００５】この場合、上記の中央ユニットはアドレシ
ング手段を具えなければならないことがよく知られてお
り、それは通話（talk）しようとする欲するデバイスを
選択できなければならないことを意味している。２つの
アドレシング技術のみが広まっており、それは伝送ライ
ンでのアドレス伝送の専用ワイヤの使用と、上記のアド
レスのデータワイヤに沿う伝送とである。しかし、直列
ライン規準の定義のために、これら双方の方法は困難性
を誘起する。その理由は、アドレスを伝送するプロトコ
ルのみにラインの使用を制約することが規準により禁止
されるように、アドレス伝送に専用ワイヤを付加するこ
とにより直列ラインにハードウエアの変更を行うことは
規準により禁止されている。

【０００６】その結果、直列ラインは種々の起源の多数
の周辺ユニットと中央ユニットとの通信にその潜在能力
をもたらすことはできず、かつ１つの周辺ユニットのみ
との通信を全く制限している。

【０００７】しかし、外界と相互作用するために多数の
周辺ユニットとデータを交換しなければならないから、
そのような問題を解決しかつ周辺ユニットほどの多数の
直列ラインを持つ中央ユニットを備えることが試みられ
てきた。不幸にして、制限された大きさと電力消費の理
由で、一般に僅かな直列ラインが中央ユニットに実現さ
れている。従って、この解決法を少数の周辺ユニット以
上に及ぼすことは不可能である。

【０００８】直面する技術問題は、中央ユニットを有利
に接続する周辺ユニットの数が利用可能な直列ラインの
数をはるかに越えていることである。

【０００９】この問題に打ち勝つために、１つの解決法
は、複数の周辺装置の間で選ばれた１つの周辺ユニット
に向かってデータをアドレスすることのできるシステム
のお陰で、１つの直列ラインのみに沿っていくつかの周
辺ユニットと通信するよう中央ユニットをエネーブルす
ることからなっている。

【００１０】上記のアドレシングシステムは手動的に作
動された機械的スイッチであってもよい。しかしこの解
決法はゆっくりしており、かつ中央ユニットと選択され
た周辺ユニットとを接続するためにオペレータの存在を
必要とし、自動化に適応するには劣っている。上記のシ
ステムが自動化されかつ上記の中央ユニットにより制御
されることが有利である。

【００１１】従前の技術では、そのような自動アドレシ
ングを実現するデバイスはデータとアドレスの双方を伝
える１つの直列ラインのみを使用する。そこでアドレス
は中央ユニットにより選ばれた周辺ユニットに向かって
データを向けるアドレシングシステムにより使用された
データを保存する。上述のように、このことは直列ライ
ンの規準と両立しない。というのは、すべての周辺ユニ
ットに対して、それはアドレシングシステムの１つと両
立しないソフトウエアプロトコルを禁止するからであ
る。

【００１２】最後に、従前の技術はそのようなラインに
沿う伝送を規定する規準との両立性を保存する直列ライ
ン上のいくつかの周辺ユニットと１つの中央ユニットの
間の通信を許容しない。

【００１３】また当業者に良く知られていることである
が、中央ユニットはデータ伝送に適している少なくとも
２つの通信ラインを具え、例えばそれはプリンタと通信
する第１ラインと、直列タイプあるいはモデムタイプの
第２ラインである。

【００１４】そのような前後関係において、本発明は、
中央ユニットないし周辺ユニットのいずれも変更するこ
となく、中央ユニットと周辺ユニットの間の直列通信を
便宜的なやり方で自動的に実現することを狙っている。

【００１５】

【発明の開示】そのような目的を実現するために、本発
明は中央ユニットといくつかの周辺ユニットの間の通信
を可能にするデバイスであって、該デバイスは今後キャ
ラクタと名付けられるビット群のデータを伝送できる少
なくとも第１通信ラインと第２通信ラインを有する中央
ユニットを具え、上記の中央ユニットは今後ワードと名
付けられるキャラクタ群の上記の第２ライン上の伝送に
より周辺ユニットの少なくとも２つと通信可能であり、
中央ユニットは上記の第２ラインの入出力用アダプタ回
路と、このアダプタ回路を制御しかつリンクを確立すべ
き周辺ユニットの１つを表すアドレスを合成（elaborat
e ）する手段を具えるものにおいて、該デバイスは上記
の通信ラインに接続された第１入力および第２入力と、
上記の周辺ユニットに接続された出力とを具える多重化
手段を具え、アドレスを合成する手段は上記の第１ライ
ン上に上記のアドレスを発出し、多重化手段はその各々
が多重化手段の上記の第２入力を上記の周辺ユニットの
１つのみと接続する複数の選択的にアドレス可能なチャ
ネルを具え、多重化手段は上記のアドレスに対応するチ
ャネルを選択するよう適応されたアドレスデコーダを具
え、かつ第２通信ラインが直列タイプ、すなわちビット
がシーケンスで伝送されることを意味していること、を
特徴としている。

【００１６】本発明の１つの形態は、アドレスデコーダ
が、第１通信ラインが伝送できるキャラクタリストの間
で選ばれたせいぜい１つのキャラクタから構成されたワ
ードをデコードするよう設計されていることを特徴とし
ている。周辺ユニットの最大数は上記の第１ラインが伝
送できる個別キャラクタの数である。

【００１７】本発明の１つの形態は、アドレスデコーダ
が、第１通信ラインが伝送できるキャラクタリストの間
で選ばれたいくつかのキャラクタから構成されたワード
をデコードするよう設計されていることを特徴としてい
る。このことは１つのアドレス中のキャラクタの数の冪
乗に対して上記の第１ライン上の個別キャラクタの最大
数まで認可された周辺ユニットの数を増大することを可
能にしている。

【００１８】本発明の１つの形態は、上記の第１ライン
が並列タイプであること、すなわち、すべてのビットが
同時に伝送されている１つの通信タイプであることを特
徴としている。

【００１９】本発明の１つの形態は、上記の第１ライン
がプリンタに向かう出力であることを特徴としている。

【００２０】本発明の１つの形態は、上記の第１ライン
が直列タイプがあることを特徴としている。

【００２１】本発明は直列ライン上の１つの中央ユニッ
トと複数の周辺ユニットとの通信を可能にし、かつこの
目的で通信用の２つのラインを使用し、その１つはアド
レスを伝送し、他のものはデータを伝送している。それ
に関連して、それは従前の解決法とは異なり、かつそれ
らの制約を含んでいない。まず第１に、本発明は直列ラ
インのすべての規準と十分両立可能である。というの
は、直列ラインあるいは第２ラインはそのハードウエア
に関して変更されず、かつ任意のソフトウエアプロトコ
ルを認可している。さらに、使用されたラインはすべて
の中央ユニットに存在し、従って本発明はこれらすべて
の中央ユニットに適用可能である。本発明の１つの特別
な利点は、拡張の可能性なしに中央ユニットに適用可能
であり、あるいはそれは多数の可搬中央ユニット（port
able central unit ）の場合のように２つの通信ライ
ン、すなわちプリンタラインである第１ラインと直列ラ
インである第２ラインのみを含んでいることである。本
発明はまた直列ラインで通信するデバイスの間で、この
ラインに沿ってデータを最も迅速に伝送するものであ
る。というのは、上記のラインはデータのみを伝送する
からである。

【００２２】本発明の利点を明確に示すために、本発明
の好ましい実施例が今後説明され、かつ添付の図１から
図３にそれが例示されている。一例として与えられた詳
細な実施例は決して限定的なものでなく、かつ本発明を
１つの直列RS-232ラインと１つの並列出力を持つ中央ユ
ニットに適用でき、かつ本発明はその各々が１つのRS-2
32通信ラインを有する３つの周辺ユニットと上記の中央
ユニットを接続している。

【００２３】

【実施例】図１に描写された好ましい実施例は、中央ユ
ニットと１つの直列RS-232ラインに沿う３つの周辺ユニ
ットの間の通信を可能にすることを狙っている。例え
ば、図１は上記の中央ユニットが以下に説明される３つ
の周辺ユニットの１つとの通信を実現する場合を例示し
ている。上記のデバイスは例えばその形式が２ビット長
キャラクタである並列出力の１つの第１ライン（３）と
直列RS-232タイプの第２ライン（４）である少なくとも
２つの通信ラインを具える例えば可搬の中央ユニット
（１）を具えている。上記の中央ユニットは、RS-232ラ
イン（４）に接続された入出力RS-232アダプタ回路（1
6）を制御し、かつ２ビットアドレス（５）を合成する
ためにマイクロプロセッサ（２ａ）と関連メモリ（２
ｂ）を具える手段（２）を具え、図１ではその値はｂで
あり、それはRS-232ラインが設定すべき周辺ユニット
（11），（12），（13）の１つを表している。

【００２４】通常、上記の第１ラインが伝送できる４つ
の個別２ビットキャラクタの間で、それらの３つは図１
では文字ａ，ｂ，ｃと関連され、かつ周辺ユニットアド
レスとして考慮されている。アドレス（２）を合成する
手段のお陰で、１つの周辺ユニットのアドレスの第１ラ
イン（３）上の発出は、その発出のすぐ後で、上記の第
２ライン（４）に沿って伝送されたデータワードが中央
ユニットと周辺ユニットの間のデータ交換に関連し、そ
のアドレスが発出されたことを意味している。そのよう
な交換を可能にするために、上記のデバイスはまた２ビ
ットのワード形式を受け取る第１の並列入力（14）、第
２RS-232入力（15）および上記の周辺ユニットに接続さ
れた出力（８），（９），（10）を具える多重化手段
（６）を具えており、かつワードを合成する手段（２）
が上記の第１ライン上に２ビットアドレスを発出し、多
重化手段はその各々が第２入力と多重化手段の出力の１
つとを接続する３つの選択的にアドレス可能なチャネル
（ａ），（ｂ），（ｃ）を具え、かつこれらの多重化手
段は発出されたアドレス（５）に対応するチャネルを選
択するよう適応されたアドレスデコーダ（７）を具えて
いる。

【００２５】上記の多重化手段（６）は図２に描写され
ている。ここで、示された多重化手段は１つの中央ユニ
ットと３つの周辺ユニットの間の接続を可能にしてい
る。上記の手段は第１入力（14）および第２入力（15）
と３つの出力（８），（９），（10）を具えている。上
記の第２入力（15）と出力（８），（９），（10）はデ
ータ送受信のためのワイヤを有するRS-232規準に適応さ
れたコネクタに適合されており、それらは通常TD（19，
32，33，34）およびRD（18，35，36，37）と名付けられ
ている。ここで、もし上記の第２入力（15）のTDワイヤ
およびRDワイヤと、周辺ユニット（12）に接続された出
力の１つ（９）との間にハードウエア接続が行われるな
ら、周辺ユニットの１つ（12）への接続が行われると考
えられよう。上記の第１入力（14）はA0（20）およびA1
（21）と参照される２つのデータワイヤを具える並列ラ
インのコネクタに適合されている。

【００２６】そのアドレスが発出された上記の中央ユニ
ットと周辺ユニットとの間の通信を可能にするために、
多重化手段（６）は第１入力（14）に接続された２ビッ
ト並列出力タイプのライン（３）と第２入力（15）に接
続されたRS-232直列ライン（４）により中央ユニット
（１）に接続されている。それらはまた上記の出力
（８），（９），（10）に接続されたRS-232直列ライン
により周辺ユニット（11），（12），（13）に接続され
ている。それらは第１入力（14）に接続されたアドレス
デコーダ（７）、第２入力（15）に接続されたRS-232対
TTL レベルコンバータ（38）を具えている。それらはま
た接続すべき周辺ユニットが存在するのと同様に多くの
TTL 対RS-232レベルコンバータ（24），（25），（26）
を具え、上記のこれらのコンバータは確認ライン（vali
dation line ）（39ａ），（39ｂ），（39ｃ）を有し、
かつ上記の出力（８），（９），（10）に接続されてい
る。

【００２７】図１では、文字ａ，ｂ，ｃはそれぞれ対応
コンバータ（24），（25），（26）を表すブロックに示
されているが、しかし、チャネルａ，ｂ，ｃにより、第
２入力（15）をそれぞれ周辺ユニット（11），（12），
（13）に接続する全チャネルが意図され、所与の瞬間に
おいて、アドレスデコーダ（７）によって選択される１
つのチャネルのみが活性である。図１で表されたような
本実施例（チャネルｂの活性化）において、この瞬間に
チャネルｂが活性であることを示すために、文字「ｂ」
は発出されたアドレス（５）と周辺ユニット（12）を表
すブロックで記述されている。

【００２８】上記のアドレスデコーダ（７）がワイヤA0
（20）およびA1（21）の上記の第１ライン（３）により
中央ユニット（１）から２アドレスビットを受信する場
合（これらのビットは慣例としてワードａ，ｂ（５），
ｃのいずれかを表している）、その出力D0, D1, D2；
（29），（30），（31）のいずれかをそれぞれ高レベル
に設定する。

【００２９】RS-232対TTL レベルコンバータ（38）は、
その入力TD（17ａ）およびRD（17ｂ）から、12ボルトあ
るいは−12ボルトの値を有するRS-232信号を、その出力
TD′（22ａ），（22ｂ），（22ｃ）およびRD′（23
ａ），（23ｂ），（23ｃ）に対して、０ボルトあるいは
５ボルトの値を有するTTL 信号に変換する。それはまた
その入力TDをすべての出力TD′に、かつその入力RDをす
べてのその出力RD′に接続する。

【００３０】上記のTD′とRD′はTTL ライン（27ａ），
（27ｂ），（27ｃ），（28ａ），（28ｂ），（28ｃ）に
より各TTL 対RS-232レベルコンバータ（24），（25），
（26）に接続されている。

【００３１】TTL 対RS-232レベルコンバータ（24），
（25），（26）は確認ライン（39ａ），（39ｂ），（39
ｃ）によりアドレスデコーダ（７）の上記のD0，D1，D2
のいずれかに接続され、上述のTTL ラインにより上記の
RS-232対TTL コンバータ（38）の上記の出力TD′（22
ａ），（22ｂ），（22ｃ）とRD′（23ａ），（23ｂ），
（23ｃ）に接続され、かつRS-232ワイヤTD（32，33，3
4）およびRD（35，36，37）により多重化手段（６）の
上記の出力（８），（９），（10）に接続されている。
各TTL 対RS-232コンバータは、確認ラインが低レベルに
ある場合にRS-232対TTL コンバータと、多重化手段との
間の接続を切断する。確認ラインが高レベルにある場合
に、各TTL 対RS-232コンバータはRS-232対TTL コンバー
タを多重化手段の上記の出力に変換し、かつRS-232対TT
L コンバータのTTL 出力を上記の出力に対するRS-232レ
ベルに変換する。

【００３２】多重化手段がワイヤA0（20）およびA1（2
1）の第１入力（14）でアドレス（それは周辺ユニット
のコードに対応するビットの結合である）を受信する場
合に、アドレスデコーダは受信されたアドレスに従って
そのD0，D1，D2出力ラインのいずれか１つを高レベルに
設定し、かつ上記の出力に接続されているTTL 対RS-232
コンバータはRS-232対TTL コンバータ（38）と、これま
た接続されている多重化手段（６）の今後活性（activ
e）と名付けられる出力（９）とを接続する。直列ライ
ンは上記の第２ライン（15）とこの活性出力（９）の間
に存在する。第２入力（15）に接続された中央ユニット
（１）とこの活性出力（９）に接続された周辺ユニット
（12）は直列RS-232ラインにより共にリンクされてい
る。

【００３３】任意の周辺ユニットに接続するために、中
央ユニットは選ばれた周辺ユニットに接続されている多
重化手段の出力に接続されているTTL 対RS-232コンバー
タの確認ラインを高レベルに設定するコードを上記の第
１ライン上で単に送出するのみである。

【００３４】図３は図２に現れる成分要素の真理表（tr
uth table）を詳細に示している。

【００３５】図３（ａ）はRS-232対TTL レベルコンバー
タ（38）の動作原理を詳細に示している。それは12ボル
トと−12ボルトの間にあるRS-232レベルを０ボルトと５
ボルトの間のTTLレベルに変換し、上記の変換は添付の
真理表に示されているようにそのRS-232入力TD (17ａ)
およびRD (17ｂ) とその出力TD′（22ａ），（22ｂ），
（22ｃ）およびRD′（23ａ），（23ｂ），（23ｃ）それ
ぞれの間で行われる。

【００３６】図３（ｂ）はアドレスデコーダ（７）の動
作原理を詳細に示している。それは出力D0（29），D1
（30），D2（31）のいずれか１つを高レベルに設定し、
そのコードはワイヤA0（20）およびA1（21）に２進形式
で受信され、これはその真理表で明確に強調されてい
る。コードａ，ｂ，ｃは変換によりデコーダの論理で
（A1，A0）の値に関連して（０，０），（０，１），
（１，０）である。

【００３７】図３（ｃ）はTTL 信号をRS-232信号に変換
し、かつ確認ライン（39ｂ）を有するTTL 対RS-232コン
バータ（25）の動作原理を詳細に示している。それは０
ボルトから５ボルトの値を有するTTL 信号を12ボルトか
ら−12ボルトの値を有するRS-232信号に、その確認ライ
ン（39ｂ）が高レベルにある場合にTTL ライン（27
ｂ），（28ｂ) に接続されたその入力TD′（40ａ）およ
びRD′（40ｂ）と、RS-232ワイヤ（33），（36）に接続
されたその出力TD（41ａ）およびRD（41ｂ）の間でそれ
ぞれ変換する。しかし、その確認ラインが低レベルにあ
る場合には、高インピーダンス状態に入ることによりそ
の入力と出力の間の接続を切断する。他のTTL 対RS-232
コンバータは同じタイプのものである。

【００３８】本発明の好ましい実施例の実例において、
アドレス形式がA0（20）およびA1（21）で２ビットから
なっているから、４つまでの周辺ユニットが中央ユニッ
トに接続できることは当業者にとって明らかである。と
にかく、もしアドレスが例えばアドレス用に16ビットを
与える２つの８ビットキャラクタの形式を有するように
取られるなら、周辺ユニットの最大数は65536 まで上げ
られる。２つのキャラクタをメモリに置き、かつ２つの
８ビットキャラクタを受信した後でのみTTL 対RS-232コ
ンバータを選択するアドレスデコーダを使用することの
みがその要件である。

【００３９】本発明の利点は、周辺ユニットの変更を行
う必要なしに中央ユニットの既存の要素のみを使用する
ことである。従前のサービスで周辺ユニットと中央ユニ
ットへの適用は従って可能である。これは本発明のユー
ザーのハードウエア投資を保護する。

【００４０】本発明の別の利点は中央ユニットによって
既知の通信機能のみを使用することである。これは発明
に先立って各周辺ユニットを動作するよう中央ユニット
により使用されたすべての通信プロトコルの保護を可能
にしている。これは本発明のユーザーのソフトウエア投
資を保護する。

【００４１】本発明は研究所あるいは自動化工場でデー
タを収集するのに適用できる。

【図面の簡単な説明】

【図１】図１は本発明のデバイスのブロック線図であ
る。

【図２】図２は本発明の多重化手段のブロック線図であ
る。

【図３】図３は図２に示された各部分を詳細に示してお
り、（ａ）は図２に現れたRS-232対TTL コンバータを詳
細に示し、（ｂ）は図２に現れたアドレスデコーダを詳
細に示し、かつ（ｃ）は図２に現れた確認入力を持つTT
L 対RS-232コンバータの１つを詳細に示している。

【符号の説明】

１ 中央ユニット ２ アドレス合成手段 ２ａ マイクロプロセッサ ２ｂ メモリ ３ 第１通信ライン ４ 第２通信ライン ５ （２ビット）アドレス ６ 多重化手段 ７ アドレスデコーダ ８ 出力 ９ 出力 10 出力 11 周辺ユニット 12 周辺ユニット 13 周辺ユニット 14 第１入力 15 第２入力 16 アダプタ回路 17ａ TD 17ｂ RD 18 RD 19 TD 20 データワイヤあるいはA0 21 データワイヤあるいはA1 22ａ TD′ 22ｂ TD′ 22ｃ TD′ 23ａ RD′ 23ｂ RD′ 23ｃ RD′ 24 TTL 対RS-232レベルコンバータ 25 TTL 対RS-232レベルコンバータ 26 TTL 対RS-232レベルコンバータ 27ａ ライン 27ｂ ライン 27ｃ ライン 28ａ ライン 28ｂ ライン 28ｃ ライン 29 D0 30 D1 31 D2 32 TD 33 TD 34 TD 35 RD 36 RD 37 RD 38 RS-232対TTL レベルコンバータ 39ａ 確認ライン 39ｂ 確認ライン 39ｃ 確認ライン 40ａ TD′ 40ｂ RD′ 41ａ TD 41ｂ RD

Claims (6)

【特許請求の範囲】
1. 【請求項１】 中央ユニットといくつかの周辺ユニット
   の間の通信を可能にするデバイスであって、該デバイス
   は今後キャラクタと名付けられるビット群のデータを伝
   送できる少なくとも第１通信ライン（３）と第２通信ラ
   イン（４）を有する中央ユニット（１）を具え、上記の
   中央ユニットは今後ワードと名付けられるキャラクタ群
   の上記の第２ライン上の伝送により周辺装置（11），
   （12），（13）の少なくとも２つと通信可能であり、中
   央ユニットは上記の第２ライン（４）の入出力用アダプ
   タ回路（16）と、このアダプタ回路を制御しかつリンク
   を確立すべき周辺ユニットの１つを表すアドレス（５）
   を合成する手段（２）を具えるものにおいて、 該デバイスは上記の通信ラインに接続された第１入力
   （14）および第２入力（15）と、上記の周辺ユニットに
   接続された出力（８），（９），（10）とを具える多重
   化手段（６）を具え、 アドレス合成手段（２）は上記の第１ライン上に上記の
   アドレスを発出し、多重化手段はその各々が多重化手段
   の上記の第２入力（15）を上記の周辺ユニットの１つの
   みと接続する複数の選択的にアドレス可能なチャネル
   （ａ），（ｂ），（ｃ）を具え、 多重化手段は上記のアドレスに対応するチャネルを選択
   するよう適応されたアドレスデコーダ（７）を具え、か
   つ第２通信ラインが直列タイプであること、を特徴とす
   るデバイス。
2. 【請求項２】 アドレスデコーダが、第１通信ラインが
   伝送できるキャラクタリストの間で選ばれたせいぜい１
   つのキャラクタから構成されたワードをデコードするよ
   う設計されていることを特徴とする請求項１に記載のデ
   バイス。
3. 【請求項３】 アドレスデコーダが、第１通信ラインが
   伝送できるキャラクタリストの間で選ばれたいくつかの
   キャラクタから構成されたワードをデコードするよう設
   計されていることを特徴とする請求項１に記載のデバイ
   ス。
4. 【請求項４】 上記の第１ラインが並列タイプであるこ
   とを特徴とする請求項１から３のいずれか１つに記載の
   デバイス。
5. 【請求項５】 上記の第１ラインがプリンタに向かう出
   力であることを特徴とする請求項１から３のいずれか１
   つに記載のデバイス。
6. 【請求項６】 上記の第１ラインが直列タイプがあるこ
   とを特徴とする請求項１から３のいずれか１つに記載の
   デバイス。