JPH0587141B2 - - Google Patents

Info

Publication number
JPH0587141B2
JPH0587141B2 JP25897986A JP25897986A JPH0587141B2 JP H0587141 B2 JPH0587141 B2 JP H0587141B2 JP 25897986 A JP25897986 A JP 25897986A JP 25897986 A JP25897986 A JP 25897986A JP H0587141 B2 JPH0587141 B2 JP H0587141B2
Authority
JP
Japan
Prior art keywords
mask
semiconductor substrate
trench
oxide film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25897986A
Other languages
Japanese (ja)
Other versions
JPS63111642A (en
Inventor
Tatsuya Ishii
Ikuo Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25897986A priority Critical patent/JPS63111642A/en
Priority to DE19873736531 priority patent/DE3736531A1/en
Priority to US07/113,744 priority patent/US4772569A/en
Publication of JPS63111642A publication Critical patent/JPS63111642A/en
Publication of JPH0587141B2 publication Critical patent/JPH0587141B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板に溝掘り領域を備えた
3次元半導体装置、特に、その素子間分離膜の製
造方法に関するのである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a three-dimensional semiconductor device having a grooved region in a semiconductor substrate, and particularly to a method for manufacturing an isolation film thereof.

〔従来の技術〕[Conventional technology]

第8図ないし第15図に、半導体基板に溝掘り
領域を備えた3次元半導体装置における従来の半
導体基板上の溝掘り領域以外の表面ならびに溝の
側壁面及び底面の素子間分離酸化膜の形成方法の
各工程シーケンスを示す要部破断断面図である。
FIGS. 8 to 15 show the formation of an element isolation oxide film on the surface of a conventional semiconductor substrate other than the grooved area and on the sidewalls and bottom surfaces of the groove in a three-dimensional semiconductor device having a grooved area on the semiconductor substrate. FIG. 2 is a fragmentary cross-sectional view of a main part showing each step sequence of the method.

(構成要素) 第8図において、1は、単結晶シリコン等の半
導体基板、2は、シリコン窒化膜等の酸化マスク
材料、3は、シリコン窒化膜2用のシリコン酸化
膜等の下敷材料、次工程の第9図における4は、
シリコン酸化膜等の素子間分離酸化膜、つぎに第
10〜14図における5は、シリコン基板1の溝
掘りエツチングの際に用いられるシリコン酸化膜
等のエツチングマスク材料、第12図における6
は、酸化マスク材料2をパターニングする際に用
いるレジスト等のエツチングマスク材料、次工程
第13図における7は、半導体基板1に掘られた
溝の底面を分離酸化する際の酸化マスク材料2の
パターニングに用いられるシリコン酸化膜等のエ
ツチングマスク材料である。
(Components) In FIG. 8, 1 is a semiconductor substrate such as single crystal silicon, 2 is an oxidation mask material such as a silicon nitride film, 3 is an underlay material such as a silicon oxide film for the silicon nitride film 2, and the following: 4 in Figure 9 of the process is
An element isolation oxide film such as a silicon oxide film, 5 in FIGS. 10 to 14 is an etching mask material such as a silicon oxide film used when trenching and etching the silicon substrate 1, and 6 in FIG.
1 is an etching mask material such as a resist used when patterning the oxide mask material 2, and 7 in the next step in FIG. Etching mask material such as silicon oxide film used in

(従来の製造方法) 次に、従来の製造方法について説明する。第7
図は、後述するこの発明方法による最終工程にお
ける要部断面図で、最終目的は、この図に示すよ
うに、半導体基板1上の溝掘り領域以外の表面な
らびに溝の側壁面及び底面に、素子間分離酸化膜
4を形成することにある。まず、第8図に示すよ
うに、酸化マスク材料2を、半導体基板1上の全
表面に成膜した後、半導体基板1上の溝掘り領域
以外の素子間分離領域を、写真製版工程を経て酸
化マスク2をパターニングし、4に示すように分
離酸化した状態が第9図である。次に、酸化マス
ク2を除去し、新たに同じ酸化マスクを全面に成
膜、続いて半導体基板1の溝掘りエツチングの際
に用いるエツチングマスク材料5を成膜し、写真
製版工程を経てパターニングした後、溝掘りエツ
チングした状態が第10図、続いて半導体基板1
である単結晶シリコンを熱酸化した後、全表面に
酸化マスク2となるシリコン窒化膜を成膜した状
態が第11図、続いて、この酸化マスク2となる
シリコン窒化膜を多層レジストを用いた写真製版
工程を経てパターニングした状態が第12図で、
この図では、まだ第1層目のレジスト6が除去さ
れていない状態を示している。すなわち、ここで
は半導体基板1表面に掘られた溝の側壁分離され
る領域のみの酸化マスク2を除去している。
(Conventional Manufacturing Method) Next, a conventional manufacturing method will be described. 7th
The figure is a sectional view of a main part in the final step according to the method of the present invention, which will be described later. The purpose is to form an isolation oxide film 4. First, as shown in FIG. 8, an oxide mask material 2 is deposited on the entire surface of the semiconductor substrate 1, and then the isolation regions other than the grooved regions on the semiconductor substrate 1 are formed through a photolithography process. FIG. 9 shows the state in which the oxidation mask 2 is patterned and separated and oxidized as shown in 4. Next, the oxide mask 2 was removed, a new oxide mask of the same type was formed on the entire surface, and then an etching mask material 5 used for trench etching of the semiconductor substrate 1 was formed and patterned through a photolithography process. After that, the grooved and etched state is shown in Figure 10, followed by the semiconductor substrate 1.
Figure 11 shows the state in which a silicon nitride film, which will become oxidation mask 2, is formed on the entire surface after thermally oxidizing the single crystal silicon. Figure 12 shows the patterned state after the photolithography process.
This figure shows a state in which the first layer of resist 6 has not yet been removed. That is, here, the oxidation mask 2 is removed only in the region where the sidewalls of the trench dug in the surface of the semiconductor substrate 1 are separated.

次に、レジスト6を除去し、全面にシリコン酸
化膜7を成膜した状態が第13図、続いて、この
シリコン酸化膜7を、反応性イオンエツチング等
の異方性エツチングによりエツチングした状態が
第14図であり、溝の側壁面のみのシリコン酸化
膜7が、上面方向からの膜厚が厚いため、エツチ
ングされずに枠となつて残存している。続いて、
酸化マスク2の全面エツチング、シリコン酸化膜
3,5,7の全面エツチングを経た状態が第15
図であり、ここでは溝の底面の酸化マスク2のみ
を除去している。すなわち、半導体基板1上の溝
掘り領域以外の表面は、溝掘りエツチングのマス
ク材料であるシリコン酸化膜5、溝の側壁面は、
異方性エツチングにより形成されたシリコン酸化
膜7の枠によつてマスクされ、溝の底面の酸化マ
スク2のみが除去されている。ここまでの工程
で、溝の側壁面の酸化マスク2がパターニングさ
れ、続いて溝の底面の酸化マスク2が除去された
わけである。次に分離酸化した状態が第7図で、
これで素子間分離の工程は完了する。
Next, the resist 6 is removed and a silicon oxide film 7 is formed on the entire surface as shown in FIG. 13, and the silicon oxide film 7 is subsequently etched by anisotropic etching such as reactive ion etching. In FIG. 14, the silicon oxide film 7 only on the side wall surface of the trench is thick from the top surface direction, so it remains as a frame without being etched. continue,
The state after the entire surface etching of the oxide mask 2 and the entire surface etching of the silicon oxide films 3, 5, and 7 is the 15th etching state.
In this figure, only the oxide mask 2 at the bottom of the groove is removed. That is, the surface of the semiconductor substrate 1 other than the trenching region is covered with a silicon oxide film 5, which is a mask material for trenching and etching, and the sidewall surface of the trench is
It is masked by a frame of silicon oxide film 7 formed by anisotropic etching, and only the oxide mask 2 at the bottom of the groove is removed. In the steps up to this point, the oxide mask 2 on the sidewalls of the trench was patterned, and then the oxide mask 2 on the bottom of the trench was removed. Figure 7 shows the separated and oxidized state.
This completes the process of isolation between elements.

以上の工程を簡単に要約すると、当初、半導体
基板1上の溝掘り領域以外の表面の分離酸化膜4
を形成し、続いて溝を掘つた後、全表面を酸化マ
スク2で覆い、溝の側壁面の酸化マスクをパター
ニング、続いて溝の底面の酸化マスク2を除去
し、最後に溝の側壁面と底面との分離領域を同時
に酸化する工程シーケンスであると要約すること
ができる。
To briefly summarize the above steps, initially, the isolation oxide film 4 on the surface of the semiconductor substrate 1 other than the grooved region is
, and then after digging a trench, the entire surface is covered with an oxide mask 2, the oxide mask on the side wall of the trench is patterned, the oxide mask 2 on the bottom of the trench is removed, and finally the side wall of the trench is removed. This process sequence can be summarized as a process sequence in which the isolation region between the bottom surface and the bottom surface is simultaneously oxidized.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、以上のような従来の製造方法に
あつては、半導体基板1上の溝掘り領域以外の表
面の分離酸化と、溝の側壁面の分離酸化とを独立
した工程で行なうため、それぞれのパターニング
マスクが必要となり、両者のセルフアライメント
がとれない。また、パターンレイアウト上、マス
クアライメントのマージンを取らなければなら
ず、さらに、溝掘り工程でマスクずれが生じ易
く、基板1上の溝掘り領域以外の表面の分離酸化
膜領域と溝掘り領域とが重なることがあれば、半
導体1の斜めエツチングが生じ、第14図に示し
たシリコン酸化膜7の枠が残存せずに、溝の側壁
面の酸化マスク2が除去される可能性がある等の
問題点があつた。
However, in the conventional manufacturing method as described above, the isolation oxidation of the surface other than the grooved region on the semiconductor substrate 1 and the isolation oxidation of the side wall surface of the trench are performed in independent steps, so that the patterning of each A mask is required, and self-alignment between the two cannot be achieved. In addition, a margin for mask alignment must be taken in terms of pattern layout, and furthermore, mask misalignment is likely to occur during the trenching process, and the isolation oxide film region on the surface other than the trenching region on the substrate 1 and the trenching region are If they overlap, diagonal etching of the semiconductor 1 will occur, and the oxide mask 2 on the side wall of the trench may be removed without leaving the frame of the silicon oxide film 7 shown in FIG. There was a problem.

この発明は、上記のような従来例の製造方法の
問題点を解消するためになされたもので、半導体
基板上の溝掘り領域以外の表面の分離酸化領域
と、溝の側壁面の分離酸化領域のセルフアライメ
ントがとれ、かつ、半導体基板上の溝掘り領域以
外の表面の分離酸化膜領域と、溝掘り領域との重
なりによる、溝の側壁面における分離酸化の際の
酸化マスクのパターニング不良を防止できる半導
体製造方法の提供を目的としている。
This invention was made in order to solve the problems of the conventional manufacturing method as described above. self-alignment, and prevents defective patterning of the oxide mask during isolation oxidation on the side wall surface of the trench due to overlap between the isolation oxide film region on the surface other than the trench region on the semiconductor substrate and the trench region. The purpose is to provide a semiconductor manufacturing method that can be used.

〔問題点を解決するための手段〕[Means for solving problems]

このため、この発明に係る半導体製造方法にお
いては、半導体基板上に溝を掘つた後、半導体基
板上の溝掘り領域以外の表面の分離酸化膜ならび
に溝の側壁面の分離酸化膜、双方の酸化マスクを
1枚のパターニングマスクを用いて、同時にパタ
ーニングし半導体基板上の溝掘り領域以外の表面
ならびに溝の側壁面及び底面の分離酸化を同時に
行なう工程方法を採用することにより前記目的を
達成しようとするものである。
Therefore, in the semiconductor manufacturing method according to the present invention, after a trench is dug on a semiconductor substrate, the isolation oxide film on the surface other than the trench region on the semiconductor substrate and the isolation oxide film on the side wall surface of the trench are oxidized. The above object is achieved by adopting a process method in which a single patterning mask is used to pattern the semiconductor substrate at the same time, and simultaneously perform isolation oxidation on the surface of the semiconductor substrate other than the grooved area, as well as on the sidewalls and bottom surfaces of the groove. It is something to do.

〔作用〕[Effect]

以上のような製造方法により、半導体基板上の
溝掘り領域以外の表面ならびに溝の側壁面の酸化
マスクを同時にパターニングするようにしたた
め、パターンレイアウト上、マスクアライメント
のマージンをとる必要がなくなり半導体装置の小
形化/微細化が容易になる。
By using the manufacturing method described above, the oxide mask on the surface of the semiconductor substrate other than the grooved area and the sidewall surface of the groove is patterned at the same time, so there is no need to take a margin for mask alignment in the pattern layout, and the semiconductor device Miniaturization/miniaturization becomes easy.

また、半導体基板に溝を掘つた後、基板表面の
分離酸化膜を形成するようにしたため、溝掘り領
域と基板表面との分離領域の重なりによる基板の
斜めエツチングを生ずることがなくなり、溝の側
壁面の酸化マスクのパターニング不良が防止され
る。
In addition, since an isolation oxide film is formed on the surface of the substrate after trenches are dug in the semiconductor substrate, diagonal etching of the substrate due to overlap between the trench region and the isolation region on the substrate surface is eliminated, and the side of the trench is Defective patterning of the oxidation mask on the wall surface is prevented.

さらに、半導体基板上の溝掘り領域以外の表面
の分離酸化及び溝の側壁面の分離酸化の酸化マス
クを1枚のパターニングマスクを用いてパターニ
ングすること、半導体基板の溝掘り領域以外の表
面ならびに溝の側壁面が底面の分離領域を同時に
酸化することにより、従来方法より製造工程が短
縮される。
Further, patterning is performed using a single patterning mask for isolation oxidation of the surface of the semiconductor substrate other than the trenched region and isolation oxidation of the sidewall surface of the trench, and that the surface of the semiconductor substrate other than the trenched region and the groove By simultaneously oxidizing the sidewall and bottom isolation regions, the manufacturing process is shortened compared to conventional methods.

〔実施例〕〔Example〕

以下に、この発明方法を実施例に基づいて、説
明する。
The method of this invention will be explained below based on examples.

第1図ないし第7図は、この発明を用いた半導
体製造方法の各工程シーケンスの一実施例を示す
要部破断断面図で、1〜7は、前記従来半導体製
造方法の説明図第8〜15図に示した構成要素と
全く同一(相当)のものである。
1 to 7 are fragmentary cross-sectional views of essential parts showing one embodiment of each process sequence of the semiconductor manufacturing method using the present invention, and 1 to 7 are explanatory diagrams 8 to 7 of the conventional semiconductor manufacturing method. These components are exactly the same (equivalent) to the components shown in FIG.

(製造方法) 次に、この発明による製造方法を説明する。前
記従来例と同様、最終目的は、第7図に示すよう
に、半導体基板1表面に素子間分離酸化膜4を形
成することにある。まず、第1図に示すごとく、
半導体基板1上の全表面に、酸化マスク材料2を
成膜した後、溝掘りエツチングのエツチングマス
ク材料に用いられるシリコン酸化膜5を成膜、続
いて5のシリコン酸化膜5を写真製版工程を経て
パターニングし、半導体基板1を溝掘りエツチン
グした状態が第2図である。ここまでの工程は、
半導体基板1上の溝掘り領域の形成に加えて、溝
掘り領域以外の表面を酸化マスク2が覆い、その
上に溝掘りエツチングのエツチンングマスク材料
となつたシリコン酸化膜5が覆つた状態である。
(Manufacturing method) Next, the manufacturing method according to the present invention will be explained. As in the conventional example, the final purpose is to form an element isolation oxide film 4 on the surface of the semiconductor substrate 1, as shown in FIG. First, as shown in Figure 1,
After forming an oxide mask material 2 on the entire surface of the semiconductor substrate 1, a silicon oxide film 5 used as an etching mask material for trench etching is formed, and then the silicon oxide film 5 of 5 is subjected to a photolithography process. FIG. 2 shows a state in which the semiconductor substrate 1 has been patterned and grooved and etched. The process up to this point is
In addition to the formation of a grooved region on the semiconductor substrate 1, an oxide mask 2 covers the surface other than the grooved region, and a silicon oxide film 5, which is an etching mask material for trenching etching, is covered thereon. It is.

次に、半導体基板1の単結晶シリコンを熱酸化
し、全面にシリコン窒化膜2成膜した後、さらに
全面にシリコン酸化膜7を成膜した状態が第3
図、続いて、このシリコン酸化膜7を、反応性イ
オンエツチング等の異方性エツチングでエツチン
グした状態が第4図であり溝の側壁面のみのシリ
コン酸化膜7が、上面方向からの、膜厚が厚いた
め、エツチングされずに枠となつて残存してい
る。続いて酸化マスク2の全面エツチング、シリ
コン酸化膜3,5,7の全面エツチングを行なつ
た状態が第5図で、ここでは溝の底面の酸化マス
ク2のみを除去している。すなわち、半導体基板
1上の溝掘り領域以外の表面は、溝掘りエツチン
グのマスク材料に用いているシリコン酸化膜5、
溝の側壁面は、異方性エツチングにより形成され
たシリコン酸化膜7の枠によつてマスクされ、溝
の底面の酸化マスク2のみが除去されている。こ
の工程は、以上の様に、前記従来例とまつたく同
一である。
Next, the single crystal silicon of the semiconductor substrate 1 is thermally oxidized to form a silicon nitride film 2 on the entire surface, and then a silicon oxide film 7 is further formed on the entire surface.
Figure 4 shows the silicon oxide film 7 etched by anisotropic etching such as reactive ion etching. Because it is so thick, it is not etched and remains as a frame. FIG. 5 shows a state in which the entire surface of the oxide mask 2 and the silicon oxide films 3, 5, and 7 are etched, and here only the oxide mask 2 at the bottom of the groove is removed. That is, the surface of the semiconductor substrate 1 other than the grooved region is covered with a silicon oxide film 5, which is used as a mask material for trenching and etching.
The side wall surfaces of the trench are masked by a frame of silicon oxide film 7 formed by anisotropic etching, and only the oxide mask 2 at the bottom of the trench is removed. As described above, this process is exactly the same as that of the conventional example.

続いて、半導体基板1上の溝掘り領域以外の表
面の分離酸化、ならびに溝の側壁面の分離酸化の
酸化マスクとなるシリコン窒化膜2を多層レジス
トを用いた写真製版工程を経て同時にパターニン
グした状態が第6図で、ここでは、多層レジスト
第1層目のレジスト6がまだ除去されていない状
態である。次に、このレジスト6を除去し、分離
酸化した状態が第7図であり、これで素子間分離
の工程は完了する。
Subsequently, the silicon nitride film 2, which serves as an oxidation mask for the isolation oxidation of the surface other than the grooved region on the semiconductor substrate 1 and the isolation oxidation of the sidewall surface of the trench, is simultaneously patterned through a photolithography process using a multilayer resist. FIG. 6 shows a state in which the first resist layer 6 of the multilayer resist has not yet been removed. Next, this resist 6 is removed and the separated and oxidized state is shown in FIG. 7, which completes the process of isolation between elements.

ところで、上記実施例の説明においては、第7
図に示した素子間分離酸化膜の製造方法について
述べたが、この発明は第7図の構造のみならず、
その他の、溝掘り領域を備えた3次元半導体装置
における溝掘り領域以外の表面、及び溝の側壁面
に、選択酸化膜を用いた場合の素子間分離全般の
製造方法に適用できることはもちろんである。
By the way, in the description of the above embodiment, the seventh
Although the method for manufacturing the element isolation oxide film shown in the figure has been described, this invention is applicable not only to the structure shown in FIG.
It goes without saying that it can be applied to other general manufacturing methods for isolation between elements when a selective oxide film is used on the surface other than the grooved area and on the side wall surface of the groove in a three-dimensional semiconductor device equipped with a grooved area. .

〔発明の効果〕〔Effect of the invention〕

以上、説明したように、この発明の製造方法に
よれば、半導体基板上に溝を掘つた後、溝掘り領
域以外の表面ならびに溝の側壁面の分離に用いる
選択酸化膜の酸化マスクを、同時にパターニング
し、基板上の全領域の分離酸化を同時に行なうこ
とにより、従来の製造方法より写真製版工程、及
び分離酸化工程が少なくなり、また、パターニン
グ精度が向上し、半導体装置の小形化/微細化に
寄与し得る。
As described above, according to the manufacturing method of the present invention, after a trench is dug on a semiconductor substrate, an oxide mask of a selective oxide film used for separating the surface other than the trench region and the side wall surface of the trench is simultaneously applied. By patterning and separating and oxidizing all areas on the substrate at the same time, the number of photolithography steps and separation oxidation steps is reduced compared to conventional manufacturing methods, and patterning accuracy is improved, resulting in miniaturization and miniaturization of semiconductor devices. can contribute to

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第7図は、この発明に係る一実施
例の半導体製造方法の各工程シーケンスを示す要
部破断断面図、第8図ないし第15図は従来の製
造方法の一例の各工程シーケンスを示す要部破断
断面図である。 1……半導体基板、2……酸化マスク、3……
酸化マスク下敷、4……分離酸化膜、5,6,7
……各エツチングマスク。
1 to 7 are fragmentary cross-sectional views of main parts showing each process sequence of a semiconductor manufacturing method according to an embodiment of the present invention, and FIGS. 8 to 15 are each process sequence of an example of a conventional manufacturing method. FIG. 1... Semiconductor substrate, 2... Oxidation mask, 3...
Oxide mask underlay, 4... Separation oxide film, 5, 6, 7
...Etching masks.

Claims (1)

【特許請求の範囲】 1 半導体基板の主面に溝を有した半導体装置の
製造方法であつて、 半導体基板を用意し、前記半導体基板の主面に
薄いシリコン酸化膜からなる第1の酸化マスク下
敷を形成する工程と、 前記第1の酸化マスク下敷の上面に薄いシリコ
ン窒化膜からなる第1の酸化マスクを形成する工
程と、 前記第1の酸化マスクの上面に厚いシリコン酸
化膜からなる第1のエツチングマスクを形成する
工程と、 前記第1のエツチングマスクを所定のパターン
にパターニングする工程と、 前記第1のエツチングマスクをマスクとしてエ
ツチング処理を施し、前記半導体基板の主面に溝
を形成する工程と、 前記溝の底面および側面に薄いシリコン酸化膜
からなる第2の酸化マスクを形成する工程と、 前記第2の酸化マスクの上面を含む全露出面に
薄いシリコン窒化膜からなる第2の酸化マスクを
形成する工程と、 前記第2の酸化マスクの上面に厚いシリコン酸
化膜からなる第2のエツチングマスクを形成する
工程と、 前記第2のエツチングマスクの上面から異方性
エツチングを施す工程と、 前記第2のエツチングマスクを除去する工程
と、 前記溝側面の第2の酸化マスク、および前記溝
の領域以外の前記半導体基板主面の第1の酸化マ
スクを、多層レジストを用いて所定領域のみ除去
する工程と、 熱酸化を施し前記溝の底面と側面、および前記
溝の領域以外の前記半導体基板主面に厚いシリコ
ン酸化膜からなる素子間分離酸化膜を形成する工
程とを含む半導体製造方法。
[Scope of Claims] 1. A method for manufacturing a semiconductor device having a groove on the main surface of a semiconductor substrate, comprising: preparing a semiconductor substrate, and applying a first oxide mask made of a thin silicon oxide film to the main surface of the semiconductor substrate. forming a first oxide mask made of a thin silicon nitride film on the upper surface of the first oxide mask underlay; and a step of forming a first oxide mask made of a thick silicon oxide film on the upper surface of the first oxide mask. forming a first etching mask; patterning the first etching mask into a predetermined pattern; and performing an etching process using the first etching mask as a mask to form a groove in the main surface of the semiconductor substrate. forming a second oxide mask made of a thin silicon oxide film on the bottom and side surfaces of the trench; and a second oxide mask made of a thin silicon nitride film on the entire exposed surface including the top surface of the second oxide mask. forming a second etching mask made of a thick silicon oxide film on the top surface of the second oxide mask; and performing anisotropic etching from the top surface of the second etching mask. a step of removing the second etching mask; and a step of removing the second oxide mask on the side surface of the trench and the first oxide mask on the main surface of the semiconductor substrate other than the region of the trench using a multilayer resist. a step of removing only a predetermined region; and a step of performing thermal oxidation to form an element isolation oxide film made of a thick silicon oxide film on the bottom and side surfaces of the trench and on the main surface of the semiconductor substrate other than the region of the trench. Semiconductor manufacturing method.
JP25897986A 1986-10-30 1986-10-30 Manufacture of semiconductor Granted JPS63111642A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25897986A JPS63111642A (en) 1986-10-30 1986-10-30 Manufacture of semiconductor
DE19873736531 DE3736531A1 (en) 1986-10-30 1987-10-28 METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
US07/113,744 US4772569A (en) 1986-10-30 1987-10-28 Method for forming oxide isolation films on french sidewalls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25897986A JPS63111642A (en) 1986-10-30 1986-10-30 Manufacture of semiconductor

Publications (2)

Publication Number Publication Date
JPS63111642A JPS63111642A (en) 1988-05-16
JPH0587141B2 true JPH0587141B2 (en) 1993-12-15

Family

ID=17327670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25897986A Granted JPS63111642A (en) 1986-10-30 1986-10-30 Manufacture of semiconductor

Country Status (1)

Country Link
JP (1) JPS63111642A (en)

Also Published As

Publication number Publication date
JPS63111642A (en) 1988-05-16

Similar Documents

Publication Publication Date Title
JP3174786B2 (en) Method for manufacturing semiconductor device
JPH1145874A (en) Manufacture of semiconductor device
JPH0587141B2 (en)
JPH0587142B2 (en)
JPH05267448A (en) Method of isolating element of semiconductor device
JPS61228650A (en) Manufacture of semiconductor device
JPH0396249A (en) Manufacture of semiconductor device
JP2748465B2 (en) Method for manufacturing semiconductor device
JP2767104B2 (en) Method for manufacturing semiconductor device
JPS6246543A (en) Manufacture of semiconductor device
JPS63244882A (en) Manufacture of charge coupled device
JPS63306643A (en) Manufacture of semiconductor device
JP2727587B2 (en) Multilayer wiring method
JPS63283039A (en) Manufacture of semiconductor device
JP2809274B2 (en) Method for manufacturing semiconductor device
JPH1027845A (en) Manufacture of semiconductor device
JPS62128138A (en) Semiconductor device
JPH084108B2 (en) Method for manufacturing semiconductor device
JPH0387030A (en) Multilayer interconnection
JPH036058A (en) Semiconductor device
JPS62242335A (en) Formation of element isolating region of semiconductor integrated circuit
JPH0541454A (en) Semiconductor device
JPS6193642A (en) Manufacture of semiconductor device
JPH02125442A (en) Manufacture of semiconductor device
JPH01204451A (en) Manufacture of semiconductor device