JPH0585053U - 抵抗素子を備えた電子部品 - Google Patents

抵抗素子を備えた電子部品

Info

Publication number
JPH0585053U
JPH0585053U JP026138U JP2613892U JPH0585053U JP H0585053 U JPH0585053 U JP H0585053U JP 026138 U JP026138 U JP 026138U JP 2613892 U JP2613892 U JP 2613892U JP H0585053 U JPH0585053 U JP H0585053U
Authority
JP
Japan
Prior art keywords
thick film
film resistor
resistance element
terminal piece
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP026138U
Other languages
English (en)
Inventor
勲 番作
洋一 大塚
裕彦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP026138U priority Critical patent/JPH0585053U/ja
Publication of JPH0585053U publication Critical patent/JPH0585053U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 （修正有） 【目的】抵抗素子を備えた電子部品の熱疲労に対する耐
久力を改善する。 【構成】 少なくとも１本の外部リード13を有する金属
製の第１の放熱板11と、少なくとも１本の外部リード13
を有し且つ第１の放熱板11から離間する金属製の第２の
放熱板12と、第１の放熱板11に固着されたパワートラン
ジスタチップ14と、厚膜抵抗素子16とを備えている。厚
膜抵抗素子16は、第２の放熱板12に固着された絶縁性の
基板と、絶縁性基板の主面に形成された厚膜抵抗と、基
板の主面に固着され且つ厚膜抵抗の少なくとも一方の端
部に電気的に接続された金属製の端子片と、厚膜抵抗を
被覆する硬質の保護樹脂とを備えている。端子片とパワ
ートランジスタチップ14はリード細線29により電気的に
接続され、保護樹脂は端子片から突出せずに形成されて
いる。端子片とリード細線29との接続部分が樹脂封止体
33のみで被覆されるから、リード細線29の熱疲労による
破断を防止できる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、抵抗素子を備えた電子部品に関するものである。
【０００２】
【従来の技術】
従来のハイブリッドＩＣの平面図を示す図４から明かなように、金属製の放熱 板(3)にはパワートランジスタ等の半導体素子(1)と回路基板(2)とが固着されて いる。回路基板(2)の上面には厚膜抵抗(4)が形成され、抵抗素子(4)の一端と半 導体素子(1)との間及び抵抗素子(4)の他端と外部リード(5)との間はリード細線 （６）で電気的に接続される。図示しないが、回路基板（２）の上面には抵抗素 子以外の他の電子素子も固着され、回路基板(1)の上面に配置された全電子素子 は軟質の保護樹脂(7)により完全に被覆され、更に破線(8)で示す樹脂封止体によ り封止される。
【０００３】
【考案が解決しようとする課題】
上記のハイブリッドＩＣは、通常の条件で使用したとき、故障は生じない。し かしながら、ヒートサイクルが繰り返し加わる厳しい条件下で使用する場合には 、リード細線(6)に熱疲労が蓄積されて破断が生じ易いことが確認された。
【０００４】 本考案は熱疲労に対して耐久力のある抵抗素子を備えた電子部品を提供するこ とを目的とする。
【０００５】
【課題を解決するための手段】
本考案による抵抗素子を備えた電子部品は、少なくとも１本の外部リードを有 する金属製の第１の放熱板と、少なくとも１本の外部リードを有し且つ第１の放 熱板から離間する金属製の第２の放熱板と、第１の放熱板に固着された半導体素 子と、厚膜抵抗素子とを備えている。厚膜抵抗素子は、第２の放熱板に固着され た絶縁性の基板と、絶縁性基板の主面に形成された厚膜抵抗と、基板の主面に固 着され且つ厚膜抵抗の少なくとも一方の端部に電気的に接続された金属製の端子 片と、厚膜抵抗を被覆する硬質の保護樹脂とを備えている。端子片と半導体素子 はリード細線により電気的に接続され、保護樹脂は端子片から突出せずに形成さ れている。
【０００６】
【作用】
端子片とリード細線との接続部分が樹脂封止体のみで被覆されるから、リード 細線の熱疲労による破断を防止できる。
【０００７】
【実施例】
以下、ハイブリッドＩＣに適用した本考案に係る電子部品の実施例を図１〜図 ３について説明する。
【０００８】 このハイブリッドＩＣは互いに離間して形成された金属製の第１の放熱板(11) と金属製の第２の放熱板(12)とを有する。複数の外部リード(13)は、金属製の第 ２の放熱板(12)の一端側に並置され、両端の２本の外部リード(13)はそれぞれ放 熱板(11)(12)に連結されている。
【０００９】 半導体素子としてのパワートランジスタチップ(14)は図示しない導電性接着剤 としての半田を介して金属製の第１の放熱板(11)の上面に固着されている。また 、金属製の第２の放熱板(12)の上面にはモノリシックＩＣチップ(15)及び厚膜パ ワー抵抗素子(16)が半田を介して固着されている。
【００１０】 図２及び図３は、それぞれ厚膜パワー抵抗素子(16)の平面図及び断面図を示す 。厚膜パワー抵抗(16)は放熱板(12)に固着された板状の絶縁性の基板(17)を有す る。基板(17)の一方の主面には厚膜抵抗(18)が形成されている。厚膜抵抗(18)は 基板(17)の一方の主面に半田ペーストをスクリーン印刷後に焼成して形成する。 図２に示すように、厚膜抵抗(18)はほぼコ字状の平面形状を有し、その両端側に はＮi（ニッケル）とＡg（銀）とを順次メッキすることによって第１の金属膜(1 9)と第２の金属膜(20)が形成されている。第１の金属膜(19)及び第２の金属膜(2 0)には、それぞれ金属製ブロック状の一対の端子片(21)(22)が半田を介して固着 されている。端子片(21)(22)は４２アロイ等の鉄合金からなる。一対の金属膜(1 9)(20)の間の抵抗素子(18)の上面にはガラスをコーテイングして成る保護膜(23) が形成されている。抵抗素子(18)に所望の抵抗値を与えるために、保護膜(23)の 上から抵抗素子(18)にレーザートリミングが施され、図２に示すようにトリミン グ溝(24)が形成されている。更に、基板(17)の一方の主面にはトリミング溝(24) を被覆するポリイミド樹脂等から成る硬質の保護樹脂(25)が形成されている。保 護樹脂(25)は回路基板(17)の略全面を比較的薄く被覆し、端子片(21)(22)の上面 は保護樹脂(25)から突出する。なお、保護樹脂(25)は回路基板(17)の全面に形成 せず、抵抗素子(18)の上面のみを被覆するようにしてもよい。また、本考案では 、硬化させた後に室温で硬化性を示す樹脂を硬質樹脂と称し、軟質性を示す樹脂 を軟質樹脂と称する。
【００１１】 基板(17)の一方の主面に対して平行な他方の主面のほぼ全面に金属膜(26)が形 成され、金属膜(26)は第２の放熱板(12)に半田(27)を介して固着される。
【００１２】 厚膜パワー抵抗素子(16)に形成されたスルーホール(28)は、第１の金属膜(19) 、基板(17)及び金属膜(26)を貫通する。したがって、図３に示すように金属膜(2 6)を半田(27)で第２の放熱板(12)に固着したとき、スルーホール(28)内に侵入す る半田(27)によって第１の金属膜(19)と金属膜(26)は電気的に接続される。
【００１３】 リード細線(29)(30)(31)(32)は、それぞれパワートランジスタチップ(14)のエ ミッタ電極と端子片(20)との間、パワートランジスタチップ(14)のベース電極と モノリシックＩＣチップ(15)との間、モノリシックＩＣチップ(15)と端子片(22) との間及びモノリシックＩＣチップ(15)と外部リード(13)との間を電気的に接続 する。図３に示すように、第１の金属膜(19)と金属膜(26)との間はスルーホール (28)内の半田(27)を介して電気的に接続されるので、パワートランジスタチップ (14)のエミッタ電極と第２の放熱板(12)に接続された外部リード(13)との間は、 第２の放熱板(12)、半田(27)、厚膜抵抗(18)及びリード細線(29)を介して接続さ れる。また、放熱板(11)(12)の上面と外部リード(13)の内端部は樹脂封止体(33) で封止される。
【００１４】 本実施例のハイブリッドＩＣによれば、以下のような効果が得られる。
【００１５】 (1) 硬質の保護樹脂(25)によって被覆された厚膜抵抗(18)の上面には、異物 の侵入が阻止されるので、信頼性の高い電子部品が得られる。
【００１６】 (2) 端子片(22)の上面とリード細線(29)との接続部分が樹脂封止体(33)のみ で被覆されるから、リード細線(29)の熱疲労による破断を防止できる。
【００１７】 (3) 厚膜パワー抵抗素子(16)のほぼ全下面に形成された金属膜(26)が放熱板( 12)に固着されるので、基板(17)、金属膜(26)及び放熱板(12)を介して厚膜抵抗( 18)に発生する熱を良好に放熱させることができる。
【００１８】 (4) スルーホールを介して厚膜抵抗を接続し、リード細線による接続を簡素 化できる。
【００１９】
【考案の効果】
リード細線の熱疲労による破断を防止して、抵抗素子を備えた電子部品の耐久 性を向上することができる。
【図面の簡単な説明】
【図１】本考案による抵抗素子を備えた電子部品の平面
図
【図２】この電子部品に使用する厚膜抵抗素子の平面図
【図３】図２の３-３線に沿う断面図
【図４】従来のハイブリッドＩＣの平面図
【符号の説明】
(11)・・第１の放熱板、(12)・・第２の放熱板、(13)・
・外部リード、(14)・・パワートランジスタチップ（半
導体素子）、(15)・・モノリシックＩＣチップ、(16)・
・厚膜パワー抵抗素子、(17)・・基板、(18)・・厚膜抵
抗、(19)・・第１の金属膜、(20)・・第２の金属膜、(2
1)(22)・・端子片、(23)・・保護膜、(25)・・保護樹
脂、(29)・・リード細線、(33)・・樹脂封止体、

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 少なくとも１本の外部リードを有する金
    属製の第１の放熱板と、少なくとも１本の外部リードを
    有し且つ前記第１の放熱板から離間して配置された金属
    製の第２の放熱板と、前記第１の放熱板に固着された半
    導体素子と、前記第２の放熱板に固着された絶縁性の基
    板を有する厚膜抵抗素子とを備え、前記厚膜抵抗素子
    は、前記基板上に形成された厚膜抵抗と、前記基板に固
    着され且つ前記厚膜抵抗の少なくとも一方の端部に電気
    的に接続された金属製の端子片と、前記厚膜抵抗を被覆
    する硬質の保護樹脂とを備え、前記端子片と前記半導体
    素子はリード細線により電気的に接続され、前記保護樹
    脂は前記端子片から外側に突出しないことを特徴とする
    抵抗素子を備えた電子部品。
JP026138U 1992-04-22 1992-04-22 抵抗素子を備えた電子部品 Pending JPH0585053U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP026138U JPH0585053U (ja) 1992-04-22 1992-04-22 抵抗素子を備えた電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP026138U JPH0585053U (ja) 1992-04-22 1992-04-22 抵抗素子を備えた電子部品

Publications (1)

Publication Number Publication Date
JPH0585053U true JPH0585053U (ja) 1993-11-16

Family

ID=12185194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP026138U Pending JPH0585053U (ja) 1992-04-22 1992-04-22 抵抗素子を備えた電子部品

Country Status (1)

Country Link
JP (1) JPH0585053U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200982A (ja) * 2006-01-24 2007-08-09 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200982A (ja) * 2006-01-24 2007-08-09 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
KR930002804B1 (ko) 수지밀봉형 반도체장치
US5986336A (en) Semiconductor device including a heat radiation plate
JPS6333320B2 (ja)
JPS61241959A (ja) 半導体モジユ−ル
KR950000203B1 (ko) 전력용 반도체 장치
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
US6930397B2 (en) Surface mounted package with die bottom spaced from support board
JPH0760761B2 (ja) フィルム型の電力用抵抗器組立体
US5481241A (en) Film-type heat sink-mounted power resistor combination having only a thin encapsulant, and having an enlarged internal heat sink
JP4967701B2 (ja) 電力半導体装置
JPH05226106A (ja) フィルム型抵抗器
US7566967B2 (en) Semiconductor package structure for vertical mount and method
KR900001223B1 (ko) 반도체 장치
JPS6050354B2 (ja) 樹脂封止型半導体装置
JPH0645504A (ja) 半導体装置
JPH0585053U (ja) 抵抗素子を備えた電子部品
JPH11288803A (ja) 表面実装サーミスタ部品
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JPS63190363A (ja) パワ−パツケ−ジ
JP3036256B2 (ja) 半導体装置
EP0116289A2 (en) Power semiconductor module and package