JPH0582825A - Photodiode - Google Patents

Photodiode

Info

Publication number
JPH0582825A
JPH0582825A JP3265439A JP26543991A JPH0582825A JP H0582825 A JPH0582825 A JP H0582825A JP 3265439 A JP3265439 A JP 3265439A JP 26543991 A JP26543991 A JP 26543991A JP H0582825 A JPH0582825 A JP H0582825A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
type
photodiode
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3265439A
Other languages
Japanese (ja)
Other versions
JP2904370B2 (en
Inventor
Ihachirou Gofuku
伊八郎 五福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3265439A priority Critical patent/JP2904370B2/en
Publication of JPH0582825A publication Critical patent/JPH0582825A/en
Application granted granted Critical
Publication of JP2904370B2 publication Critical patent/JP2904370B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To improve the dark current property, the photosensitivity, and the after-image property of a PIN or NIP-type photodiode wherein the amorphous semiconductor layer is I layer. CONSTITUTION:In a PIN or NIP-type photodiode wherein the I layer 13 consists of an amorphous semiconductor layer, the p-type semiconductor layer and/or the n-type semiconductor layer p composed of the two layers of first semiconductor layers 12a and 14a, which have polycrystalline structure, at least, with the same materials as the I layer, and second semiconductor layers 12b and 14b, which have polycrystalline or amorphous structure consisting of the constituent elements of the I layer and forbidden band width enlarged elements, and the first semiconductor layers 12a and 14a are arranged close by the I layer 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フォトダイオードに係
り、特にI層が非晶質半導体層よりなるPIN型又はN
IP型のフォトダイオードに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodiode, and more particularly to a PIN type or N type in which the I layer is an amorphous semiconductor layer.
The present invention relates to an IP type photodiode.

【0002】[0002]

【従来の技術】光を情報信号の媒体とする映像情報シス
テム,光通信,その他の産業,民生分野において、光信
号を電気信号に変換する半導体受光素子は、最も重要で
基本的な構成要素の一つであり、既に数多くのものが実
用化されている。一般に受光素子の光電変換特性として
は、高い信号対雑音比(高S/N比)を持ち、高感度の
読み取りが実現できることと、高速の応答速度を持つこ
とが要求される。
2. Description of the Related Art A semiconductor light receiving element for converting an optical signal into an electric signal is one of the most important and basic constituent elements in a video information system using light as a medium of an information signal, optical communication, other industries and consumer fields. This is one, and many have already been put to practical use. In general, the photoelectric conversion characteristics of the light receiving element are required to have a high signal-to-noise ratio (high S / N ratio), to realize highly sensitive reading, and to have a high response speed.

【0003】このうち、高速ファクシミリ,イメージス
キャナ,複写機等の画像処理装置の入力素子としては、
装置の小型化,パーソナル化に伴い、密着型の形態が望
ましくなり、大面積の素子アレイの形成が要求される。
Among these, as an input element of an image processing apparatus such as a high speed facsimile, an image scanner, a copying machine, etc.,
With the miniaturization and personalization of devices, a contact type is desired, and it is required to form a large-area element array.

【0004】また、産業監視用,民生用のビデオカメラ
などに使用されるCCDなどのエリアセンサとしては、
画素の高密度化に伴って出力信号が小さくなる為、画素
面積をできるだけ大きく保つことが望まれる。これに対
しては、信号処理回路部と受光素子を積層構造で形成
し、面積を有効に使う方向で近年技術開発が進められて
いる。
Area sensors such as CCDs used in industrial surveillance and consumer video cameras include:
Since the output signal becomes smaller as the density of pixels becomes higher, it is desirable to keep the pixel area as large as possible. On the other hand, in recent years, technological development has been advanced in the direction of effectively using the area by forming the signal processing circuit section and the light receiving element in a laminated structure.

【0005】以上の様な高速,高感度の受光素子を、大
面積乃至は積層構造で実現する為の手段としては、非晶
質シリコンを材料とするPIN型フォトダイオードが有
望である。
A PIN photodiode made of amorphous silicon is promising as a means for realizing the above-described high-speed, high-sensitivity light-receiving element with a large area or a laminated structure.

【0006】PINフォトダイオードについては、各層
とも非晶質シリコンで形成するのが最も簡単な形態であ
るが、P層又はN層という不純物層の機能として重要な
少数キャリアのブロッキングにより、暗電流を低減さ
せ、入射光をできるだけ透過させて光電流の低下を抑え
ようとする場合に、不純物の活性化率が高くないという
ことと、可視光、特に短波長の光の吸収係数が大きいと
いう性質のために充分な特性を得ることができなかっ
た。
In the PIN photodiode, the simplest form is to form each layer with amorphous silicon, but dark current is generated by blocking minority carriers, which is important as a function of the impurity layer of P layer or N layer. In order to reduce the incident current and transmit the incident light as much as possible to suppress the decrease in the photocurrent, the activation rate of impurities is not high and the absorption coefficient of visible light, especially short wavelength light is large. Therefore, sufficient characteristics could not be obtained.

【0007】この為に、不純物層の膜構造や組成を変え
て、暗電流の低減と、光電流低下の抑制とをはかろうと
する試みがなされてきた。膜構造については、非晶質シ
リコンから多結晶シリコンに変えることにより、電気的
バンドギャップは多少小さくなるが、不純物の活性化率
が大巾に改善される為、少数キャリアのブロッキング性
は大きく向上する。同時に、可視光領域での光吸収係数
が、小さくなり、光透過が改善される(なお、ここで非
晶質とは、最近接原子程度の近距離秩序は保存されてい
るが、それ以上の長距離秩序はない状態のものであり、
多結晶とは、特定の結晶方位をもたない単結晶粒が粒界
で隔離されて集合したものである)。
For this reason, attempts have been made to reduce the dark current and suppress the decrease in photocurrent by changing the film structure or composition of the impurity layer. Regarding the film structure, switching from amorphous silicon to polycrystalline silicon reduces the electrical bandgap somewhat, but the activation rate of impurities is greatly improved, and the blocking property of minority carriers is greatly improved. To do. At the same time, the light absorption coefficient in the visible light region is reduced, and the light transmission is improved (note that amorphous here means that the near-range order of the nearest neighbor atom is preserved, but There is no long-range order,
A polycrystal is a set of single crystal grains that do not have a specific crystal orientation and are isolated by grain boundaries.

【0008】さらに、Si1-xx やSi1-xx など
のように、膜の組成を変えて、電気的バンドギャップを
広げる事により、不純物の活性化率の多少の違いによら
ず、少数キャリアのブロッキング性は充分のものが得ら
れ、暗電流を小さく抑える事ができる。またバンドギャ
ップを広げる事により、可視光の吸収がかなり抑えら
れ、不純物層による光透過のロスはかなり小さくなる。
Furthermore, by changing the composition of the film and widening the electrical band gap, such as Si 1-x N x and Si 1-x C x , the activation rate of impurities may be slightly different. In addition, a sufficient blocking property of minority carriers can be obtained, and the dark current can be suppressed to be small. Further, by widening the band gap, absorption of visible light is considerably suppressed, and the loss of light transmission due to the impurity layer is considerably reduced.

【0009】図12は非晶質シリコンのPINフォトダ
イオードと、従来の改善例である多結晶シリコン、非晶
質シリコンカーバイト(Eg=2.1eV)を不純物層
としたPINフォトダイオードの暗電流の違いを示す特
性図である。
FIG. 12 shows a dark current of a PIN photodiode made of amorphous silicon, and a PIN photodiode having an impurity layer of amorphous silicon carbide (Eg = 2.1 eV), which is a conventional improvement example. It is a characteristic view showing the difference of.

【0010】また図13は分光感度特性の違いを示す特
性図である。
FIG. 13 is a characteristic diagram showing the difference in spectral sensitivity characteristic.

【0011】暗電流低減、光電流低下の抑制の効果は、
非晶質シリコンから、多結晶シリコン、非晶質シリコン
カーバイトと変わるにつれ大きく現われており、組成を
かえて、バンドギャップを大きくした場合には静的な動
作では充分特性の良いセンサが得られている事がわか
る。
The effect of reducing the dark current and suppressing the decrease of the photocurrent is
It is becoming more apparent as amorphous silicon changes to polycrystalline silicon and amorphous silicon carbide. When the composition is changed and the band gap is increased, a sensor with good characteristics can be obtained by static operation. I understand that.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記従
来例では、構造のみを変えた多結晶シリコンのような例
では、暗電流の低減と感度低下の抑制との双方を満足で
きるような不純物層の膜厚や不純物濃度などの設計の自
由度があまりなく、不純物層の機能として充分余裕のあ
る特性を必ずしも示していないという問題があった。
However, in the above-mentioned conventional example, in the case of polycrystalline silicon in which only the structure is changed, an impurity layer which can satisfy both the reduction of the dark current and the suppression of the reduction in sensitivity is formed. There is a problem that the degree of freedom in designing the film thickness, the impurity concentration, and the like is not so large, and the characteristics of the impurity layer do not always have sufficient margin.

【0013】また、組成を変えてバンドギャップを広く
するという非晶質シリコンカーバイトのような例では、
前述のように、静的動作は充分であるが、動的な動作に
ついてはあまり考慮がなされていなかった。即ち、実際
の読み取り動作においては、パルス駆動を行なう為、残
像と呼ばれる光応答特性が、センサ特性として重要なポ
イントとなるが、非晶質シリコンカーバイトなどのよう
に、I層と組成の異なる材料をI層と接合を作ると、I
層との界面のところで多くの欠陥準位を形成し、残像に
悪影響を与える。また一般に、非晶質,多結晶材料にお
いては、シリコンに比べ、組成を変えた材料は膜の欠陥
準位密度の低減が充分はかられておらず、やはりI層と
接合を作ると残像を悪化させるという問題があった。
In an example such as amorphous silicon carbide in which the composition is changed to widen the band gap,
As mentioned above, static behavior is sufficient, but dynamic behavior has not been considered. That is, in the actual reading operation, since pulse driving is performed, the photoresponse characteristic called afterimage is an important point as a sensor characteristic, but the composition is different from that of the I layer such as amorphous silicon carbide. When the material is bonded to the I layer,
Many defect levels are formed at the interface with the layer, which adversely affects the afterimage. In general, in amorphous and polycrystalline materials, a material having a different composition does not sufficiently reduce the defect level density of the film as compared with silicon, and afterimages are also produced when a junction is formed with the I layer. There was a problem of making it worse.

【0014】図14は、ワイドギャップ材料を不純物層
に用いた場合と非晶質又は多結晶シリコンを不純物層と
した場合の残像特性の違いを示す特性図である。
FIG. 14 is a characteristic diagram showing the difference in afterimage characteristics when a wide gap material is used for the impurity layer and when amorphous or polycrystalline silicon is used as the impurity layer.

【0015】本発明は上記のような問題点を解決するた
めになされたものであり、暗電流の低減と光感度の低下
抑制及び高速応答を同時に実現するPIN型又はNIP
型フォトダイオードを提供するものである。
The present invention has been made to solve the above problems, and is a PIN type or NIP which simultaneously realizes reduction of dark current, suppression of deterioration of photosensitivity, and high-speed response.
Type photodiode is provided.

【0016】[0016]

【課題を解決するための手段】すなわち本発明は、I層
が非晶質半導体層よりなるPIN型又はNIP型のフォ
トダイオードにおいて、P型半導体層及び/又はN型半
導体層が、少なくともI層と同じ材料で多結晶構造をも
つ第1の半導体層と、I層の構成元素と禁止帯幅拡大元
素とからなる多結晶又は非晶質構造をもつ第2の半導体
層との二層から構成され、前記第1の半導体層が前記I
層に隣接して配置されたことを特徴とする。
That is, according to the present invention, in a PIN type or NIP type photodiode in which the I layer is an amorphous semiconductor layer, the P type semiconductor layer and / or the N type semiconductor layer is at least the I layer. And a second semiconductor layer having a polycrystalline or amorphous structure composed of a constituent element of the I layer and a band gap widening element. And the first semiconductor layer is
Characterized by being arranged adjacent to the layer.

【0017】本発明によると、残像特性を悪くさせるこ
となしに、暗電流の低減と光感度の向上が図られた、高
感度の光センサが得られる。
According to the present invention, it is possible to obtain a high-sensitivity photosensor in which the dark current is reduced and the photosensitivity is improved without deteriorating the afterimage characteristic.

【0018】図1は、本発明のフォトダイオードの一実
施態様例の構成を示す断面図である。
FIG. 1 is a sectional view showing the structure of an embodiment of the photodiode of the present invention.

【0019】ここで示す実施態様例はP型半導体層及び
N型半導体層が第1の半導体層と第2の半導体層との二
層構成となっている場合である。
The embodiment example shown here is a case where the P-type semiconductor layer and the N-type semiconductor layer have a two-layer structure of a first semiconductor layer and a second semiconductor layer.

【0020】図1に示すように、本実施態様例の光電変
換装置は、絶縁性基板又は絶縁性薄膜を被着した半導体
基板10上に形成される第1の電極11、該第1の電極
11上に形成される、非単結晶のPIN又はNIP接合
を作る半導体層16、該半導体層16上に形成される透
明電極15より成り、上記PIN又はNIP接合のN型
半導体層12及びP型半導体層14の両方が、それぞれ
I層13と同じ材料で多結晶構造をもつ第1の半導体層
12a,14aと、I層の構成元素と禁制帯幅拡大元素
よりなる多結晶ないしは非晶質構造をもつ第2の半導体
層12b,14bの2層からなり、上記第1の半導体層
12a,14aが、I層に隣接して配置される構成とな
っている。
As shown in FIG. 1, the photoelectric conversion device according to the present embodiment has a first electrode 11 formed on an insulating substrate or a semiconductor substrate 10 coated with an insulating thin film, and the first electrode. 11, a semiconductor layer 16 for forming a non-single-crystal PIN or NIP junction, and a transparent electrode 15 formed on the semiconductor layer 16, and the N-type semiconductor layer 12 and the P-type having the PIN or NIP junction. Both of the semiconductor layers 14 are first semiconductor layers 12a and 14a each made of the same material as the I layer 13 and having a polycrystalline structure, and a polycrystalline or amorphous structure composed of a constituent element of the I layer and a band gap widening element. The first semiconductor layers 12a and 14a are arranged adjacent to the I layer.

【0021】本発明では2層からなる不純物層のそれぞ
れの層が、暗電流の低減と、残像の低減という役割を別
々に担当するため、従来技術では同時に両方の特性を満
足できなかったのが、本発明により達成することができ
る。また暗電流低減を図る手段は不純物層における光透
過率の改善の方向と一致し、残像低減の為の多結晶層で
は、不純物の活性化が上がるため、膜厚の低減が可能と
なってやはり光透過率の改善につながる。このため光感
度の向上も同時に実現できる事となる。
In the present invention, each of the two impurity layers separately plays the role of reducing the dark current and the role of reducing the afterimage, so that the prior art cannot satisfy both characteristics at the same time. Can be achieved by the present invention. Further, the means for reducing the dark current coincides with the direction of improving the light transmittance in the impurity layer, and in the polycrystalline layer for reducing the afterimage, the activation of impurities is increased, so that the film thickness can be reduced. It leads to improvement of light transmittance. Therefore, it is possible to improve the photosensitivity at the same time.

【0022】本発明に用いられる材料は、光吸収層であ
るI層には、大面積の薄膜形成を行なうために非晶質シ
リコン系合金が用いられ、a−SiGe:H,a−Si
C:H,a−SiN:H,a−SiSn:H,a−Si
O:H及びa−GeC:Hなどがある。
The material used in the present invention is an a-SiGe: H, a-Si, which is made of an amorphous silicon-based alloy for forming a large-area thin film in the I layer which is the light absorption layer.
C: H, a-SiN: H, a-SiSn: H, a-Si
O: H and a-GeC: H.

【0023】2層構造の不純物層のうちの1層の形成に
用いられる禁制帯幅拡大元素としては、炭素(C),窒
素(N),酸素(O)が使用されるが、既に該元素がI
層及びもう1層の不純物層に添加されている場合には、
上記C,N,Oなどの元素の膜内含有比率をふやすよう
にする。例えばI層がa−Si0.80.2 :Hで形成さ
れる場合には、禁制帯幅を拡大する方の不純物層にはa
−Si0.50.5 :Hを使用するというようにする。
Carbon (C), nitrogen (N) and oxygen (O) are used as the band gap widening element used to form one of the two-layered impurity layers. Is I
When added to the layer and another impurity layer,
The content ratio of the elements such as C, N and O in the film is increased. For example, when the I layer is formed of a-Si 0.8 C 0.2 : H, the impurity layer that expands the band gap has a
-Si 0.5 C 0.5 : H is used.

【0024】不純物層に添加される不純物としては、P
型制御に対しては周期律表の第III族原子、N型制御に
対しては第V族原子が使用される。
The impurity added to the impurity layer is P
Group III atoms of the Periodic Table are used for type control, and Group V atoms are used for N-type control.

【0025】具体的には、第III 族原子としては、B
(ホウ素)、Al(アルミニウム)、Ga(ガリウ
ム)、In(インジウム)、Tl(タリウム)等を挙げ
ることができるが、特に好ましいものは、B、Gaであ
る。また第V族原子としては、P(リン)、As(ヒ
素)、Sb(アンチモン)、Bi(ビスマス)等を挙げ
ることができるが、特に好ましいものはP、Sbであ
る。
Specifically, the group III atom is B
(Boron), Al (aluminum), Ga (gallium), In (indium), Tl (thallium) and the like can be mentioned, but B and Ga are particularly preferable. Further, as the group V atom, P (phosphorus), As (arsenic), Sb (antimony), Bi (bismuth) and the like can be mentioned, but P and Sb are particularly preferable.

【0026】透明電極として用いられる材料には、IT
O,SnO2 ,ZnO2 などが用いられる。
The material used as the transparent electrode is IT
O, SnO 2 , ZnO 2 or the like is used.

【0027】下部電極としてはCr,Al,Tiなど通
常使用される金属電極であれば何でも使用できる他、高
濃度不純物添加されたN型又はP型のポリシリコン膜を
用いる事も可能であるし、基板に半導体基板を用いる場
合には、半導体基板内に形成した高濃度不純物層を、被
着した絶縁層にあけたコンタクトホールを介して下部電
極に使用することができる。
As the lower electrode, any commonly used metal electrode such as Cr, Al, or Ti can be used, and it is also possible to use an N-type or P-type polysilicon film doped with a high concentration of impurities. When the semiconductor substrate is used as the substrate, the high-concentration impurity layer formed in the semiconductor substrate can be used as the lower electrode through the contact hole formed in the deposited insulating layer.

【0028】I層に隣接して配置され、I層と同じ材料
で形成される多結晶半導体の不純物層の膜厚dc は、I
層に印加された電界により、不純物層に侵入してきた空
乏層が、禁制帯幅拡大元素を含む不純物層に到達しない
ような最小の膜厚で与えれば残像の悪化と光感度の低下
を招かないようにできる。即ち、
The film thickness d c of the impurity layer of the polycrystalline semiconductor formed adjacent to the I layer and made of the same material as the I layer is I
If the depletion layer that has penetrated into the impurity layer due to the electric field applied to the layer is given with a minimum film thickness that does not reach the impurity layer containing the forbidden band widening element, deterioration of afterimage and deterioration of photosensitivity will not occur. You can That is,

【0029】[0029]

【数2】 が必要な最低の膜厚、言い換えれば最適の膜厚であり、
センサの駆動電圧の最大値を考慮して決めれば良い。
[Equation 2] Is the minimum required film thickness, in other words, the optimum film thickness,
It may be determined in consideration of the maximum value of the drive voltage of the sensor.

【0030】 ここで、dI :I層膜厚 N:不純物濃度 ε:不純物層の誘電率 VR :印加電圧 φBI:PIN接合のビルトインポテンシャル q:単位電荷 である。Here, d I : I layer film thickness N: Impurity concentration ε: Dielectric constant of impurity layer V R : Applied voltage φ BI : Built-in potential of PIN junction q: Unit charge

【0031】さらに、光感度の低下を極力抑える為には
不純物濃度は可能な限り高い方が望ましい。例えば、多
結晶シリコン中の活性化した不純物濃度として、1020
程度まで可能だとし、印加電圧を10Vとすれば、必要
な最低の膜厚は、 dc ≒10-8(cm)=1Å となる。現実的には多結晶の粒径の大きさを考慮しなけ
ればならないので数100Åあれば充分な事がわかる。
Further, in order to suppress the deterioration of photosensitivity as much as possible, it is desirable that the impurity concentration is as high as possible. For example, the activated impurity concentration in polycrystalline silicon is 10 20
If the applied voltage is 10 V, the minimum required film thickness is d c ≈10 −8 (cm) = 1 Å. In reality, it is necessary to consider the size of the grain size of the polycrystal, so it can be seen that several hundred Å is sufficient.

【0032】なお、前述したように、多結晶とは、特定
の結晶方位をもたない単結晶粒が粒界で隔離されて集合
したものをいい、単結晶粒の粒径は30〜300Å程度
のものが用いられる。
As mentioned above, a polycrystal is a collection of single crystal grains having no specific crystal orientation, separated by grain boundaries, and having a grain size of about 30 to 300Å. What is used.

【0033】[0033]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

【0034】図2は、本発明のフォトダイオードの第1
実施例を示す概略的平面図である。
FIG. 2 shows a first photodiode of the present invention.
It is a schematic plan view which shows an Example.

【0035】図3は、上記図2のA−A’線断面図であ
る。
FIG. 3 is a sectional view taken along the line AA 'of FIG.

【0036】図4は、上記図2のB−B’線断面図であ
る。
FIG. 4 is a sectional view taken along the line BB 'of FIG.

【0037】以下、図2〜図4を用いて本実施例のフォ
トダイオードの製造工程について説明する。
The manufacturing process of the photodiode of this embodiment will be described below with reference to FIGS.

【0038】まずコーニング社製#7059ガラス基板
400上にスパッタ法により厚さ2000ÅのCr膜を
堆積した。続いて通常のホトリソグラフィ工程により、
所望の形状にエッチングし、フォトダイオードの下部電
極401を形成した。
First, a 2000 Å thick Cr film was deposited on a # 7059 glass substrate 400 manufactured by Corning Co. by a sputtering method. Then, by a normal photolithography process,
The lower electrode 401 of the photodiode was formed by etching into a desired shape.

【0039】その後、容量結合型CVD装置で基板温度
を300℃にセットして、SiH440SCCM,H2
希釈10%PH3 20SCCM,NH3 20SCCMを
導入し、ガス圧0.2Torrの条件で高周波0.2W
/cm2 で1分40秒間放電を行ない、第2のホールの
ブロッキング層たるN型非晶質シリコンナイトライド層
402b(膜厚300Å)を堆積し、続いて同じく容量
結合型CVD装置で基板温度を300℃にセットして、
SiH4 6SCCM,H2 希釈10%PH3 24SCC
M,H2 450SCCMを導入し、ガス圧2.0Tor
rの条件で高周波0.5W/cm2 で16分40秒間放
電を行ない、第1のホールのブロッキング層たるN型多
結晶シリコン層402a(膜厚300Å)を堆積し、ホ
ールのブロッキング層を完成した。
After that, the substrate temperature was set to 300 ° C. by a capacitive coupling type CVD apparatus, and SiH 4 40SCCM, H 2
Introduce diluted 10% PH 3 20SCCM, NH 3 20SCCM, and high frequency 0.2W under the condition of gas pressure 0.2 Torr.
/ Cm 2 discharge for 1 minute and 40 seconds to deposit an N-type amorphous silicon nitride layer 402b (thickness 300 Å) which is a blocking layer for the second hole, and then the substrate temperature is also measured by the capacitive coupling type CVD device. To 300 ° C,
SiH 4 6SCCM, H 2 diluted 10% PH 3 24SCC
Introduced M, H 2 450 SCCM, gas pressure 2.0 Tor
Under the condition of r, a high frequency of 0.5 W / cm 2 is discharged for 16 minutes and 40 seconds to deposit an N-type polycrystalline silicon layer 402a (thickness 300 Å) which is a blocking layer of the first hole to complete the blocking layer of the hole. did.

【0040】次に同じく容量結合型CVD装置で基板温
度を300℃にセットして、SiH4 30SCCM,H
2 30SCCMを導入し、ガス圧0.3Torrの条件
で高周波0.2W/cm2 で75分間放電を行ない、光
吸収層403(膜厚8000Å)を堆積した。
Next, the substrate temperature was set to 300 ° C. by the same capacitive coupling type CVD apparatus, and SiH 4 30SCCM, H was added.
The 2 30 SCCM is introduced, at a gas pressure of 0.3Torr at high frequencies 0.2 W / cm 2 performs 75 minutes discharge, it was deposited a light-absorbing layer 403 (thickness 8000 Å).

【0041】さらに同じく容量結合型CVD装置で基板
温度を300℃にセットして、SiH4 6SCCM,B
26 12SCCM,H2 450SCCMを導入し、ガ
ス圧2.0Torrの条件で高周波0.5W/cm2
16分40秒放電を行ない、第1の電子のブロッキング
層たるP型多結晶シリコン層404a(膜厚300Å)
を堆積し、続いて同じく容量結合型CVD装置で基板温
度を300℃にセットして、SiH4 24SCCM,H
2 希釈10%B26 20SCCM,CH4 36SCC
Mを導入し、ガス圧0.3Torrの条件で、高周波
0.2W/cm2で1分40秒放電を行ない、第2の電
子のブロッキング層たるP型非晶質シリコンカーバイト
層404b(膜厚300Å)を堆積し、電子のブロッキ
ング層を完成した。
Further, similarly, the substrate temperature was set to 300 ° C. by the capacitive coupling type CVD apparatus, and SiH 4 6SCCM, B was used.
Introducing 2 H 6 12 SCCM and H 2 450 SCCM, discharging under a gas pressure of 2.0 Torr at a high frequency of 0.5 W / cm 2 for 16 minutes and 40 seconds, and a P-type polycrystalline silicon layer as a first electron blocking layer. 404a (film thickness 300Å)
Was deposited, and then the substrate temperature was set to 300 ° C. by the same capacitive coupling type CVD apparatus, and SiH 4 24SCCM, H
2 dilution 10% B 2 H 6 20SCCM, CH 4 36SCC
M was introduced, and discharge was performed at a high frequency of 0.2 W / cm 2 for 1 minute 40 seconds under a gas pressure of 0.3 Torr, and a P-type amorphous silicon carbide layer 404b (film) serving as a second electron blocking layer. A thickness of 300Å) was deposited to complete the electron blocking layer.

【0042】ことあと、スパッタ法によりITOを70
0Å堆積し、続いて通常のホトリソグラフィ工程によ
り、所望の形状にエッチングし、上部透明電極405を
形成した。
After that, 70% of ITO was sputtered.
Then, the upper transparent electrode 405 was formed by depositing 0Å and then etching it into a desired shape by a normal photolithography process.

【0043】続いて通常のホトリソグラフィ工程によ
り、半導体層404a,404b,403,402a,
402bを所望の形状にエッチングし、半導体層のアイ
ソレーションを行なった。
Then, the semiconductor layers 404a, 404b, 403, 402a,
402b was etched into a desired shape to isolate the semiconductor layer.

【0044】次に、容量結合型CVD装置で、基板温度
を300℃にして、水素希釈10%SiH4 ガスを10
0SCCM,NH3 ガスを100SCCMの流量で、ガ
ス圧を0.4Torrに調節して高周波電力0.01W
/cm2 で1時間放電し、3000ÅのSiNx 膜によ
る保護層406を形成した。続いて通常のホトリソグラ
フィ工程により、SiNx 層406を所望の形状にエッ
チングし、上部電極及び下部電極取り出し用のコンタク
トホールを形成した。
Next, with a capacitively coupled CVD apparatus, the substrate temperature was set to 300 ° C. and hydrogen diluted 10% SiH 4 gas was added to 10 times.
0 SCCM, NH 3 gas at a flow rate of 100 SCCM, gas pressure is adjusted to 0.4 Torr, and high frequency power is 0.01 W
/ Cm 2 was discharged for 1 hour to form a protective layer 406 of 3000 Å SiN x film. Subsequently, the SiN x layer 406 was etched into a desired shape by a normal photolithography process to form contact holes for taking out the upper electrode and the lower electrode.

【0045】このあとスパッタ法によりAlを1.0μ
m堆積し、続いて通常のホトリソグラフィ工程により、
所望の形状にエッチングし、上部電極の引き出し用配線
電極407を形成する事により素子を作成した。
After that, 1.0 μ of Al was formed by the sputtering method.
m deposition, followed by a conventional photolithography process,
An element was created by etching into a desired shape and forming a wiring electrode 407 for drawing out the upper electrode.

【0046】上記の様にして作成されたフォトダイオー
ドについて評価したところ次の様な結果を得た。 (1)図6のI−V特性に示すように、5Vの逆バイア
ス印加時に暗電流は3×10-11 A/cm2 程度に抑え
られた。 (2)図7の分光感度特性に示すように、波長560n
mの光の感度が量子効率としてみると、91%まで保た
れる。 (3)図8の残像特性に示すように、第1フィールド目
の残像は0.5%程度に抑えられた。
When the photodiode manufactured as described above was evaluated, the following results were obtained. (1) As shown in the IV characteristic of FIG. 6, the dark current was suppressed to about 3 × 10 −11 A / cm 2 when the reverse bias of 5 V was applied. (2) As shown in the spectral sensitivity characteristic of FIG.
The sensitivity of the light of m as quantum efficiency is maintained up to 91%. (3) As shown in the afterimage characteristic of FIG. 8, the afterimage in the first field was suppressed to about 0.5%.

【0047】図9は、本発明のフォトダイオードの第2
実施例を示す概略的平面図である。
FIG. 9 shows a second photodiode of the present invention.
It is a schematic plan view which shows an Example.

【0048】図10は、上記図9のA−A’線断面図で
ある。
FIG. 10 is a sectional view taken along the line AA 'of FIG.

【0049】図11は、上記図9のB−B’線断面図で
ある。
FIG. 11 is a sectional view taken along the line BB 'of FIG.

【0050】以下に図9〜図11を用いて本実施例のフ
ォトダイオードの製造工程について説明する。
The manufacturing process of the photodiode of this embodiment will be described below with reference to FIGS.

【0051】まずコーニング社製#7059ガラス基板
800上にスパッタ法により厚さ2000ÅのCr膜を
堆積した。続いて通常のホトリソグラフィ工程により、
所望の形状にエッチングし、フォトダイオードの下部電
極801を形成した。
First, a 2000 Å thick Cr film was deposited on a # 7059 glass substrate 800 manufactured by Corning Incorporated by a sputtering method. Then, by a normal photolithography process,
The lower electrode 801 of the photodiode was formed by etching into a desired shape.

【0052】その後、ECR−CVD装置で基板温度を
300℃にセットして、H2 希釈10%SiH4 10S
CCM,H2 希釈10%CH4 10SCCM,H2 50
SCCM,H2 希釈500ppmPH3 40SCCMを
導入し、ガス圧1.0mTorrで875ガウスの磁束
密度中で、2.45GHz、300Wのマイクロ波によ
りガスの分解を5分間行ない、N型多結晶シリコンカー
バイト層802b(膜厚300Å)を堆積した。
Then, the substrate temperature was set to 300 ° C. with an ECR-CVD apparatus, and H 2 diluted 10% SiH 4 10S was used.
CCM, H 2 diluted 10% CH 4 10 SCCM, H 2 50
SCCM, introducing diluted with H 2 500ppmPH 3 40SCCM, in the magnetic flux density of 875 gauss at a gas pressure of 1.0 mTorr, 2.45 GHz, performed 5 minutes the decomposition of the gas by the microwave 300 W, N-type polycrystalline silicon carbide Layer 802b (thickness 300Å) was deposited.

【0053】続いて容量結合型CVD装置で基板温度を
300℃にセットして、SiH4 6SCCM,H2 希釈
10%PH3 24SCCM,H2 450SCCMを導入
し、ガス圧2.0Torrの条件で高周波0.5W/c
2 で16分40秒間放電を行ない、第1のホールのブ
ロッキング層たるN型多結晶シリコン層802a(膜厚
300Å)を堆積し、ホールのブロッキング層を完成し
た。
Subsequently, the substrate temperature was set to 300 ° C. by a capacitive coupling type CVD apparatus, SiH 4 6SCCM, H 2 diluted 10% PH 3 24SCCM, H 2 450SCCM were introduced, and high frequency was applied under the condition of gas pressure of 2.0 Torr. 0.5W / c
A discharge was performed at m 2 for 16 minutes and 40 seconds to deposit an N-type polycrystalline silicon layer 802a (thickness 300Å) as a blocking layer for the first hole to complete the hole blocking layer.

【0054】次に同じく容量結合型CVD装置で基板温
度を300℃にセットして、SiH4 30SCCM,H
2 30SCCMを導入し、ガス圧0.3Torrの条件
で高周波0.2W/cm2 で75分間放電を行ない、光
吸収層803(膜厚8000Å)を堆積した。
Next, the substrate temperature was set to 300 ° C. by the same capacitive coupling type CVD apparatus, and SiH 4 30SCCM, H
The 2 30 SCCM is introduced, at a gas pressure of 0.3Torr at high frequencies 0.2 W / cm 2 performs 75 minutes discharge, it was deposited a light-absorbing layer 803 (thickness 8000 Å).

【0055】さらに同じく容量結合型CVD装置で基板
温度を300℃にセットして、SiH4 6SCCM,B
26 12SCCM,H2 450SCCMを導入し、ガ
ス圧2.0Torrの条件で高周波0.5W/cm2
16分40秒放電を行ない、第1の電子のブロッキング
層たるP型多結晶シリコン層804a(膜厚300Å)
を堆積した。
Similarly, the substrate temperature was set to 300 ° C. by the capacitive coupling type CVD apparatus, and SiH 4 6SCCM, B was used.
Introducing 2 H 6 12 SCCM and H 2 450 SCCM, and discharging under a gas pressure of 2.0 Torr at a high frequency of 0.5 W / cm 2 for 16 minutes and 40 seconds, and a P-type polycrystalline silicon layer as a first electron blocking layer. 804a (film thickness 300Å)
Was deposited.

【0056】続いて、ECR−CVD装置で基板温度を
300℃にセットして、H2 希釈10%SiH4 10S
CCM,H2 希釈10%CH4 10SCCM,H2 50
SCCM,H2 希釈500ppmB26 40SCCM
を導入し、ガス圧1.0mTorrで875ガウスの磁
束密度中で、2.45GHz、300Wのマイクロ波に
よりガスの分解を行ない、P型多結晶シリコンカーバイ
ト層804b(膜厚300Å)を堆積し、電子のブロッ
キング層を形成した。
Then, the substrate temperature was set to 300 ° C. by an ECR-CVD apparatus, and H 2 diluted 10% SiH 4 10S was set.
CCM, H 2 diluted 10% CH 4 10 SCCM, H 2 50
SCCM, H 2 diluted 500ppm B 2 H 6 40SCCM
Is introduced, and the gas is decomposed by a microwave of 2.45 GHz and 300 W in a magnetic flux density of 875 Gauss at a gas pressure of 1.0 mTorr to deposit a P-type polycrystalline silicon carbide layer 804b (thickness 300 Å). , Formed an electron blocking layer.

【0057】ことあと、スパッタ法によりITOを70
0Å堆積し、続いて通常のホトリソグラフィ工程によ
り、所望の形状にエッチングし、上部透明電極805を
形成した。
After that, 70% of ITO was formed by the sputtering method.
Then, the upper transparent electrode 805 was formed by depositing 0Å and then etching it into a desired shape by a normal photolithography process.

【0058】続いて通常のホトリソグラフィ工程によ
り、半導体層804a,804b,803,802a,
802bを所望の形状にエッチングし、半導体層のアイ
ソレーションを行なった。
Then, the semiconductor layers 804a, 804b, 803, 802a,
802b was etched into a desired shape to isolate the semiconductor layer.

【0059】次に、容量結合型CVD装置で、基板温度
を300℃にして、水素希釈10%SiH4 ガスを10
0SCCM,NH3 ガスを100SCCMの流量で、ガ
ス圧を0.4Torrに調節して高周波電力0.01W
/cm2 で1時間放電し、3000ÅのSiNx 膜によ
る保護層806を形成した。続いて通常のホトリソグラ
フィ工程により、SiNx 層806を所望の形状にエッ
チングし、上部電極及び下部電極取り出し用のコンタク
トホールを形成した。
Next, the substrate temperature was set to 300 ° C. with a capacitively coupled CVD apparatus, and 10% SiH 4 gas diluted with hydrogen was used.
0 SCCM, NH 3 gas at a flow rate of 100 SCCM, gas pressure is adjusted to 0.4 Torr, and high frequency power is 0.01 W
/ Cm 2 and discharged for 1 hour to form a protective layer 806 of 3000 Å SiN x film. Subsequently, the SiN x layer 806 was etched into a desired shape by a normal photolithography process to form contact holes for taking out the upper electrode and the lower electrode.

【0060】このあとスパッタ法によりAlを1.0μ
m堆積し、続いて通常のホトリソグラフィ工程により、
所望の形状にエッチングし、上部電極の引き出し用配線
電極807を形成する事により素子を作成した。
After that, Al is 1.0 μm by the sputtering method.
m deposition, followed by a conventional photolithography process,
An element was prepared by etching into a desired shape and forming a wiring electrode 807 for drawing out the upper electrode.

【0061】上記の様にして作成されたフォトダイオー
ドについて評価したところ次の様な結果を得た。 (1)5Vの逆バイアス印加時に暗電流は3×10-12
A/cm2 程度に抑えられた。 (2)波長560nmの光の感度が量子効率としてみる
と、93%まで保たれる。 (3)第1フィールド目の残像は0.5%程度に抑えら
れた。
When the photodiode manufactured as described above was evaluated, the following results were obtained. (1) Dark current is 3 × 10 −12 when reverse bias of 5 V is applied.
It was suppressed to about A / cm 2 . (2) The quantum efficiency of light with a wavelength of 560 nm is maintained at 93%. (3) The afterimage in the first field was suppressed to about 0.5%.

【0062】なお、以上説明した実施例においては、P
型半導体層及びN型半導体層の両方を、I層と同じ材料
で多結晶構造をもつ第1の半導体層と、I層の構成元素
と禁止帯幅拡大元素とからなる多結晶又は非晶質構造を
もつ第2の半導体層との二層で構成したが、本発明はP
型半導体層またはN型半導体層のいずれか一方の半導体
層を前記第1の半導体層と前記第2の半導体層とからな
る二層構成としても、本発明の効果を得ることができ
る。
In the embodiment described above, P
A first semiconductor layer having the same material as that of the I layer and having a polycrystalline structure for both the n-type semiconductor layer and the n-type semiconductor layer, and a polycrystalline or amorphous material including a constituent element of the I layer and a band gap widening element Although the second semiconductor layer having a structure and two layers are used, the present invention uses P
The effect of the present invention can be obtained even if either one of the type semiconductor layer and the N-type semiconductor layer has a two-layer structure composed of the first semiconductor layer and the second semiconductor layer.

【0063】図5は本発明のフォトダイオードの第1実
施例のP型半導体層のみを二層構成とした場合の構成図
である。なお、図4と同一構成部材については同一符号
を付して説明を省略する。
FIG. 5 is a constitutional view in the case where only the P-type semiconductor layer of the first embodiment of the photodiode of the present invention has a two-layer constitution. The same components as those in FIG. 4 are designated by the same reference numerals and the description thereof will be omitted.

【0064】第1実施例を示す図2のB−B’線断面図
である図4と比較すると、図5に示すように、図4のN
型非晶質シリコンナイトライド層402b、N型多結晶
シリコン層402aの二層構成は、N型多結晶シリコン
層402の一層構成となっており、P型半導体層のみが
二層構成で、N型半導体層は一層構成となっている。
As compared with FIG. 4 which is a sectional view taken along line BB ′ of FIG. 2 showing the first embodiment, as shown in FIG.
The two-layer structure of the N-type polycrystalline silicon layer 402a and the N-type polycrystalline silicon layer 402a has a single-layer structure, and only the P-type semiconductor layer has the two-layer structure. The type semiconductor layer has a single layer structure.

【0065】また、本発明は暗電流特性、光感度、残像
特性を同時に改善する効果が得られる、前記第1の半導
体層と前記第2の半導体層とを備えた構成であれば、三
層以上の層構成であってもよい。例えば、第1の半導体
層(ナロウギャップ層)と第2の半導体層(ワイドギャ
ップ層)との間に傾斜バンドギャップ層を挟み、キャリ
アの出入りを円滑にする構成としてもよい。
Further, according to the present invention, three layers are provided as long as the structure is provided with the first semiconductor layer and the second semiconductor layer, which can simultaneously improve the dark current characteristic, the photosensitivity and the afterimage characteristic. The above layer structure may be used. For example, a graded bandgap layer may be sandwiched between the first semiconductor layer (narrow gap layer) and the second semiconductor layer (wide gap layer) so that carriers can enter and exit smoothly.

【0066】[0066]

【発明の効果】以上、説明したように、本発明のフォト
ダイオードによれば、非晶質半導体層をI層とするPI
N又はNIP型フォトダイオードの、暗電流特性、光感
度、残像特性を同時に著しく改善することができる。
As described above, according to the photodiode of the present invention, the PI having the amorphous semiconductor layer as the I layer is used.
The dark current characteristic, photosensitivity, and afterimage characteristic of the N or NIP type photodiode can be remarkably improved at the same time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のフォトダイオードの一実施態様例の構
成を示す断面図である。
FIG. 1 is a sectional view showing a configuration of an embodiment of a photodiode of the present invention.

【図2】本発明のフォトダイオードの第1実施例を示す
概略的平面図である。
FIG. 2 is a schematic plan view showing a first embodiment of the photodiode of the present invention.

【図3】図2のA−A’線断面図である。FIG. 3 is a sectional view taken along the line A-A ′ in FIG.

【図4】図2のB−B’線断面図である。4 is a sectional view taken along line B-B ′ of FIG.

【図5】上記第1実施例においてP型半導体層のみを二
層構成とした場合の構成図である。
FIG. 5 is a configuration diagram when only the P-type semiconductor layer has a two-layer configuration in the first embodiment.

【図6】上記第1実施例のフォトダイオードのI−V特
性図である。
FIG. 6 is an IV characteristic diagram of the photodiode of the first embodiment.

【図7】上記第1実施例のフォトダイオードの分光感度
特性図である。
FIG. 7 is a spectral sensitivity characteristic diagram of the photodiode of the first embodiment.

【図8】上記第1実施例のフォトダイオードの残像特性
図である。
FIG. 8 is an afterimage characteristic diagram of the photodiode of the first embodiment.

【図9】本発明のフォトダイオードの第2実施例を示す
概略的平面図である。
FIG. 9 is a schematic plan view showing a second embodiment of the photodiode of the present invention.

【図10】図9のA−A’線断面図である。10 is a cross-sectional view taken along the line A-A ′ of FIG.

【図11】図9のB−B’線断面図である。11 is a sectional view taken along line B-B ′ of FIG.

【図12】従来のPINフォトダイオードの改善例の暗
電流の違いを示す特性図である。
FIG. 12 is a characteristic diagram showing a difference in dark current in an improved example of a conventional PIN photodiode.

【図13】分光感度特性の違いを示す特性図である。FIG. 13 is a characteristic diagram showing a difference in spectral sensitivity characteristic.

【図14】従来のフォトダイオードの残像特性の違いを
示す特性図である。
FIG. 14 is a characteristic diagram showing a difference in afterimage characteristics of conventional photodiodes.

【符号の説明】[Explanation of symbols]

10 基体 11 第1の電極 12 N型半導体層 14 P型半導体層 12a,14a 第1の半導体層 12b,14b 第2の半導体層 13 I層 15 透明電極 16 半導体層 400,800 ガラス基板 401,801 下部電極 402a,802a N型多結晶シリコン層 402b N型シリコンナイトライド層 802b N型多結晶シリコンカーバイト層 403,803 光吸収層 404a,804a P型多結晶シリコン層 404b P型非晶質シリコンカーバイト層 804b P型多結晶シリコンカーバイト層 405,805 上部透明電極 406,806 保護層 407,807 引き出し用配線電極 DESCRIPTION OF SYMBOLS 10 Base | substrate 11 1st electrode 12 N-type semiconductor layer 14 P-type semiconductor layer 12a, 14a 1st semiconductor layer 12b, 14b 2nd semiconductor layer 13 I layer 15 Transparent electrode 16 Semiconductor layer 400,800 Glass substrate 401,801 Lower electrode 402a, 802a N-type polycrystalline silicon layer 402b N-type silicon nitride layer 802b N-type polycrystalline silicon carbide layer 403, 803 Light absorption layer 404a, 804a P-type polycrystalline silicon layer 404b P-type amorphous silicon carbide layer Bit layer 804b P-type polycrystalline silicon carbide layer 405,805 Upper transparent electrode 406,806 Protective layer 407,807 Lead wiring electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 I層が非晶質半導体層よりなるPIN型
又はNIP型のフォトダイオードにおいて、 P型半導体層及び/又はN型半導体層が、少なくともI
層と同じ材料で多結晶構造をもつ第1の半導体層と、I
層の構成元素と禁止帯幅拡大元素とからなる多結晶又は
非晶質構造をもつ第2の半導体層との二層から構成さ
れ、前記第1の半導体層が前記I層に隣接して配置され
たことを特徴とするフォトダイオード。
1. A PIN-type or NIP-type photodiode in which the I layer is an amorphous semiconductor layer, wherein the P-type semiconductor layer and / or the N-type semiconductor layer is at least I.
A first semiconductor layer made of the same material as the layer and having a polycrystalline structure;
It is composed of two layers of a second semiconductor layer having a polycrystalline or amorphous structure composed of a layer constituent element and a bandgap widening element, and the first semiconductor layer is arranged adjacent to the I layer. Photodiode characterized by being processed.
【請求項2】 前記I層が、水素化非晶質シリコンであ
る請求項1記載のフォトダイオード。
2. The photodiode according to claim 1, wherein the I layer is hydrogenated amorphous silicon.
【請求項3】 前記禁制帯幅拡大元素として、炭素原
子、窒素、酸素原子の内、少なくとも一種を用いた請求
項1記載のフォトダイオード。
3. The photodiode according to claim 1, wherein at least one of carbon atom, nitrogen, and oxygen atom is used as the band gap widening element.
【請求項4】 前記第1の半導体層の膜厚dが、次式で
決められる請求項1記載のフォトダイオード。 【数1】 (式中、diは非晶質半導体I層の膜厚、εは第1の半
導体層の誘電率、Nは第1の半導体層の不純物濃度、V
R はフォトダイオードに印加する最大電圧、φBはPI
N接合のビルトインポテンシャル、qは単位電荷量を示
す。)
4. The photodiode according to claim 1, wherein the film thickness d of the first semiconductor layer is determined by the following equation. [Equation 1] (Where di is the film thickness of the amorphous semiconductor I layer, ε is the dielectric constant of the first semiconductor layer, N is the impurity concentration of the first semiconductor layer, and V is V
R is the maximum voltage applied to the photodiode, φ B is PI
Built-in potential of N-junction, q represents unit charge amount. )
JP3265439A 1991-09-18 1991-09-18 Photodiode Expired - Fee Related JP2904370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3265439A JP2904370B2 (en) 1991-09-18 1991-09-18 Photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3265439A JP2904370B2 (en) 1991-09-18 1991-09-18 Photodiode

Publications (2)

Publication Number Publication Date
JPH0582825A true JPH0582825A (en) 1993-04-02
JP2904370B2 JP2904370B2 (en) 1999-06-14

Family

ID=17417169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3265439A Expired - Fee Related JP2904370B2 (en) 1991-09-18 1991-09-18 Photodiode

Country Status (1)

Country Link
JP (1) JP2904370B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592789B2 (en) 2010-05-18 2013-11-26 Hitachi, Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof
JP2018056589A (en) * 2017-12-12 2018-04-05 ソニー株式会社 Imaging element and imaging device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592789B2 (en) 2010-05-18 2013-11-26 Hitachi, Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof
US9070621B2 (en) 2010-05-18 2015-06-30 Hitachi, Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof
JP2018056589A (en) * 2017-12-12 2018-04-05 ソニー株式会社 Imaging element and imaging device

Also Published As

Publication number Publication date
JP2904370B2 (en) 1999-06-14

Similar Documents

Publication Publication Date Title
US4862237A (en) Solid state image sensor
EP0165764B1 (en) Depletion mode thin film semiconductor photodetectors
EP0543951B1 (en) Solid state electromagnetic radiation detector
US4412900A (en) Method of manufacturing photosensors
JPH07115184A (en) Layer-built solid-state image pickup device and its manufacture
JPH06151801A (en) Photoelectric converter and manufacture thereof
US4523214A (en) Solid state image pickup device utilizing microcrystalline and amorphous silicon
US5923049A (en) Trichromatic sensor
JP3236624B2 (en) Photosensitive electronic device, color sensor using the device, and method of manufacturing the device
US4980736A (en) Electric conversion device
EP0428050B1 (en) Photosensor having an amorphous silicon photoabsorption layer
US4453184A (en) Solid state imaging device
US5663576A (en) Photoelectic conversion element with islands
US5414275A (en) Photoelectric converting device and image processing apparatus utilizing the same
JP2904370B2 (en) Photodiode
KR20100085849A (en) Solid-state image device, method for producing the same, and image pickup apparatus
JPH0513802A (en) Photoelectric transfer device
JPS6322074B2 (en)
JPH04261070A (en) Photoelectric converter
EP0070682B1 (en) Method of producing a semiconductor layer of amorphous silicon and a device including such a layer
JPS59143379A (en) Photoconductor and manufacture thereof
JPS6211792B2 (en)
JPH0982933A (en) Solid state image sensing device and its manufacture
JP2831752B2 (en) Solid-state imaging device
JPH09102627A (en) Photoelectric conversion device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees