JPH057814Y2 - - Google Patents

Info

Publication number
JPH057814Y2
JPH057814Y2 JP1984191921U JP19192184U JPH057814Y2 JP H057814 Y2 JPH057814 Y2 JP H057814Y2 JP 1984191921 U JP1984191921 U JP 1984191921U JP 19192184 U JP19192184 U JP 19192184U JP H057814 Y2 JPH057814 Y2 JP H057814Y2
Authority
JP
Japan
Prior art keywords
switch
input signal
signal
video
audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1984191921U
Other languages
English (en)
Other versions
JPS61107273U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984191921U priority Critical patent/JPH057814Y2/ja
Publication of JPS61107273U publication Critical patent/JPS61107273U/ja
Application granted granted Critical
Publication of JPH057814Y2 publication Critical patent/JPH057814Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【考案の詳細な説明】 (技術分野) この考案は画面合成を行なう装置において、2
入力以上のビデオ信号とオーデイオ信号とを切換
えるスイツチ回路に関するものである。
(目的及び概要) この考案はパソコン等の画像合成において、ス
イツチを切換えることにより、ビデオ信号オーデ
イオ信号を同時に合成できるようにし、電源を切
つた場合には、一方のビデオ信号及びオーデイオ
信号のみが出力されるスイツチ回路を提供するこ
とを目的としている。
(実施例) 以下、この考案の実施例を図に基づいて説明す
る。図においてSW1a乃至SW1dは電源ON−
OFFにより切換わる1系統のビデオ入力及びオ
ーデイオ入力信号と、ビデオ出力及びオーデイオ
出力信号とを連動させて切換える連動スイツチで
ある。2は一つのビデオ信号に他のビデオ信号を
合成するための画面合成回路、SW2aは画面合
成回路2への一入力の制御するスイツチ、3はバ
ツフアアンプ、4は一つのオーデイオ信号と他の
オーデイオ信号を加え合わせる加算回路、5はア
ンプである。SW2bは加算回路4への一入力を
制御するスイツチでありスイツチSW2aと連動
して動作し、画面合成を行なうかを選択する。7
は通常のTVに対応するためのRFコンバータで
ある。
(実施例の動作) 次に、この考案の作用について説明する。電源
OFF時はスイツチSW1a乃至SW1dはB側に
なつてそり、ビデオ入力信号1及びオーデイオ入
力信号1はビデオ出力信号及びオーデイオ出力信
号としてそのまま出力される。一方、電源をON
にした時はスイツチSW1a乃至SW1dはA側
に切換わる。ここでスイツチSW2a,SW2b
が導通する(ON)ようにしておけば、ビデオ入
力信号1はビデオ入力信号2と画面合成回路2に
より合成されてスイツチSW1bを介して出力さ
れる。また同時にオーデイオ入力信号1はオーデ
イオ入力信号2と夫々バツフア3を介して加算回
路により加算され、この加算信号はアンプ5を通
りスイツチSW1dを介して出力される。このと
きRFモジユレータ7にはビデオ信号とオーデイ
オ信号の夫々合成された信号が入力される。次に
スイツチSW2a,SW2bを解放(OFF)にす
ると、ビデオ入力信号1は画面合成されずにその
ままスイツチSW1bを介して出力される。また
オーデイオ入力信号1も加算されずにそのままス
イツチSW1dを介して出力される。このとき、
RFモジユレータ7の入力は、ビデオ入力信号1
とオーデイオ入力信号1となる。なお電源OFF
時はRFモジユレータ7も動作しないので、スイ
ツチSW2a,SW2bをONして画面合成モード
になつていても出力されない。
なお、上記実施例では、RFモジユレータ7の
入力信号をビデオ信号、オーデイオ信号、それぞ
れスイツチSW1b及びスイツチSW1dの入力
側から導出しているが、スイツチSW1b,SW
1dの出力側(ビデオ出力、オーデイオ出力)か
ら導出しても同様の効果が得られる。
(効果) 以上のようにこの考案によれば、電源に連動す
る第1、第2のスイツチ、及び第3、第4のスイ
ツチをそれぞれビデオとオーデイオの2系統に対
して設けるようにしたので、電源をONすること
によりビデオ信号及びオーデイオ信号が合成モー
ドに切り替わり、OFFすることにより入力され
たビデオ信号及びオーデイオ信号がそのまま出力
される。また、合成モードにおいて第5、第6の
スイツチを制御することにより、電源ON,OFF
の動作とは独立してビデオ信号及びオーデイオ信
号をそのまま出力させることができ、例えばパソ
コン等の内部でつくられた他のビデオ信号及びオ
ーデイオ信号と合成して出力させることができ
る。
従つて、パソコンを計算させている間、或いは
プログラム作成中或いはゲームをしている時等に
それを中断させてテレビのニユースを見たくなつ
たりした時にこのスイツチが有効に活用できる。
【図面の簡単な説明】
図はこの考案に係るスイツチ回路を示す実施例
である。 SW1a,SW1b,SW1c,SW1d……ス
イツチ、SW2a,SW2b……スイツチ、2…
…画面合成回路、4……加算回路、7……RFモ
ジユレータ。

Claims (1)

  1. 【実用新案登録請求の範囲】 第1のビデオ入力信号と第2ビデオ入力信号を
    合成する画面合成回路と、 第1のオーデイオ入力信号と第2のオーデイオ
    入力信号を合成する加算回路と、 前記第1のビデオ入力信号が入力され電源オン
    時に該第1のビデオ入力信号を前記画面合成回路
    に入力するように切り替わる第1のスイツチと、 ビデオ信号が出力に導出され電源オン時に前記
    画面合成回路よりのビデオ信号が出力されるよう
    に切り替わる第2のスイツチと、 前記第1のオーデイオ入力信号が入力され電源
    オン時に該第1のオーデイオ入力信号を前記加算
    回路に入力するように切り替わる第3のスイツチ
    と、 オーデイオ信号が出力に導出され電源オン時に
    前記加算回路よりのオーデイオ信号が出力される
    ように切り替わる第4のスイツチと、 前記第2のビデオ入力信号の前記画面合成回路
    に対する入力を制御する第5のスイツチと、 前記第2のオーデイオ入力信号の前記加算回路
    に対する入力を制御する第6のスイツチとを備
    え、 前記第1、及び第2のスイツチは、電源オフ時
    に前記第1のスイツチに入力された第1のビデオ
    入力信号が第2のスイツチの出力に導出されるよ
    うに切り換えられると共に、前記第3、及び第4
    のスイツチは、電源オフ時に前記第3のスイツチ
    に入力された第1のオーデイオ入力信号が第4の
    スイツチの出力に導出されるように切り換えられ
    るように構成したことを特徴とするスイツチ回
    路。
JP1984191921U 1984-12-18 1984-12-18 Expired - Lifetime JPH057814Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984191921U JPH057814Y2 (ja) 1984-12-18 1984-12-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984191921U JPH057814Y2 (ja) 1984-12-18 1984-12-18

Publications (2)

Publication Number Publication Date
JPS61107273U JPS61107273U (ja) 1986-07-08
JPH057814Y2 true JPH057814Y2 (ja) 1993-02-26

Family

ID=30749354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984191921U Expired - Lifetime JPH057814Y2 (ja) 1984-12-18 1984-12-18

Country Status (1)

Country Link
JP (1) JPH057814Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57191166U (ja) * 1981-05-30 1982-12-03

Also Published As

Publication number Publication date
JPS61107273U (ja) 1986-07-08

Similar Documents

Publication Publication Date Title
JPH057814Y2 (ja)
JPH03112794U (ja)
JP2528021Y2 (ja) Av機器
JPH0514822A (ja) 分離型テレビ変調器
JPH033039Y2 (ja)
JP3250352B2 (ja) マトリックススイッチャ
JP2640799B2 (ja) Vtr装置の音声信号回路
JPS6172914U (ja)
JPS62158979U (ja)
JPH0344870A (ja) カメラ一体型vtr
JPH0516785B2 (ja)
JPS6383885U (ja)
JPS5960716U (ja) デイジタル信号処理装置
JPH0172777U (ja)
JPH033885U (ja)
JPS6326189U (ja)
JPS58154944A (ja) 信号マトリクス回路
KR970067320A (ko) 셋탑 박스 일체형 디지탈 비디오 디스크 플레이어
JPS633672U (ja)
JPH0169291U (ja)
JPH05161091A (ja) ハイビジョン音声切り替え装置
JPS628672A (ja) デイスプレイ装置
JPS6214865U (ja)
JPH0253636U (ja)
JPH0262898U (ja)