JPH0575411A - 電流パルス積分器 - Google Patents

電流パルス積分器

Info

Publication number
JPH0575411A
JPH0575411A JP3027393A JP2739391A JPH0575411A JP H0575411 A JPH0575411 A JP H0575411A JP 3027393 A JP3027393 A JP 3027393A JP 2739391 A JP2739391 A JP 2739391A JP H0575411 A JPH0575411 A JP H0575411A
Authority
JP
Japan
Prior art keywords
current
switch
integrating
amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3027393A
Other languages
English (en)
Inventor
Ivan Tin-Yam Chan
チン ヤン チヤン イワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp of Canada Ltd
Original Assignee
Digital Equipment Corp of Canada Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp of Canada Ltd filed Critical Digital Equipment Corp of Canada Ltd
Publication of JPH0575411A publication Critical patent/JPH0575411A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses

Abstract

(57)【要約】 【目的】 電流の積分に比例する電圧信号を発生する電
流パルス積分器。 【構成】 入力、出力、及びフィードバックループを有
する積分増幅器と、積分増幅器のフィードバックループ
に配置された積分コンデンサと、スイッチ回路を備えて
いる電流パルス積分器であり、前記スイッチ回路は、電
流パルス積分器が第１の動作状態である間、積分コンデ
ンサを第１の方向に通過するような電流を引き起こし、
電流パルス積分器が少なくとも他の動作状態である間
は、積分コンデンサを第１の方向に通過するような電流
を防ぐものであり、一方、スイッチ回路が第１の動作状
態と少なくとも他の動作状態との間でスイッチ動作をし
ている時、積分増幅器の出力電流を変化させることなく
残すことを可能とするスイッチ回路である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パルス幅時間の電流の
積分に比例する電圧信号を発生するような電流パルス積
分器に関する。電流パルス積分器は一般に、積分増幅器
を含み、この積分増幅器は、その入力と出力との間に接
続されている積分コンデンサを有している。コンデンサ
が荷電されている場合には、電流スイッチの組により、
積分コンデンサをある方向に通過する電流が引き起こさ
れ、コンデンサが放電されている場合には、そのコンデ
ンサを反対方向に通過する電流が引き起こされる。積分
コンデンサの両端の電圧は、その電流と荷電時間の積か
らその電流と放電時間の積を引いたものに等しい。
【０００２】
【発明の概要】本発明は、積分コンデンサを有する積分
増幅器を含むことを１つの特徴とする。ただしこの積分
コンデンサはそのフィードバックループに配置されてい
る。電流パスル積分器はまたスイッチ回路を含んでお
り、そのスイッチ回路により、電流パルス積分器が第１
の動作状態の間は、フィードバック積分コンデンサを第
１の方向に電流が流れ、そうして、電流パルス積分器が
少なくとも他の動作状態の間は、積分コンデンサを第１
の方向に通過するような電流を防ぐのである。積分増幅
器の出力電流は、スイッチ回路が第１の動作状態と他の
動作状態との間でスイッチ動作している時は、変化する
ことなく残る。
【０００３】本発明の他の特徴は、積分増幅器の出力電
流のためにフィードバックループを通じる路を与えると
いうことであり、出力電流は第１の動作状態の間、積分
コンデンサを通過する。スイッチ回路はまた、その代替
をも提供する。つまり、他の動作状態にある間は、積分
増幅器の出力電流のためのフィードバックループ路を提
供しないのである。
【０００４】より好ましい実施例において、電流パルス
積分器は３つの電流源を含み、スイッチ回路は４つの電
流スイッチを含む。第１の電流スイッチは第１の電流源
と第２の電流源との間に配置されている。第２の電流ス
イッチは、積分増幅器と第２の電流源との間に配置され
ている。第３の電流スイッチは、第１の電流源と積分増
幅器への入力との間に結合された一端を有し、そしても
う一端は第３の電流源に結合されている。第４の電流ス
イッチは、積分増幅器と第３の電流源との間に結合され
ている。
【０００５】第２の電流スイッチは放電パルス信号によ
って制御され、第１の電流スイッチは放電信号の逆の信
号によって制御される。第３の電流スイッチは荷電パル
ス信号によって制御され、第４の電流スイッチは荷電信
号の逆の信号によって制御される。電流パルス積分器
は、荷電状態、放電状態、ＯＦＦ状態及び、ＯＮ状態と
いった動作状態を備えている。荷電状態では、荷電信号
は高く、放電信号は低いものであり、積分コンデンサを
荷電するため、電流は、積分増幅器の出力から積分増幅
器の入力の方向へと積分コンデンサを流れる。放電状態
では、放電信号は高く、荷電信号は低いものであり、積
分コンデンサを放電するため、電流は、積分増幅器の入
力から積分増幅器の出力の方向へと積分コンデンサを流
れる。ＯＦＦ状態では、荷電信号及び放電信号は低く、
積分コンデンサに電流は流れない。ＯＮ状態では、荷電
信号及び放電信号は高く、積分コンデンサに流れる電流
はない。
【０００６】荷電状態の間、電流は、第１電流源から第
１電流スイッチを通じて第２電流源へ流れ、また電流
は、積分増幅器の出力から積分コンデンサを通じ、しか
も第３電流スイッチを通じて第３電流源へと流れる。放
電状態の間、電流は、第１電流源から積分増幅器を通
じ、しかも第２及び第４電流スイッチを通じて第２及び
第３電流源へ流れ、また電流は、積分増幅器の出力から
第２及び第４電流スイッチを通じて第２及び第３電流源
へと流れる。ＯＦＦ状態の間、電流は、第１電流源から
第１電流スイッチを通じて第２電流源へ流れ、また電流
は、積分増幅器の出力から第４電流スイッチを通じて第
３電流源へと流れる。ＯＮ状態の間、電流は、第１電流
源から第３電流スイッチを通じて第３電流源へ流れ、ま
た電流は、積分増幅器の出力から第２電流スイッチを通
じて第２電流源へと流れる。
【０００７】本発明による電流パルス積分器は積分増幅
器を有しており、この積分増幅器の出力電流は、スイッ
チ回路が回路の色々な動作状態間でスイッチ動作を行う
時にも、変化せずに残る。こうして電流パルス積分器の
動作状態が変化する時でも、積分コンデンサを通過する
電流が、その出力電流を調整している積分増幅器によ
り、遅延を生じることはない。それ故、積分器回路は、
色々な動作状態間を度々変化するような所でも、高精度
なものになるのである。
【０００８】本発明による電流パルス積分器は、高速位
相ロックループといった分野で使用されることが出来
る。位相検出器は荷電及び放電パルス信号を作る。この
信号は電流パルス積分器によって受け取られる。電圧制
御発振器はフィードバック信号を作る。この信号は、電
流パルス積分器の積分コンデンサの両端の電荷に比例す
るような、発振器の周波数を有している。フィードバッ
ク信号は位相検出器によって受け取られる。
【０００９】
【実施例】図１に示されているように、本発明による高
速電流パルス積分器回路10は、積分増幅器12及び、積分
増幅器12の帰還ループに配置された積分コンデンサ14を
有する。以下に説明するように、積分コンデンサの両端
の電圧は、荷電パルス幅の組における電流の積分から、
放電パルス幅の組における電流の積分を引いたものに等
しい。
【００１０】積分コンデンサを通じる電流は、３つの電
流源16、18、20と、スイッチ回路によって制御される。
スイッチ回路は、４つの高速電流スイッチ22、24、26及
び28と、２つの高速ショットキーダイオード30、32とを
含み、これらの４つの電流スイッチは、ｎｐｎトランジ
スタであるかもしれない。ダイオード30は、電流源16を
電流スイッチ22に結合する。この電流スイッチ22は電流
源18に結合されている。ダイオード32は、電流源16を積
分増幅器12の反転入力、それに電流スイッチ26にも結合
する。この電流スイッチ26は電流源20に結合されてい
る。電流スイッチ24は、積分増幅器12を電流源18に結合
する。電流スイッチ28は、積分増幅器12の出力を電流源
20に結合する。４つの電流スイッチ22、24、26及び28
は、パルス信号
【００１１】
【外１】
【００１２】によってそれぞれ調整される。この回路
は、ＯＦＦ、放電、荷電、ＯＮといった４つの動作状態
を備える。荷電動作状態の間は、大きさＩの電流が積分
コンデンサ14を通じて図１の左へ向かって流れる。放電
動作状態の間は、大きさＩの電流が積分コンデンサを通
じて図１の右へ向かって流れる。ＯＦＦあるいはＯＮ動
作状態の間は、積分コンデンサに電流は流れない。
【００１３】回路をＯＦＦ動作状態に置くためには、Ｃ
ＨＧ及びＤＩＳパルス信号は低く、一方、
【００１４】
【外２】
【００１５】パルス信号は高くセットされる。これによ
り、電流スイッチ22及び28はオンに、電流スイッチ24及
び26はオフにされる。大きさＩの電流が、電流源16から
ダイオード30及び電流スイッチ22を通じて電流源18へ流
れる。電流源20は、大きさＩの電流を、積分増幅器12の
出力からしかも電流スイッチ28を通じて引き出す。積分
コンデンサ14に流れる電流はない。
【００１６】回路を放電動作状態に置くためには、
【００１７】
【外３】
【００１８】パルス信号は低く、一方、
【００１９】
【外４】
【００２０】パルス信号は高くセットされる。これによ
り、電流スイッチ24及び28はオンに、電流スイッチ22及
び26はオフにされる。大きさＩの電流が、電流源16から
ダイオード32及びコンデンサ14を通じ、電流源スイッチ
24及び28を通じて、電流源18及び20へと流れる。大きさ
Ｉの電流が、積分増幅器12の出力から、電流スイッチ24
及び28を通じて、電流源18及び20へと流れる。
【００２１】回路を荷電動作状態に置くためには、
【００２２】
【外５】
【００２３】パルス信号は低く、そうして
【００２４】
【外６】
【００２５】パルス信号は高くセットされる。これによ
り電流スイッチ22及び26はオンに、電流スイッチ24及び
28はオフにされる。大きさＩの電流が、電流源16からダ
イオード30及び電流スイッチ22を通じて電流源18へと流
れる。電流源20は、大きさＩの電流を、積分増幅器12の
出力からしかもコンデンサ14及び電流スイッチ26を通じ
て引き出す。
【００２６】回路をＯＮ動作状態に置くためには、
【００２７】
【外７】
【００２８】パルス信号は低く、一方、ＣＨＧ及びＤＩ
Ｓパルス信号は高くセットされる。これにより、電流ス
イッチ24及び26はオンにされ、電流スイッチ22及び28は
オフにされる。大きさＩの電流は、電流源16からダイオ
ード32及び電流スイッチ26を通じて、電流源20へと流れ
る。電流源18は大きさＩの電流を、積分増幅器12の出力
からしかも電流スイッチ24を通じて引き出す。積分コン
デンサ14に流れる電流はない。
【００２９】積分増幅器12は積分増幅器の出力電流のた
めの整定時間を必要とし、そうして元の値と最終値のあ
る特定のパーセンテージの範囲内との間に落ち着かせ
る。しかしながら積分増幅器12の出力電流には、回路の
動作状態にかかわらず、大きさＩの一定電流が残る。こ
のように回路スイッチが荷電あるいは放電動作状態にな
ろうとする時は、その出力電流を調整している積分増幅
器12によって遅延が生じることなく、大きさＩの電流が
コンデンサ14を適当な方向に即座に通過する。それ故、
積分の正確さが改善されるのである。これは特に、荷電
動作状態及び放電動作状態間の変化でよく起こる。
【００３０】回路スイッチ22、24、26、28及びショット
キーダイオード30、32の反応時間は早い。積分増幅器12
は、積分増幅器12のバンド幅限定で許される限り、それ
と同じくらい早く、積分コンデンサ14の電圧の変化に追
随するようその出力電流を立ち上げることが出来る。積
分増幅器の周波数応答時間（速度）はバンド幅限定に限
られてしまうが、積分増幅器12の周波数応答時間が限ら
れているので、積分コンデンサ14を通過する電流での悪
化は最低のものとなる。
【００３１】図２は本発明による電流パスル積分器10を
利用する位相ロックループ回路34を示している。位相検
出器36は、図３に示されているような入力信号パルス
列、及びフィードバック信号パルス列を受ける。位相検
出器36は、図４に示されているような放電パルスを作
る。この放電パルスはフィードバック信号と同期して立
ち上がったり立ち下がったりする。位相検出器36はま
た、図５に示されているような荷電パルスも作る。この
荷電パルスは、図４に示されている放電パルスの立ち下
がりと同期して立ち下がるものである。このように、入
力信号がフィードバック信号より遅れている時は、図５
の荷電パルスは図４の放電パルスよりも幅が狭い。入力
信号がフィードバック信号よりも進んでいる時は、図５
の荷電パルスは、図４の放電パルスよりも幅広いものと
なる。
【００３２】電流パルス積分器10は、その積分コンデン
サの両端に、電圧Ｖcap を作る。この電圧は、ＣＨＧパ
ルス信号の持続時間での電流Ｉの積分からＤＩＳパルス
信号の持続時間での電流Ｉの積分を引いたものに比例し
ている。電圧制御発振器38は積分コンデンサの両端の電
圧を受け、発振器の周波数を有するフィードバック信号
を作る。このフィードバック信号は、積分コンデンサの
両端の電圧に比例している。フィードバック信号は入力
信号の周波数上へロックする。
【図面の簡単な説明】
【図１】本発明による電流パルス積分器の回路図。
【図２】本発明による電流パルス積分器を利用するよう
な位相ロックループ回路。
【図３】図２の位相ロックループ回路への入力パルスの
パルス図。
【図４】位相ロックループ回路によって作られた放電パ
ルスのパルス図。
【図５】位相ロックループ回路によって作られた荷電パ
ルスのパルス図。
【符号の説明】
30 ショットキーダイオード 32 ショットキーダイオード 22 回路スイッチ 24 回路スイッチ 26 回路スイッチ 28 回路スイッチ 14 コンデンサ 34 位相ロックループ回路

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 電流パルス積分器において、 入力、出力、及びフィードバックループを有する積分増
    幅器と、 積分増幅器のフィードバックループに配置された積分コ
    ンデンサと、 スイッチ回路とを備えており、 前記スイッチ回路は、電流パルス積分器が第１の動作状
    態である間、積分コンデンサを第１の方向に通過するよ
    うな電流を引き起こし、電流パルス積分器が少なくとも
    他の動作状態である間は、積分コンデンサを第１の方向
    に通過するような電流を防ぐものであり、一方、スイッ
    チ回路が第１の動作状態と少なくとも他の動作状態との
    間でスイッチ動作をしている時、積分増幅器の出力電流
    を変化させることなく残すことを可能とするスイッチ回
    路であることを特徴とする電流パルス積分器。
  2. 【請求項２】 電流パルス積分器において、 入力、出力及びフィードバックループを有する積分増幅
    器と、 積分増幅器のフィードバックループに配置された積分コ
    ンデンサと、 スイッチ回路とを備えており、 前記スイッチ回路は、積分増幅器の出力電流のためにフ
    ィードバックループを通じる路を与え、そうして電流パ
    ルス積分器が第１の動作状態の間、出力電流は積分コン
    デンサを第１の方向に通過し、電流パルス積分器が少な
    くとも他の動作状態の間は、積分増幅器の出力電流のた
    めにフィードバックループ路を与えず、一方、スイッチ
    回路が第１の動作状態と少なくとも他の動作状態との間
    でスイッチ動作をしている時、積分増幅器の出力電流を
    変化させることなく残すことを可能とするスイッチ回路
    であることを特徴とする電流パルス積分器。
  3. 【請求項３】 請求項１あるいは請求項２の電流パルス
    積分器において、 電流パルス積分器の少なくとも他の動作状態は、積分コ
    ンデンサを電流が、第１の方向とは逆の第２の方向に通
    過するような第２の動作状態を備え、 スイッチ回路により、スイッチ回路が第１の動作状態と
    第２の動作状態との間でスイッチ動作をしている時、積
    分増幅器の出力電流を変化させることなく残すことが可
    能となるような電流パルス積分器。
  4. 【請求項４】 請求項３記載の電流パルス積分器におい
    て、 電流パルス積分器の少なくとも他の動作状態は更に、電
    流が積分器コンデンサに流れないような第３の動作状態
    を備え、 スイッチ回路により、スイッチ回路が第１、第２及び、
    第３のうちのいづれか２つの動作状態間でスイッチ動作
    をしている時、積分増幅器の出力電流を変化させること
    なく残すことが可能となるような電流パルス積分器。
  5. 【請求項５】 電流パルス積分器において、 入力、出力及びフィードバックループを有する積分増幅
    器と、 積分増幅器のフィードバックループに配置された積分コ
    ンデンサと、 第１、第２及び、第３電流源と、 第１電流源と第２電流源との間に配置された第１電流ス
    イッチと、 積分増幅器の出力と第２電流源との間に配置された第２
    電流スイッチと、 第１電流源と積分増幅器への入力に結合された第１端及
    び、第３電流源へ結合された第２端を有するような第３
    電流スイッチと、 積分増幅器の出力と第３電流源との間に結合された第４
    電流スイッチを備えることを特徴とする電流パルス積分
    器。
  6. 【請求項６】 請求項５記載の電流パルス積分器におい
    て、 第２電流スイッチは放電信号により制御され、 第１電流スイッチは放電信号とは逆の信号によって制御
    され、 第３電流スイッチは荷電信号によって制御され、 第４電流スイッチは荷電信号とは逆の信号によって制御
    されるような電流パルス積分器。
  7. 【請求項７】 請求項６記載の電流パルス積分器におい
    て、 電流パルス積分器の複数の動作状態が存在し、その動作
    状態は、 荷電状態と、 放電状態を備え、 前記荷電状態では、荷電信号は高くそして放電信号は低
    いものであって、積分コンデンサを荷電するため、電流
    は積分増幅器の出力から積分増幅器の入力の方向に積分
    コンデンサを通過し、 前記放電状態では、放電信号は高くそして荷電信号は低
    く、積分コンデンサを放電するため、電流は積分増幅器
    の入力から積分増幅器の出力の方向に積分コンデンサを
    通過することを特徴とする電流パルス積分器。
  8. 【請求項８】 請求項７記載の電流パルス増幅器におい
    て、 電流パルス増幅器の複数の動作状態は、 ＯＦＦ状態と、 ＯＮ状態とを備え、 前記ＯＦＦ状態では、荷電信号及び放電信号は低く、積
    分コンデンサに電流は流れず、 前記ＯＮ状態では、荷電信号及び放電信号は高く、積分
    コンデンサに電流は流れないような電流パルス増幅器。
  9. 【請求項９】 請求項８記載の電流パルス増幅器におい
    て更に、 第１電流源と第１電流スイッチとの間に結合された第１
    ダイオードと、 第１電流源と積分増幅器への入力との間に結合された第
    ２ダイオードとを備えるような電流パルス増幅器。
  10. 【請求項１０】 請求項９記載の電流パルス積分器にお
    いて、 荷電状態の間、電流は、第１電流源から第１ダイオード
    と通じて、第１電流スイッチへと流れ、また電流は、積
    分増幅器の出力から積分コンデンサを通じて、第２電流
    スイッチへと流れ、 放電状態の間、電流は、第１電流源から第２ダイオード
    を通じて、しかも積分コンデンサを通じて、第２及び第
    ４電流スイッチへと流れ、また電流は、積分増幅器の出
    力から第２及び第４電流スイッチへと流れ、 ＯＦＦ状態の間、電流は、第１電流源から第１ダイオー
    ドを通じて第１電流スイッチへと流れ、また電流は、積
    分増幅器の出力から第４電流スイッチへと流れ、 ＯＮ状態の間、電流は、第１電流源から第２ダイオード
    を通じて第３電流スイッチへと流れ、また電流は、積分
    増幅器の出力から第２電流スイッチへと流れるような電
    流パルス増幅器。
  11. 【請求項１１】 入力信号とフィードバック信号との間
    の位相差と所定の関係にある持続時間のパルスを作る位
    相検出器と、 前記位相検出器によって作られた前記パルスの前記持続
    時間中での電流の積分に比例する電圧を、積分コンデン
    サの両端に作る電流パルス積分器と、 前記積分器コンデンサの両端の前記電圧と所定の関係に
    ある、発振器の周波数を有するような前記フィードバッ
    ク信号を作る電圧制御発振器とを備える位相ロックルー
    プ回路であって、 前記電流パルス積分器は、 入力、出力及び、フィードバックループを有する積分増
    幅器と、 積分増幅器のフィードバックループに配置された積分コ
    ンデンサと、 スイッチ回路とを備え、 前記スイッチ回路は、電流パルス積分器が第１の動作状
    態である間、積分コンデンサを第１の方向に通過するよ
    うな電流を引き起こし、電流パルス積分器が少なくとも
    他の動作状態である間は、積分コンデンサを第１の方向
    に通過するような電流を防ぐものであり、一方、スイッ
    チ回路が第１の動作状態と少なくとも他の動作状態との
    間でスイッチ動作をしている時、積分増幅器の出力電流
    を変化させることなく残すことを可能とするスイッチ回
    路であることを特徴とする位相ロックループ回路。
  12. 【請求項１２】 電流パルスを積分する方法において、 荷電動作状態の間、第１電流源から第１電流スイッチを
    通じて第２電流源へ電流を送り、且つ、積分増幅器の出
    力から積分増幅器のフィードバックループに配置された
    コンデンサを通じて、しかも第３電流スイッチを通じ
    て、第３電流源へと電流を送り、 放電動作状態の間、第１電流源から積分コンデンサを通
    じて、しかも第２及び第４電流スイッチを通じて、第２
    及び第３電流源へと電流を送り、第２電流スイッチは、
    積分増幅器の出力と第２電流源との間に配置されてお
    り、そして第４電流スイッチは、積分増幅器の出力と第
    ３電流源との間に配置されていることを特徴とする電流
    パルスの積分方法。
  13. 【請求項１３】 請求項１２記載の方法において更に、 ＯＦＦ動作状態の間、第１電流源から第１電流スイッチ
    を通じて、第２電流源へと電流を送り、且つ、積分増幅
    器の出力から第４スイッチを通じて、第３電流源へと電
    流を送り、ＯＮ動作状態の間、第１電流源から第３電流
    スイッチを通じて、第３電流源へと電流を送り、且つ、
    積分増幅器の出力から第２電流スイッチを通じて、第２
    電流源へと電流を送る方法。
JP3027393A 1990-02-26 1991-02-21 電流パルス積分器 Pending JPH0575411A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US485151 1990-02-26
US07/485,151 US5093628A (en) 1990-02-26 1990-02-26 Current-pulse integrating circuit and phase-locked loop

Publications (1)

Publication Number Publication Date
JPH0575411A true JPH0575411A (ja) 1993-03-26

Family

ID=23927082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3027393A Pending JPH0575411A (ja) 1990-02-26 1991-02-21 電流パルス積分器

Country Status (5)

Country Link
US (1) US5093628A (ja)
EP (1) EP0444363B1 (ja)
JP (1) JPH0575411A (ja)
CA (1) CA2034127C (ja)
DE (1) DE69031070T2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11216723B2 (en) 2017-08-11 2022-01-04 Syntiant Pulse-width modulated multiplier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032768A (en) * 1975-10-24 1977-06-28 Tektronix, Inc. Constant velocity vector generator
US4034309A (en) * 1975-12-23 1977-07-05 International Business Machines Corporation Apparatus and method for phase synchronization
DE2600194C3 (de) * 1976-01-05 1978-08-24 Varian Mat Gmbh, 2800 Bremen Entladungsschaltung für den Integrationskondensator eines kapazitiv gegengekoppelten Integrationsverstärkers
US3988595A (en) * 1976-01-19 1976-10-26 Fairchild Camera And Instrument Corporation High-gain differential input comparator with emitter feedback input hysteresis
US4074205A (en) * 1977-03-09 1978-02-14 Rca Corporation Input stage for fast-slewing amplifier
DE2737432C3 (de) * 1977-08-19 1980-03-06 Hewlett-Packard Gmbh, 7030 Boeblingen Integratorschaltung mit Begrenzung
US4374335A (en) * 1980-05-19 1983-02-15 Precision Monolithics, Inc. Tuneable I.C. active integrator
JPS585873A (ja) * 1981-07-03 1983-01-13 Toshiba Corp スイツチドキヤパシタ積分器
DE3408220A1 (de) * 1984-03-07 1985-09-12 Telefunken electronic GmbH, 7100 Heilbronn Steuerbarer integrator
IT1186340B (it) * 1985-10-29 1987-11-26 Sgs Microelettronica Spa Integratore differenziale a condensatore commutato utilizzante un unico condensatore di integrazione
US4918338A (en) * 1988-10-04 1990-04-17 North American Philips Corporation Drain-biassed transresistance device for continuous time filters
US4885553A (en) * 1988-11-30 1989-12-05 Motorola, Inc. Continuously adaptive phase locked loop synthesizer

Also Published As

Publication number Publication date
CA2034127C (en) 1995-10-03
DE69031070D1 (de) 1997-08-21
EP0444363B1 (en) 1997-07-16
EP0444363A3 (en) 1992-04-01
DE69031070T2 (de) 1997-12-04
EP0444363A2 (en) 1991-09-04
CA2034127A1 (en) 1991-08-27
US5093628A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
US6781425B2 (en) Current-steering charge pump circuit and method of switching
EP0085615B1 (en) Phase-locked loop circuit
EP0180084A2 (en) Voltage controlled oscillator
EP0560525A2 (en) Frequency synthesizer
EP0731560B1 (en) Wide frequency range VCO with low jitter
JPH0473328B2 (ja)
EP1182780B1 (en) Phase locked loop having a reduced lock time
JPH01157612A (ja) 電圧制御発振回路
JPH0575411A (ja) 電流パルス積分器
Djemouai et al. New circuit techniques based on a high performance frequency-to-voltage converter
US6392497B1 (en) Phase-locked loop circuit with high lock speed and stability
US20090206893A1 (en) Charge pump circuit and pll circuit
JPH04365222A (ja) 位相同期ループ回路
WO1996019043A9 (en) Phase-locked loop for signals having rectangular waveforms
US6734708B1 (en) Controllable current source circuit and a phase locked loop equipped with such a circuit
GB2113929A (en) Oscillator circuits
KR100233275B1 (ko) 위상 동기 루프의 차아지 펌프
KR20010102925A (ko) Ｐｌｌ 회로에 의한 주파수 발생 방법
WO2023247081A1 (en) Phase-locked loop
US20030042969A1 (en) Current Mirror circuit
JP2740001B2 (ja) 信号処理用フィルタの周波数調整回路
JPH0141233Y2 (ja)
JPH0786933A (ja) Ｐｌｌシンセサイザ
KR830000964B1 (ko) 방송 수신기 동조회로
JP2001044830A (ja) 位相同期回路