JPH0574819A - Compound semiconductor device - Google Patents
Compound semiconductor deviceInfo
- Publication number
- JPH0574819A JPH0574819A JP23266691A JP23266691A JPH0574819A JP H0574819 A JPH0574819 A JP H0574819A JP 23266691 A JP23266691 A JP 23266691A JP 23266691 A JP23266691 A JP 23266691A JP H0574819 A JPH0574819 A JP H0574819A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- electron supply
- electron
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は化合物半導体装置に係
り,特に高電子移動度トランジスタに関する。高電子移
動度トランジスタ(HEMT)は高速で動作することが
知られており,マイクロ波帯域はもとより,その上のミ
リ波帯域の高周波通信に使用されているが,その性能向
上はとどまることなく続けられている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device, and more particularly to a high electron mobility transistor. High electron mobility transistors (HEMTs) are known to operate at high speeds and are used for high frequency communication in the millimeter wave band as well as in the microwave band, but their performance continues to improve. Has been.
【0002】[0002]
【従来の技術】図11は高電子移動度トランジスタの従来
例を示す断面図で,1はGaAs基板,2a, 2bはバッフ
ァ層,3は電子走行層,4は電子供給層,5はコンタク
ト層,6はゲート電極,7はソース電極,8はドレイン
電極を表す。2. Description of the Related Art FIG. 11 is a sectional view showing a conventional example of a high electron mobility transistor. 1 is a GaAs substrate, 2a and 2b are buffer layers, 3 is an electron transit layer, 4 is an electron supply layer, and 5 is a contact layer. , 6 is a gate electrode, 7 is a source electrode, and 8 is a drain electrode.
【0003】図12は高電子移動度トランジスタのエネル
ギーバンド図で,EC は伝導帯下端エネルギー,EV は
価電子帯上端エネルギー,Eg1は電子供給層のバンドギ
ャップエネルギー,Eg2は電子走行層のバンドギャップ
エネルギー,EF はフェルミ準位,ΔEC はヘテロ接合
界面での伝導帯下端エネルギーの差,ΔEVはヘテロ接
合界面での価電子帯上端エネルギーの差を表す。FIG. 12 is an energy band diagram of a high electron mobility transistor. E C is the conduction band bottom energy, E V is the valence band top energy, E g1 is the band gap energy of the electron supply layer, and E g2 is the electron transit. The band gap energy of the layer, E F is the Fermi level, ΔE C is the difference in conduction band bottom energy at the heterojunction interface, and ΔE V is the difference in valence band top energy at the heterojunction interface.
【0004】低雑音のHEMTとして,GaAs基板上
に形成されたAlGaAs系の化合物半導体層を電子供
給層4とし,InGaAs系の化合物半導体層を電子走
行層3としたHEMTがある。このような構成にするこ
とにより,ΔEC を大きくして2次元電子ガスの濃度を
増し,かつ電子速度を大きくすることができるので,高
性能化が期待できる。As a low noise HEMT, there is a HEMT in which an AlGaAs type compound semiconductor layer formed on a GaAs substrate is used as an electron supply layer 4 and an InGaAs type compound semiconductor layer is used as an electron transit layer 3. With such a configuration, it is possible to increase ΔE C , increase the concentration of the two-dimensional electron gas, and increase the electron velocity, so that high performance can be expected.
【0005】ところで,ΔEC とEg1及びEg2との間に
は次式の関係のあることが知られている。By the way, it is known that there is the following relationship between ΔE C and E g1 and E g2 .
【0006】[0006]
【数1】 ΔEC = 0.85 ×(Eg1−Eg2) 電子走行層3のInx Ga1-x As系のIn組成を大き
くするとEg2が小さくなり,その結果ΔEC が大きくな
って2次元電子ガスの濃度の増加が期待でき,さらに,
In組成を大きくすると電子速度の向上も期待できるの
であるが,In組成が大き過ぎると基板格子定数からの
ずれが大きくなって格子不整を引き起こすので,x=0.
25程度が限度である。[Equation 1] ΔE C = 0.85 × (E g1 −E g2 ) If the In composition of the In x Ga 1 -x As system of the electron transit layer 3 is increased, E g2 is decreased, and as a result, ΔE C is increased to 2 An increase in the concentration of the dimensional electron gas can be expected.
If the In composition is increased, the electron velocity can be expected to be improved. However, if the In composition is too large, the deviation from the substrate lattice constant becomes large, causing lattice imperfections, so that x = 0.
The limit is about 25.
【0007】また,InP基板を用い,電子供給層4を
InAlAs系の化合物半導体,電子走行層3をInG
aAs系の化合物半導体とするHEMTにおいても,同
様のことがいえる。Further, using an InP substrate, the electron supply layer 4 is an InAlAs compound semiconductor, and the electron transit layer 3 is InG.
The same applies to HEMTs using an aAs-based compound semiconductor.
【0008】[0008]
【発明が解決しようとする課題】本発明は上記の問題に
鑑み,電子走行層3或いは電子供給層4或いは両者の化
合物半導体層を各層内においてその組成が傾斜型に変化
するように形成して格子不整合を引き起こすことがない
ようにし,しかも高性能が引き出せるようにした構造の
化合物半導体装置を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above problems, the present invention forms an electron transit layer 3 or an electron supply layer 4 or a compound semiconductor layer of both layers so that the composition of each layer changes in a gradient type. An object of the present invention is to provide a compound semiconductor device having a structure in which lattice mismatch is not caused and high performance can be obtained.
【0009】[0009]
【課題を解決するための手段】図1(a) 〜(c) は, 本発
明の高電子移動度トランジスタの断面図を示し,1は化
合物半導体基板,2はバッファ層,3は電子走行層,31
及び35は傾斜組成の電子走行層,4は電子供給層,43及
び45は傾斜組成の電子供給層,5はコンタクト層,6は
ゲート電極,7はソース電極,8はドレイン電極を表
す。1 (a) to 1 (c) are sectional views of a high electron mobility transistor of the present invention, in which 1 is a compound semiconductor substrate, 2 is a buffer layer, and 3 is an electron transit layer. , 31
Reference numerals 35 and 35 are electron transit layers having a gradient composition, 4 is an electron supply layer, 43 and 45 are electron supply layers having a gradient composition, 5 is a contact layer, 6 is a gate electrode, 7 is a source electrode, and 8 is a drain electrode.
【0010】上記課題は,化合物半導体基板1と,該化
合物半導体基板1上にあってヘテロ接合を形成する電子
供給層4及び電子走行層31と, 該電子供給層4上に形成
されたゲート電極6と,該電子供給層4上に形成されか
つ該ゲート電極6の両側に配置されたソース電極7及び
ドレイン電極8とを有する化合物半導体装置であって,
該電子走行層31はIII-V族化合物半導体混晶層からな
り,該混晶層の組成は該ヘテロ接合面に向かってバンド
ギャップエネルギーが小さくなるようにかつ格子定数が
該化合物半導体基板1のそれから離れるように変化して
いる化合物半導体装置によって解決される。The above problem is solved by the compound semiconductor substrate 1, the electron supply layer 4 and the electron transit layer 31 on the compound semiconductor substrate 1 which form a heterojunction, and the gate electrode formed on the electron supply layer 4. A compound semiconductor device having a source electrode 7 and a drain electrode 8 formed on the electron supply layer 4 and arranged on both sides of the gate electrode 6,
The electron transit layer 31 is composed of a III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer is such that the band gap energy becomes smaller toward the heterojunction surface and the lattice constant of the compound semiconductor substrate 1 is smaller. It is solved by a compound semiconductor device changing away from it.
【0011】また, 化合物半導体基板1と,該化合物半
導体基板1上にあってヘテロ接合を形成する電子供給層
43及び電子走行層3と, 該電子供給層43上に形成された
ゲート電極6と,該電子供給層43上に形成されかつ該ゲ
ート電極6の両側に配置されたソース電極7及びドレイ
ン電極8とを有する化合物半導体装置であって,該電子
供給層43はIII-V族化合物半導体混晶層からなり,該混
晶層の組成は該ヘテロ接合面に向かってバンドギャップ
エネルギーが大きくなるように変化している化合物半導
体装置によって解決される。Further, the compound semiconductor substrate 1 and an electron supply layer for forming a heterojunction on the compound semiconductor substrate 1
43 and an electron transit layer 3, a gate electrode 6 formed on the electron supply layer 43, a source electrode 7 and a drain electrode 8 formed on the electron supply layer 43 and arranged on both sides of the gate electrode 6. And the electron supply layer 43 is composed of a III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer is such that the band gap energy increases toward the heterojunction surface. Solved by a changing compound semiconductor device.
【0012】また,化合物半導体基板1と,該化合物半
導体基板1上にあってヘテロ接合を形成する電子供給層
45及び電子走行層35と, 該電子供給層45上に形成された
ゲート電極6と,該電子供給層45上に形成されかつ該ゲ
ート電極6の両側に配置されたソース電極7及びドレイ
ン電極8とを有する化合物半導体装置であって,該電子
走行層35は第1のIII-V族化合物半導体混晶層からな
り,該第1のIII-V族化合物半導体混晶層の組成は該ヘ
テロ接合面に向かってバンドギャップエネルギーが小さ
くなるようにかつ格子定数が該化合物半導体基板1のそ
れから離れるように変化し,該電子供給層45は第2のII
I-V族化合物半導体混晶層からなり,該第2のIII-V族
化合物半導体混晶層の組成は該ヘテロ接合面に向かって
バンドギャップエネルギーが大きくなるように変化して
いる化合物半導体装置によって解決される。Further, the compound semiconductor substrate 1 and an electron supply layer which forms a heterojunction on the compound semiconductor substrate 1
45 and the electron transit layer 35, the gate electrode 6 formed on the electron supply layer 45, the source electrode 7 and the drain electrode 8 formed on the electron supply layer 45 and arranged on both sides of the gate electrode 6. And the electron transit layer 35 is composed of a first III-V compound semiconductor mixed crystal layer, and the composition of the first III-V compound semiconductor mixed crystal layer is the heterojunction. The band gap energy decreases toward the surface and the lattice constant changes away from that of the compound semiconductor substrate 1, and the electron supply layer 45 is formed into the second II.
A compound semiconductor device comprising an I-V group compound semiconductor mixed crystal layer, wherein the composition of the second III-V group compound semiconductor mixed crystal layer changes so that the band gap energy increases toward the heterojunction surface. Will be solved by.
【0013】また,化合物半導体基板1と,該化合物半
導体基板1上にあってヘテロ接合を形成する電子供給層
46及び電子走行層3と, 該電子供給層46上に形成されシ
ョットキー接合を形成するゲート電極6と,該電子供給
層46上に形成されかつ該ゲート電極6の両側に配置され
たソース電極7及びドレイン電極8とを有する化合物半
導体装置であって,該電子供給層46はIII-V族化合物半
導体混晶層からなり,該混晶層の組成はヘテロ接合面側
で該ヘテロ接合面に向かってバンドギャップエネルギー
が大きくなるように変化し,かつショットキー接合面側
で該ショットキー接合面に向かってバンドギャップエネ
ルギーが大きくなるように変化している化合物半導体装
置によって解決される。Further, the compound semiconductor substrate 1 and an electron supply layer which forms a heterojunction on the compound semiconductor substrate 1
46 and the electron transit layer 3, a gate electrode 6 formed on the electron supply layer 46 to form a Schottky junction, and a source electrode formed on the electron supply layer 46 and arranged on both sides of the gate electrode 6. 7 and a drain electrode 8, the electron supply layer 46 is composed of a III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer is on the heterojunction surface side on the heterojunction surface side. The problem is solved by the compound semiconductor device in which the band gap energy changes toward the Schottky junction surface side toward the Schottky junction surface side.
【0014】[0014]
【作用】本発明では,電子走行層31はIII-V族化合物半
導体混晶層からなり,その混晶層の組成はヘテロ接合面
に向かってバンドギャップエネルギーが小さくなるよう
に変化しているから,ヘテロ接合面付近でのΔEC を大
きくして2次元電子ガス濃度を増し,しかも格子定数の
移行は基板の格子定数の値から徐々に離れるように行っ
ているので,格子定数のずれによる欠陥発生を防ぐこと
ができる。In the present invention, the electron transit layer 31 is composed of a III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer changes so that the band gap energy decreases toward the heterojunction plane. , Delta E C near the heterojunction surface is increased to increase the two-dimensional electron gas concentration, and the lattice constant shifts away from the value of the lattice constant of the substrate. It can be prevented from occurring.
【0015】また,電子供給層43はIII-V族化合物半導
体混晶層からなり,その混晶層はヘテロ接合面に向かっ
てバンドギャップエネルギーが大きくなるように組成が
変化しているから,ヘテロ接合面付近でのΔEC を大き
くして2次元電子ガス濃度を増し,化合物半導体装置の
性能を上げることができる。The electron supply layer 43 is composed of a III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer changes so that the band gap energy increases toward the heterojunction surface. By increasing ΔE C in the vicinity of the bonding surface to increase the two-dimensional electron gas concentration, the performance of the compound semiconductor device can be improved.
【0016】また,電子走行層35は第1のIII-V族化合
物半導体混晶層からなり,その混晶層はヘテロ接合面に
向かってバンドギャップエネルギーが小さくなるように
組成が変化し,電子供給層45は第2のIII-V族化合物半
導体混晶層からなり,その混晶層はヘテロ接合面に向か
ってバンドギャップエネルギーが大きくなるように組成
が変化しているので,電子走行層または電子供給層のど
ちらかだけを傾斜組成にした時よりもヘテロ接合面付近
でのΔEC が大きくなり,2次元電子ガス濃度をより大
きくすることができる。The electron transit layer 35 is composed of a first III-V compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer changes so that the band gap energy becomes smaller toward the heterojunction plane. The supply layer 45 is composed of a second III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer changes so that the band gap energy increases toward the heterojunction surface. The ΔE C in the vicinity of the heterojunction surface becomes larger than that when only one of the electron supply layers has a graded composition, and the two-dimensional electron gas concentration can be made larger.
【0017】また,電子供給層46はIII-V族化合物半導
体混晶層からなり,その混晶層の組成はヘテロ接合面側
で該ヘテロ接合面に向かってバンドギャップエネルギー
が大きくなるように変化し,かつショットキー接合面側
でショットキー接合面に向かってバンドギャップエネル
ギーが大きくなるように変化しているので,ヘテロ接合
面付近でのΔEC が大きくなると同時に,ショットキー
バリアの高さも大きくなるので,ゲートリーク電流も減
少させることができる。The electron supply layer 46 is composed of a III-V group compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer changes so that the band gap energy increases toward the heterojunction surface on the heterojunction surface side. In addition, since the bandgap energy on the Schottky junction surface side increases toward the Schottky junction surface, ΔE C near the heterojunction surface increases and the height of the Schottky barrier also increases. Therefore, the gate leakage current can also be reduced.
【0018】[0018]
【実施例】図2(a) 〜(d) は第1の実施例を示す工程順
断面図である。以下,これらの図を参照しながら,第1
の実施例について説明する。EXAMPLE FIGS. 2A to 2D are cross-sectional views in order of the processes, showing a first example. Below, referring to these figures,
An example will be described.
【0019】図2(a) 参照 分子線エピタキシー(MBE)により,GaAs基板11
上にバッファ層となるi−GaAs層21a, i−Al
0.23Ga0.77As層21b を, それぞれ, 3500Å,1000Å
の厚さに形成する。See FIG. 2 (a). GaAs substrate 11 is formed by molecular beam epitaxy (MBE).
I-GaAs layer 21a, i-Al serving as a buffer layer on top
0.23 Ga 0.77 As layer 21b, 3500Å, 1000Å, respectively
To the thickness of.
【0020】次に,電子走行層31となるi−InGaA
s層を成長するが,まずInソースの温度を1000℃に設
定し, 150Åする間に徐々に1150℃まで昇温するように
し,成長層の始めがi−GaAs,終わりがi−In
0.45Ga0.55Asとなるようにする。Next, i-InGaA which becomes the electron transit layer 31 is formed.
The s layer is grown. First, the temperature of the In source is set to 1000 ° C, and the temperature is gradually raised to 1150 ° C during 150Å. The growth layer begins with i-GaAs and ends with i-In.
It should be 0.45 Ga 0.55 As.
【0021】次に,電子供給層41となるn+ −Al0.23
Ga0.77As層を 400Åの厚さに成長し,その上に,コ
ンタクト層51となるn+ −GaAs層を 700Åの厚さに
成長する。Next, n + -Al 0.23 which becomes the electron supply layer 41 is formed.
A Ga 0.77 As layer is grown to a thickness of 400 Å, and an n + -GaAs layer serving as the contact layer 51 is grown to a thickness of 700 Å on it.
【0022】図2(b) 参照 真空蒸着法により,コンタクト層51の上に厚さが例えば
400ÅのAuGe膜と厚さが例えば4000ÅのAu膜を連
続して形成し,それをパターニングしてソース電極7,
ドレイン電極8を形成する。Referring to FIG. 2 (b), the thickness of the contact layer 51 is, for example,
A 400 Å AuGe film and an Au film with a thickness of, for example, 4000 Å are continuously formed and patterned to form the source electrode 7,
The drain electrode 8 is formed.
【0023】その後, 450℃で合金化処理を行う。 図2(c) 参照 レジストを塗布し,ゲート電極を形成するための開孔9a
を有するレジストマスク9を形成する。開孔9aからコン
タクト層5を,例えばCCl2F2 ガスでエッチングし
て除去する。この時,若干のサイドエッチングが生じ
る。After that, alloying treatment is performed at 450 ° C. See Fig. 2 (c). Opening 9a for applying resist and forming gate electrode.
A resist mask 9 having is formed. The contact layer 5 is removed from the opening 9a by etching with, for example, CCl 2 F 2 gas. At this time, some side etching occurs.
【0024】図2(d) 参照 レジストマスク9を残したまま,全面に厚さが例えば20
00ÅのTi膜と厚さが例えば2000ÅのAl膜を連続して
蒸着し,レジストマスク9を除去してリフトオフにより
ゲート電極6を形成する。See FIG. 2D. With the resist mask 9 left, the entire surface has a thickness of, for example, 20
A Ti film having a thickness of 00 Å and an Al film having a thickness of, for example, 2000 Å are successively deposited, the resist mask 9 is removed, and the gate electrode 6 is formed by lift-off.
【0025】電子走行層31は組成が徐々に変化する傾斜
組成となる。図3(a), (b)は傾斜組成の電子走行層にお
ける混晶比の推移とバンドギャップエネルギーEg2の推
移を示す。The electron transit layer 31 has a graded composition in which the composition gradually changes. 3 (a) and 3 (b) show the transition of the mixed crystal ratio and the transition of the bandgap energy E g2 in the electron transit layer having the graded composition.
【0026】電子走行層の組成は,バッファ層との境界
面(P1 )でi−GaAsであり,ヘテロ接合面
(P2 )ではi−In0.45Ga0.55Asとなり,その間
Inが連続的に増加している。The composition of the electron transit layer is i-GaAs at the interface (P 1 ) with the buffer layer and i-In 0.45 Ga 0.55 As at the heterojunction surface (P 2 ), during which In is continuously formed. It has increased.
【0027】一方,バンドギャップエネルギーEg2は,
P1 点で約 1.4eVであり,P2 点では約 0.8eVとな
り,その間徐々に減少している。格子定数は単体ではG
aAsが5.654 Å,In0.45Ga0.55Asが 5.8Åであ
るが,上で述べたように傾斜組成の電子走行層を形成す
ると,格子定数はバッファ層との境界面(P1 )からヘ
テロ接合面(P2 )に向かってGaAs基板の格子定数
から徐々に離れて行くので,ヘテロ接合面(P2 )付近
ではIn組成が大きくなっても格子不整による欠陥の発
生は見られなかった。On the other hand, the band gap energy E g2 is
It is about 1.4 eV at the P 1 point and about 0.8 eV at the P 2 point, and gradually decreases during that period. The lattice constant is G alone
Although aAs is 5.654 Å and In 0.45 Ga 0.55 As is 5.8 Å, when an electron transit layer with a graded composition is formed as described above, the lattice constant changes from the interface with the buffer layer (P 1 ) to the heterojunction plane. Since the lattice constant of the GaAs substrate gradually departed toward (P 2 ), no defect due to lattice misalignment was observed near the heterojunction plane (P 2 ) even if the In composition increased.
【0028】このようにして形成した高電子移動度トラ
ンジスタでは,相互コンダクタンスgm が 550 mS/mm,
雑音指数が12GHzで0.45であった。それに対して,図
11に示した構造の従来例の高電子移動度トランジスタで
は,相互コンダクタンスgm が 450 mS/mm,雑音指数が
12GHzで0.60であった。In the high electron mobility transistor thus formed, the mutual conductance g m is 550 mS / mm,
The noise figure was 0.45 at 12 GHz. In contrast, the figure
In the conventional high electron mobility transistor having the structure shown in FIG. 11, the transconductance g m was 450 mS / mm and the noise figure was 0.60 at 12 GHz.
【0029】このように本発明の構造にすることによ
り,相互コンダクタンスgm を上げ,雑音指数を下げる
ことができた。なお,i−Inx Ga1-x Asに替えて
i−GaSby As1-y を電子走行層として用い,バッ
ファ層との境界面(P1 )からヘテロ接合面(P2 )に
かけてy値を徐々に増加するようにしても,同様の作用
と効果がある。As described above, by adopting the structure of the present invention, the mutual conductance g m can be increased and the noise figure can be decreased. Instead of the i-In x Ga 1-x As with i-GaSb y As 1-y as an electron transit layer, the boundary surface between the buffer layer (P 1) from the heterojunction plane (P 2) in over y value Even if the value is gradually increased, the same action and effect can be obtained.
【0030】次に,第2の実施例について説明する。図
4は第2の実施例を示す断面図であり,InP基板の上
に形成された傾斜組成の電子走行層をもつ高電子移動度
トランジスタの例である。Next, the second embodiment will be described. FIG. 4 is a cross-sectional view showing a second embodiment, which is an example of a high electron mobility transistor having an electron transit layer having a graded composition formed on an InP substrate.
【0031】図中,12はInP基板,22a, 22bはバッフ
ァ層で,それぞれ厚さ3500Åのi−InP層,厚さ1000
ÅのInx Al1-x As層であり,32は厚さ 150Åの傾
斜組成の電子走行層でi−Iny Ga1-y As層,42は
厚さ 430Åの電子供給層となるn+ −Inx Al1-x A
s層,52はコンタクト層となるn+ −Iny Ga1-y A
s層である。In the figure, 12 is an InP substrate, 22a and 22b are buffer layers, respectively, an i-InP layer having a thickness of 3500Å and a thickness of 1000.
Å is an In x Al 1-x As layer, 32 is an electron transit layer having a gradient composition with a thickness of 150 Å, i-In y Ga 1-y As layer, and 42 is an electron supply layer with a thickness of 430 Å n + -In x Al 1-x A
s layer, 52 is a contact layer n + -In y Ga 1-y A
It is the s layer.
【0032】ゲート電極6,ソース電極7,ドレイン電
極8は第1の実施例と同じである。製造工程は第1の実
施例に準じる。電子走行層の組成はバッファ層との境界
面(P1 )でi−Iny Ga1-y As(y=0.53),ヘ
テロ接合面(P2 )でi−Iny Ga1-y As(y=1.
0 )となり,その間yは連続的に変化する。The gate electrode 6, source electrode 7 and drain electrode 8 are the same as in the first embodiment. The manufacturing process is similar to that of the first embodiment. The boundary surface between the composition of the electron transit layer buffer layer (P 1) in i-In y Ga 1-y As (y = 0.53), at the heterojunction plane (P 2) i-In y Ga 1-y As ( y = 1.
0), during which y changes continuously.
【0033】一方,バンドギャップエネルギーEg2は,
P1 点で 0.73eVであり,P2 点では0.35eVとなり,
その間徐々に減少している。格子定数は単体ではIny
Ga1-y As(y=0.53)が5.869 Å,Iny Ga1-y
As(y=1.0 )が 6.058Åであるが,上のような傾斜
組成の電子走行層を形成すると,格子不整による欠陥の
発生は見られなかった。On the other hand, the band gap energy E g2 is
It is 0.73 eV at P 1 point and 0.35 eV at P 2 point,
Meanwhile, it is gradually decreasing. Lattice constant is In y
Ga 1-y As (y = 0.53) is 5.869 Å, In y Ga 1-y
As (y = 1.0) was 6.058Å, but when the electron transit layer having the above graded composition was formed, no defect due to lattice misfit was observed.
【0034】なお,傾斜組成の電子走行層として,i−
Iny Ga1-y As層の替わりに,i−InAsx P
1-x を用いることもできる。次に,第3の実施例につい
て説明する。As an electron transit layer having a graded composition, i-
Instead of the In y Ga 1-y As layer, i-InAs x P
1-x can also be used. Next, a third embodiment will be described.
【0035】図5は第3の実施例を示す断面図で,Ga
As基板の上に形成された傾斜組成の電子供給層をもつ
高電子移動度トランジスタの例である。図中,13はGa
As基板,23a, 23bはバッファ層で, それぞれ厚さが35
00Å,1000Åとなるi−GaAs層,i−Al0.23Ga
0.77As層,33は電子走行層で厚さ 150Åのi−In
0.25Ga0.75As層,43は厚さ 430Åの傾斜組成の電子
供給層でn+ −Inx Ga1-x P層,53はコンタクト層
となるn+ −GaAs層である。FIG. 5 is a cross-sectional view showing a third embodiment of Ga.
It is an example of a high electron mobility transistor having an electron supply layer of a graded composition formed on an As substrate. In the figure, 13 is Ga
As substrates, 23a and 23b are buffer layers, each having a thickness of 35
I-GaAs layer of 00Å and 1000Å, i-Al 0.23 Ga
0.77 As layer, 33 is an electron transit layer, i-In with a thickness of 150Å
0.25 Ga 0.75 As layer, 43 is an electron supply layer having a graded composition of 430 Å, n + -In x Ga 1 -x P layer, and 53 is an n + -GaAs layer serving as a contact layer.
【0036】ゲート電極6,ソース電極7,ドレイン電
極8は第1の実施例と同じである。製造工程は第1の実
施例に準じる。図6(a), (b)は傾斜組成の電子供給層に
おける混晶比とバンドギャップエネルギーEg1の推移を
示す。The gate electrode 6, the source electrode 7 and the drain electrode 8 are the same as in the first embodiment. The manufacturing process is similar to that of the first embodiment. FIGS. 6A and 6B show transitions of the mixed crystal ratio and the bandgap energy E g1 in the electron supply layer having the graded composition.
【0037】電子供給層の組成は,ヘテロ接合面
(P2 )でn+ −In0.70Ga0.30Pとなり,ショット
キー接合面(P3 )ではn+ −In0.51Ga0.49Pであ
り,その間Inはショットキー接合面(P3 )からヘテ
ロ接合面(P2 )に向けて連続的に増加している。The composition of the electron supply layer was n + -In 0.70 Ga 0.30 P at the heterojunction surface (P 2 ) and n + -In 0.51 Ga 0.49 P at the Schottky junction surface (P 3 ), with In Is continuously increasing from the Schottky junction surface (P 3 ) toward the hetero junction surface (P 2 ).
【0038】一方,バンドギャップエネルギーEg1は,
P3 点で1.90eV,P2 点では2.20eVとなり,その間
ショットキー接合面(P3 )からヘテロ接合面(P2 )
に向けて徐々に増加している。On the other hand, the band gap energy E g1 is
It becomes 1.90 eV at the P 3 point and 2.20 eV at the P 2 point, during which the Schottky junction surface (P 3 ) to the hetero junction surface (P 2 )
Is gradually increasing towards.
【0039】格子定数は単体ではIn0.51Ga0.49Pが
5.654Å,In0.70Ga0.30Pが5.6 Åであり,上で述
べたように傾斜組成の電子供給層を形成するとき,格子
不整による欠陥の発生は見られなかった。The lattice constant of In 0.51 Ga 0.49 P is
5.654Å and In 0.70 Ga 0.30 P are 5.6 Å, and as described above, when an electron supply layer having a graded composition was formed, no defects due to lattice mismatch were observed.
【0040】なお,傾斜組成の電子供給層として,Ga
As基板上ではn+ −InGaP層に替えて,n+ −I
ny Al1-y P層,n+ −GaAs1-y Py 層,n+ −
In1-y-z Aly Gaz P層を用いることもできる。As an electron supply layer having a gradient composition, Ga
On the As substrate, instead of the n + -InGaP layer, n + -I
n y Al 1-y P layer, n + −GaAs 1-y P y layer, n + −
In 1-yz Al y Ga z P layers can also be used.
【0041】次に,第4の実施例について説明する。図
7は第4の実施例を示す断面図であり,InP基板の上
に形成された傾斜組成の電子供給層をもつ高電子移動度
トランジスタの例である。Next, a fourth embodiment will be described. FIG. 7 is a cross-sectional view showing the fourth embodiment, which is an example of a high electron mobility transistor having an electron supply layer having a graded composition formed on an InP substrate.
【0042】図中,14はInP基板,24a, 24bはバッフ
ァ層で,それぞれ厚さ3500Åのi−InP層,厚さ1000
Åのi−Inx Al1-x As層であり,34は厚さ 150Å
の電子走行層でi−Iny Ga1-y As層,44は厚さ 4
30Åの傾斜組成の電子供給層となるn+ −Inx Al
1-x As層,54はコンタクト層となるn+ −Iny Ga
1-y As層である。In the figure, 14 is an InP substrate, 24a and 24b are buffer layers, each having an i-InP layer thickness of 3500Å and a thickness of 1000.
Å i-In x Al 1-x As layer, 34 has a thickness of 150 Å
Of the electron transit layer of i-In y Ga 1-y As layer, and 44 has a thickness of 4
N + -In x Al that becomes an electron supply layer with a gradient composition of 30 Å
1-x As layer, 54 is a contact layer n + -In y Ga
It is a 1-y As layer.
【0043】ゲート電極6,ソース電極7,ドレイン電
極8は第1の実施例と同じである。製造工程は第1の実
施例に準じる。電子供給層44の組成はヘテロ接合面(P
2 )でn+ −In0.37Al0.63As,ショットキー接合
面(P3 )でn+ −In0.52Al0.48Asとなり,その
間,組成連続的に変化する。The gate electrode 6, the source electrode 7 and the drain electrode 8 are the same as in the first embodiment. The manufacturing process is similar to that of the first embodiment. The composition of the electron supply layer 44 is the heterojunction plane (P
2 ), n + -In 0.37 Al 0.63 As, and Schottky junction surface (P 3 ) n + -In 0.52 Al 0.48 As, during which the composition changes continuously.
【0044】一方,バンドギャップエネルギーEg1は,
P3 点で1.55eV,P2 点では1.75eVとなり,その間
ショットキー接合面(P3 )からヘテロ接合面(P2 )
に向けて徐々に増加している。On the other hand, the band gap energy E g1 is
It becomes 1.55 eV at the P 3 point and 1.75 eV at the P 2 point, during which the Schottky junction surface (P 3 ) to the hetero junction surface (P 2 )
Is gradually increasing towards.
【0045】格子定数は単体ではIn0.52Al0.48As
が 5.869Å,In0.37Al0.63Asが 5.82 Åである
が,上で述べたように傾斜組成の電子供給層を形成する
とき,格子不整による欠陥の発生は見られなかった。The lattice constant is In 0.52 Al 0.48 As alone.
Is 5.869Å and In 0.37 Al 0.63 As is 5.82 Å, but as described above, when an electron supply layer having a graded composition is formed, no defects due to lattice misalignment were observed.
【0046】なお,傾斜組成の電子供給層となるn+ −
InxAl1-X Asの替わりに,InP基板上ではn+
−In1-y Gay P,n+ −InP1-y Sby ,n+ −
In1-y-z Aly Gaz Pの混晶を使用することもでき
る。It should be noted that n + − which becomes an electron supply layer having a graded composition
Instead of In x Al 1-x As, n + on the InP substrate
-In 1-y Ga y P, n + -InP 1-y Sb y, n + -
It is also possible to use a mixed crystal of In 1-yz Al y Ga z P.
【0047】次に,第5の実施例について説明する。図
8は第5の実施例を示す断面図であり,InP基板の上
に形成された傾斜組成の電子供給層と傾斜組成の電子走
行層を同時にもつ高電子移動度トランジスタの例であ
る。Next, a fifth embodiment will be described. FIG. 8 is a cross-sectional view showing the fifth embodiment, which is an example of a high electron mobility transistor having an electron supply layer having a gradient composition and an electron transit layer having a gradient composition formed on an InP substrate at the same time.
【0048】図中,15はInP基板,25a, 25bはバッフ
ァ層で,それぞれ厚さ3500Åのi−InP層,厚さ1000
Åのi−InAlAs層であり,35は厚さ 150Åの傾斜
組成の電子走行層でi−Inx Ga1-x As層,45は厚
さ 430Åの傾斜組成の電子供給層となるn+ −Iny A
l1-y As層,55はコンタクト層となるn+ −InGa
As層である。In the figure, reference numeral 15 is an InP substrate, and 25a and 25b are buffer layers, each having an i-InP layer thickness of 3500Å and a thickness of 1000.
Å is an i-InAlAs layer, 35 is an electron transit layer with a gradient composition of 150 Å in thickness, i-In x Ga 1-x As layer, 45 is an electron supply layer with a gradient composition of 430 Å in thickness n + − In y A
l 1-y As layer, 55 is a contact layer n + -InGa
It is an As layer.
【0049】ゲート電極6,ソース電極7,ドレイン電
極8は第1の実施例と同じである。製造工程は第1の実
施例に準じる。電子走行層i−Inx Ga1-x Asと電
子供給層n+ −Iny Al1-y Asの組成は各層の中で
連続的に変化するが,x(バッファ層との境界面)=0.
53 ,x(ヘテロ接合面)=1.0 , y(ヘテロ接合面)=
0.37, y(ショットキー接合面)=0.52となる。The gate electrode 6, source electrode 7 and drain electrode 8 are the same as in the first embodiment. The manufacturing process is similar to that of the first embodiment. Although the composition of the electron transit layer i-In x Ga 1-x As and the electron supply layer n + -In y Al 1-y As is continuously changed in each layer, x (boundary surface between the buffer layer) = 0.
53, x (heterojunction plane) = 1.0, y (heterojunction plane) =
0.37, y (Schottky junction surface) = 0.52.
【0050】このようにして,ΔEc を大きくして2次
元電子ガス濃度を増し,格子不整による欠陥の発生を防
ぐことができる。電子供給層と電子走行層をともに傾斜
組成にすることにより,選択できる組成範囲を広くする
ことができる。In this way, ΔE c can be increased to increase the two-dimensional electron gas concentration and prevent the occurrence of defects due to lattice misalignment. By making both the electron supply layer and the electron transit layer a gradient composition, the composition range that can be selected can be widened.
【0051】次に,第6の実施例について説明する。図
9は第6の実施例を示す断面図であり,InP基板の上
に形成された電子供給層の組成を,ヘテロ接合面
(P2 )とショットキー接合面(P3 )と両方向に向け
て変化させた高電子移動度トランジスタの例である。Next, a sixth embodiment will be described. FIG. 9 is a cross-sectional view showing a sixth embodiment, in which the composition of the electron supply layer formed on the InP substrate is directed toward the heterojunction plane (P 2 ) and the Schottky junction plane (P 3 ). It is an example of a high electron mobility transistor that is changed by.
【0052】図中,16はInP基板,26a, 26bはバッフ
ァ層で,それぞれ厚さ3500Åのi−InP層,厚さ1000
Åのi−Inx Al1-x As層であり,36は厚さ 150Å
の電子走行層でi−In0.47Ga0.53As層,46は厚さ
430Åの傾斜組成の電子供給層となるn+ −Inx Al
1-x As層,56はコンタクト層となるn+ −Iny Ga
1-y As層である。In the figure, 16 is an InP substrate, 26a and 26b are buffer layers, each having an i-InP layer thickness of 3500Å and a thickness of 1000.
Å i-In x Al 1-x As layer, 36 has a thickness of 150 Å
Electron transit layer of i-In 0.47 Ga 0.53 As layer, 46 is thickness
N + -In x Al to be an electron supply layer with a graded composition of 430 Å
1-x As layer, 56 is a contact layer n + -In y Ga
It is a 1-y As layer.
【0053】ゲート電極6,ソース電極7,ドレイン電
極8は第1の実施例と同じである。製造工程は第1の実
施例に準じる。図10は電子供給層の混晶比の推移を示す
図である。The gate electrode 6, the source electrode 7 and the drain electrode 8 are the same as in the first embodiment. The manufacturing process is similar to that of the first embodiment. FIG. 10 is a diagram showing changes in the mixed crystal ratio of the electron supply layer.
【0054】電子供給層の組成は,ヘテロ接合面
(P2 )ではn+ −Iny Al1-y As(y=0.37)と
し,そこからショットキー接合面(P3 )に向けてyを
増加させ,中間点で(y=0.52)とし,そこからショッ
トキー接合面(P3 )に向けてyを減少させ,ショット
キー接合面(P3 )では(y=0.37)とする。The composition of the electron supply layer is n + -In y Al 1-y As (y = 0.37) at the heterojunction surface (P 2 ), and y is changed from there toward the Schottky junction surface (P 3 ). It is increased, and at the midpoint and (y = 0.52), from there toward the Schottky junction surface (P 3) reduced the y, and the Schottky junction surface (P 3) (y = 0.37 ).
【0055】電子供給層の組成をこのように組成を変化
させると,電子供給層のバンドギャップエネルギーEg1
を大きくできるとともに,ショットキーバリアを高くす
ることができる。即ち,n+ −Iny Al1-y As(y
=0.52)ではショットキーバリアが0.6 eVであるが,
n+ −Iny Al1-y As(y=0.37)では0.9 eVと
なる。ショットキーバリアを高くすることにより,ゲー
トリーク電流を減少させることができる。When the composition of the electron supply layer is changed in this way, the band gap energy E g1 of the electron supply layer is changed.
Can be increased, and the Schottky barrier can be increased. That is, n + -In y Al 1-y As (y
= 0.52), the Schottky barrier is 0.6 eV,
In n + -In y Al 1-y As (y = 0.37) becomes 0.9 eV. By increasing the Schottky barrier, the gate leak current can be reduced.
【0056】なお,実施例ではバッファ層との境界面P
1 からヘテロ接合面P2 に至る化合物半導体層の組成及
びヘテロ接合面P2 からショットキー接合面P3 に至る
化合物半導体層の組成を連続的に変化させたが,ステッ
プ的に変化させるようにしてもよい。In the embodiment, the boundary surface P with the buffer layer is
Although the composition of the compound semiconductor layer from 1 to the heterojunction plane P 2 and the composition of the compound semiconductor layer from the heterojunction plane P 2 to the Schottky junction plane P 3 were continuously changed, they should be changed stepwise. May be.
【0057】[0057]
【発明の効果】以上説明したように,本発明によれば,
電子走行層および/または電子供給層の組成を傾斜組成
とすることにより,高電子移動度トランジスタを高性能
化することができる。As described above, according to the present invention,
By making the composition of the electron transit layer and / or the electron supply layer a graded composition, it is possible to improve the performance of the high electron mobility transistor.
【図1】(a) 〜(c) は本発明の高電子移動度トランジス
タの断面図である。1A to 1C are cross-sectional views of a high electron mobility transistor of the present invention.
【図2】(a) 〜(d) は第1の実施例を示す工程順断面図
である。2A to 2D are cross-sectional views in order of the processes, showing the first embodiment.
【図3】傾斜組成の電子走行層の混晶比とEg2の推移を
示す図である。FIG. 3 is a diagram showing a transition of a mixed crystal ratio and E g2 of an electron transit layer having a graded composition.
【図4】第2の実施例を示す断面図である。FIG. 4 is a sectional view showing a second embodiment.
【図5】第3の実施例を示す断面図である。FIG. 5 is a sectional view showing a third embodiment.
【図6】傾斜組成の電子供給層の混晶比とEg1の推移を
示す図である。FIG. 6 is a diagram showing a transition of a mixed crystal ratio and E g1 of an electron supply layer having a graded composition.
【図7】第4の実施例を示す断面図である。FIG. 7 is a sectional view showing a fourth embodiment.
【図8】第5の実施例を示す断面図である。FIG. 8 is a sectional view showing a fifth embodiment.
【図9】第6の実施例を示す断面図である。FIG. 9 is a sectional view showing a sixth embodiment.
【図10】電子供給層の混晶比の推移を示す図である。FIG. 10 is a diagram showing a transition of a mixed crystal ratio of an electron supply layer.
【図11】従来例を示す断面図である。FIG. 11 is a cross-sectional view showing a conventional example.
【図12】高電子移動度トランジスタのエネルギーバンド
図である。FIG. 12 is an energy band diagram of a high electron mobility transistor.
1は化合物半導体基板 2はバッファ層 3は電子走行層 4は電子供給層 5はコンタクト層 6はゲート電極 7はソース電極 8はドレイン電極 9はレジストマスク 9aは開孔 11, 13は化合物半導体基板であってGaAs基板 12, 14, 15, 16は化合物半導体基板であってInP基板 21a, 21b, 22a, 22b, 23a, 23b, 24a, 24b, 25a, 25b,
26a, 26bはバッファ層 33, 34, 36は電子走行層 31, 32, 35は電子走行層であって傾斜組成の電子走行層 41, 42は電子供給層 43, 44, 45, 46は電子供給層であって傾斜組成の電子供
給層 51〜56はコンタクト層1 is a compound semiconductor substrate 2 is a buffer layer 3 is an electron transit layer 4 is an electron supply layer 5 is a contact layer 6 is a gate electrode 7 is a source electrode 8 is a drain electrode 9 is a resist mask 9a is an opening 11, 13 is a compound semiconductor substrate And the GaAs substrates 12, 14, 15 and 16 are compound semiconductor substrates and InP substrates 21a, 21b, 22a, 22b, 23a, 23b, 24a, 24b, 25a, 25b,
26a, 26b are buffer layers 33, 34, 36 are electron transit layers 31, 32, 35 are electron transit layers, and electron transit layers 41, 42 having a graded composition are electron supply layers 43, 44, 45, 46 are electron supply layers The electron supply layers 51 to 56 having a graded composition are contact layers.
Claims (4)
る電子供給層(4) 及び電子走行層(31)と, 該電子供給層(4) 上に形成されたゲート電極(6) と, 該電子供給層(4) 上に形成されかつ該ゲート電極(6) の
両側に配置されたソース電極(7) 及びドレイン電極(8)
とを有する化合物半導体装置であって, 該電子走行層(31)はIII-V族化合物半導体混晶層からな
り,該混晶層の組成は該ヘテロ接合面に向かってバンド
ギャップエネルギーが小さくなるようにかつ格子定数が
該化合物半導体基板(1) のそれから離れるように変化し
ていることを特徴とする化合物半導体装置。1. A compound semiconductor substrate (1), an electron supply layer (4) and an electron transit layer (31) which form a heterojunction on the compound semiconductor substrate (1), and the electron supply layer (4). ) A gate electrode (6) formed on the source electrode (7) and a drain electrode (8) formed on the electron supply layer (4) and arranged on both sides of the gate electrode (6)
A compound semiconductor device including: the electron transit layer (31) comprising a III-V compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer has a bandgap energy decreasing toward the heterojunction surface. And the lattice constant is changed so as to be separated from that of the compound semiconductor substrate (1).
る電子供給層(43)及び電子走行層(3) と, 該電子供給層(43)上に形成されたゲート電極(6) と, 該電子供給層(43)上に形成されかつ該ゲート電極(6) の
両側に配置されたソース電極(7) 及びドレイン電極(8)
とを有する化合物半導体装置であって, 該電子供給層(43)はIII-V族化合物半導体混晶層からな
り,該混晶層の組成は該ヘテロ接合面に向かってバンド
ギャップエネルギーが大きくなるように変化しているこ
とを特徴とする化合物半導体装置。2. A compound semiconductor substrate (1), an electron supply layer (43) and an electron transit layer (3) which form a heterojunction on the compound semiconductor substrate (1), and the electron supply layer (43). ) And a source electrode (7) and a drain electrode (8) formed on the electron supply layer (43) and arranged on both sides of the gate electrode (6).
A compound semiconductor device including: and the electron supply layer (43) is composed of a III-V compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer has a bandgap energy increasing toward the heterojunction plane. The compound semiconductor device is characterized in that
る電子供給層(45)及び電子走行層(35)と, 該電子供給層(45)上に形成されたゲート電極(6) と, 該電子供給層(45)上に形成されかつ該ゲート電極(6) の
両側に配置されたソース電極(7) 及びドレイン電極(8)
とを有する化合物半導体装置であって, 該電子走行層(35)は第1のIII-V族化合物半導体混晶層
からなり,該第1のIII-V族化合物半導体混晶層の組成
は該ヘテロ接合面に向かってバンドギャップエネルギー
が小さくなるようにかつ格子定数が該化合物半導体基板
(1) のそれから離れるように変化し,該電子供給層(45)
は第2のIII-V族化合物半導体混晶層からなり,該第2
のIII-V族化合物半導体混晶層の組成は該ヘテロ接合面
に向かってバンドギャップエネルギーが大きくなるよう
に変化していることを特徴とする化合物半導体装置。3. A compound semiconductor substrate (1), an electron supply layer (45) and an electron transit layer (35) which form a heterojunction on the compound semiconductor substrate (1), and the electron supply layer (45). ) And a source electrode (7) and a drain electrode (8) formed on the electron supply layer (45) and disposed on both sides of the gate electrode (6).
Wherein the electron transit layer (35) comprises a first III-V compound semiconductor mixed crystal layer, and the composition of the first III-V compound semiconductor mixed crystal layer is The compound semiconductor substrate having a lattice constant such that the band gap energy becomes smaller toward the heterojunction surface
It changes away from that of (1) and the electron supply layer (45)
Is composed of a second III-V compound semiconductor mixed crystal layer,
3. The compound semiconductor device, wherein the composition of the III-V group compound semiconductor mixed crystal layer is changed so that the band gap energy increases toward the heterojunction surface.
る電子供給層(46)及び電子走行層(3) と, 該電子供給層(46)上に形成されショットキー接合を形成
するたゲート電極(6)と, 該電子供給層(46)上に形成されかつ該ゲート電極(6) の
両側に配置されたソース電極(7) 及びドレイン電極(8)
とを有する化合物半導体装置であって, 該電子供給層(46)はIII-V族化合物半導体混晶層からな
り,該混晶層の組成はヘテロ接合面側で該ヘテロ接合面
に向かってバンドギャップエネルギーが大きくなるよう
に変化し,かつショットキー接合面側で該ショットキー
接合面に向かってバンドギャップエネルギーが大きくな
るように変化していることを特徴とする化合物半導体装
置。4. A compound semiconductor substrate (1), an electron supply layer (46) and an electron transit layer (3) which form a heterojunction on the compound semiconductor substrate (1), and the electron supply layer (46). ) On which a Schottky junction is formed, and a source electrode (7) and a drain which are formed on the electron supply layer (46) and arranged on both sides of the gate electrode (6). Electrode (8)
Wherein the electron supply layer (46) is composed of a III-V compound semiconductor mixed crystal layer, and the composition of the mixed crystal layer is a band on the heterojunction surface side toward the heterojunction surface. A compound semiconductor device, characterized in that the gap energy changes so as to increase and the band gap energy increases toward the Schottky junction surface on the Schottky junction surface side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23266691A JPH0574819A (en) | 1991-09-12 | 1991-09-12 | Compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23266691A JPH0574819A (en) | 1991-09-12 | 1991-09-12 | Compound semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0574819A true JPH0574819A (en) | 1993-03-26 |
Family
ID=16942893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23266691A Pending JPH0574819A (en) | 1991-09-12 | 1991-09-12 | Compound semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0574819A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236753A (en) * | 1995-02-22 | 1996-09-13 | Nec Corp | Hetero junction field effect transistor |
JPH08236752A (en) * | 1995-02-28 | 1996-09-13 | Nec Corp | Hetero junction field effect transistor |
JP2001185719A (en) * | 1999-12-27 | 2001-07-06 | Showa Denko Kk | GaInP LAMINATED STRUCTURE AND FIELD EFFECT TRANSISTOR MANUFACTURED BY USING IT |
JP2004207471A (en) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | Compound-semiconductor epitaxial substrate and its manufacturing method |
JP2004207473A (en) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | High electron mobility epitaxial substrate |
-
1991
- 1991-09-12 JP JP23266691A patent/JPH0574819A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236753A (en) * | 1995-02-22 | 1996-09-13 | Nec Corp | Hetero junction field effect transistor |
JPH08236752A (en) * | 1995-02-28 | 1996-09-13 | Nec Corp | Hetero junction field effect transistor |
JP2001185719A (en) * | 1999-12-27 | 2001-07-06 | Showa Denko Kk | GaInP LAMINATED STRUCTURE AND FIELD EFFECT TRANSISTOR MANUFACTURED BY USING IT |
JP2004207471A (en) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | Compound-semiconductor epitaxial substrate and its manufacturing method |
JP2004207473A (en) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | High electron mobility epitaxial substrate |
US7732836B2 (en) | 2002-12-25 | 2010-06-08 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for manufacturing the same |
JP4672959B2 (en) * | 2002-12-25 | 2011-04-20 | 住友化学株式会社 | Compound semiconductor epitaxial substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2676442B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
JPH07335867A (en) | Field-effect transistor | |
US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
US11824110B2 (en) | Field effect transistor and method for manufacturing same | |
JPH0574819A (en) | Compound semiconductor device | |
KR100548047B1 (en) | Field Effect Transistor | |
JP3447438B2 (en) | Field effect transistor | |
JP2541228B2 (en) | High electron mobility transistor | |
EP0558011B1 (en) | High electron mobility transistor | |
JP3084820B2 (en) | Compound semiconductor device | |
JPH11261054A (en) | Field effect transistor | |
JP2652647B2 (en) | Heterojunction field effect transistor | |
JP3572560B2 (en) | Compound semiconductor device | |
JP4766743B2 (en) | Heterojunction field effect transistor | |
JP2917719B2 (en) | Field effect transistor | |
JPH0645368A (en) | Heterojunction semiconductor device | |
JP3122471B2 (en) | Field effect transistor | |
JP2600228B2 (en) | Semiconductor device | |
JP2800457B2 (en) | Semiconductor device | |
JP2004186465A (en) | Heterostructure field effect transistor | |
JPH06120259A (en) | Field-effect transistor | |
JPH09246529A (en) | Field effect transistor and its manufacture | |
JPH05102197A (en) | Field-effect transistor | |
JPH04214636A (en) | Semiconductor device | |
JPH04324645A (en) | Semiconductor transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |