JPH05102197A - Field-effect transistor - Google Patents

Field-effect transistor

Info

Publication number
JPH05102197A
JPH05102197A JP25936591A JP25936591A JPH05102197A JP H05102197 A JPH05102197 A JP H05102197A JP 25936591 A JP25936591 A JP 25936591A JP 25936591 A JP25936591 A JP 25936591A JP H05102197 A JPH05102197 A JP H05102197A
Authority
JP
Japan
Prior art keywords
layer
channel layer
electron supply
electron
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25936591A
Other languages
Japanese (ja)
Inventor
Shigeru Nakajima
成 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP25936591A priority Critical patent/JPH05102197A/en
Publication of JPH05102197A publication Critical patent/JPH05102197A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To provide an FET wherein its high-frequency characteristic is excellent, its interface state is small, it is operated stably and its heterointerface is good. CONSTITUTION:A two-dimensional electron gas is generated in a channel layer composed of Inp. An electron supply layer 5 is composed of AlxIn1-xAs in which the compositional ratio (x) of Al is 0.4 or higher and 0.6 or lower; it supplies electrons to the channel layer 3. A spacer layer 4 composed of InyGa1-yAs in which the compositional ratio (y) of In is 0.45 or higher and 0.65 or lower is formed between the channel layer 3 and the electron supply layer 5. The spacer layer 4 is provided with a tickness by which the two- dimensional electron gas is generated in the channel layer 3 by the electrons which are supplied from the electron supply layer 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロ波帯域の信号周
波数に主として使用される高速の電界効果トランジスタ
(FET)に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high speed field effect transistor (FET) mainly used for signal frequencies in the microwave band.

【0002】[0002]

【従来の技術】マイクロ波帯の信号域に使用されるFE
Tの半導体材料には、高周波特性に優れたものが要求さ
れる。この種の材料として、電子輸送特性に優れたIn
P系の半導体材料が有る。この中でもInPをチャネル
層に用い、このInPに格子整合するIn0.520.48
Asを電子供給層に用いた高電子移動度トランジスタ
(HEMT,MODFET)は、優れた高周波特性を有
している。このHEMTの詳細は、例えば、下記の文献 “Electronics Letters 10th May 1990 Vol.26 No.10”
の651〜652ページに記載されている。
2. Description of the Related Art FE used in the signal range of microwave band
The T semiconductor material is required to have excellent high frequency characteristics. As a material of this type, In, which has an excellent electron transport property,
There are P-based semiconductor materials. Among these, InP is used for the channel layer, and In 0.52 A 0.48 lattice-matched to this InP.
High electron mobility transistors (HEMT, MODFET) using As in the electron supply layer have excellent high frequency characteristics. For details of this HEMT, refer to the following document “Electronics Letters 10th May 1990 Vol.26 No.10”.
Pp. 651-652.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のAlInAs/InPへテロ界面において
は、良好な界面特性が得にくいという問題があった。こ
れは、へテロ界面でV族元素どうしのAsとPとの間で
置換が起こり、InPAsまたはInAlAsPが形成
されるからである。この現象は例えば次の文献の153
0〜1532ページに示されている。
However, such a conventional AlInAs / InP hetero interface has a problem that it is difficult to obtain good interface characteristics. This is because substitution occurs between As and P between the group V elements at the hetero interface to form InPAs or InAlAsP. This phenomenon is described, for example, in 153 of the following document.
It is shown on pages 0-1532.

【0004】 “Appl.Phys.Lett.,Vol.58,No.14,8 April 1991 ”従っ
て、従来のAlInAs/InPへテロ接合からなるH
EMTは、従来の他のへテロ接合からなるHEMTのよ
うに高電子移動度が得られず、良好な高周波特性を示さ
なかった。
“Appl.Phys.Lett., Vol.58, No.14,8 April 1991” Therefore, H consisting of the conventional AlInAs / InP heterojunction
Unlike the conventional HEMT including other heterojunctions, the EMT does not have high electron mobility and does not exhibit good high frequency characteristics.

【0005】また、従来のAlInAs/InPへテロ
界面には界面準位が多く存在するため、へテロ界面への
光照射の有無により電気特性が変化してしまうという問
題もあった。さらに、ドレイン電流にヒステリシスがあ
り、動作が不安定になるといった問題もあった。
Further, since there are many interface states at the conventional AlInAs / InP hetero interface, there is a problem that the electrical characteristics change depending on whether or not the hetero interface is irradiated with light. Further, there is a problem in that the drain current has hysteresis and the operation becomes unstable.

【0006】[0006]

【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、2次元電子ガスが形
成されるInPからなるチャネル層と、このチャネル層
へ電子を供給するAlの組成比xが0.4以上0.6以
下のAlx Inx-1 Asからなる電子供給層と、これら
チャネル層と電子供給層との間に設けられ電子供給層か
ら供給された電子によりチャネル層に2次元電子ガスが
形成される厚みを有するInの組成比yが0.45以上
0.65以下のIny Ga1-y Asからなる半導体層と
から構成されるヘテロ接合を備えてFETを形成したも
のである。
The present invention has been made to solve such a problem, and is a channel layer made of InP in which a two-dimensional electron gas is formed, and Al for supplying electrons to the channel layer. With an electron supply layer made of Al x In x-1 As having a composition ratio x of 0.4 to 0.6 and electrons supplied from the electron supply layer provided between the channel layer and the electron supply layer. A heterojunction composed of a semiconductor layer made of In y Ga 1-y As with a composition ratio y of In having a thickness capable of forming a two-dimensional electron gas in the channel layer is 0.45 or more and 0.65 or less. The FET is formed.

【0007】[0007]

【作用】半導体層を介して電子供給層からチャネル層へ
十分な電子が供給され、高い電子移動度を有しV族元素
の置換が起きにくい半導体層と、高い飽和電子速度を有
するチャネル層との両層にわたって2次元電子ガスが形
成される。
A sufficient amount of electrons are supplied from the electron supply layer to the channel layer through the semiconductor layer, the semiconductor layer has a high electron mobility and the substitution of the group V element is unlikely to occur, and the channel layer has a high saturation electron velocity. A two-dimensional electron gas is formed over both layers.

【0008】[0008]

【実施例】図1は本発明の一実施例によるHEMTの構
造を表す断面図である。このHEMTの製造方法につい
て図2の製造工程断面図を参照して以下に説明する。
1 is a sectional view showing the structure of a HEMT according to an embodiment of the present invention. A method of manufacturing the HEMT will be described below with reference to manufacturing process sectional views of FIG.

【0009】まず、半絶縁性(S.I.)のInP半導体基板
1上に、バッファ層2,チャネル層3,スペーサ層4,
電子供給層5およびコンタクト層6を順に連続的にエピ
タキシャル成長する(図2(a)参照)。このエピタキ
シャル成長は、分子線エピタキシ(MBE)または有機
金属気相エピタキシ(OMVPE)法によって行われ
る。バッファ層2はアンドープのA x In1-x Asま
たはInPを材料として1μmの厚さ、チャネル層3は
アンドープのInPを材料として150オングストロー
ムの厚さ、スペーサ層4はアンドープのIny Ga1-y
Asを材料として30オングストロームの厚さに形成さ
れる。電子供給層5はn型のA x In1-x Asを材料
として400オングストロームの厚さ、コンタクト層6
はn型のIny Ga1-y Asを材料として100オング
ストロームの厚さに形成される。この電子供給層5のド
ナー不純物濃度は2×1018個/cm3 ,コンタクト層
6のドナー不純物濃度は5×1018個/cm3 に形成さ
れる。
First, on the semi-insulating (SI) InP semiconductor substrate 1, a buffer layer 2, a channel layer 3, a spacer layer 4,
The electron supply layer 5 and the contact layer 6 are successively epitaxially grown in sequence (see FIG. 2A). This epitaxial growth is performed by molecular beam epitaxy (MBE) or metalorganic vapor phase epitaxy (OMVPE) method. The buffer layer 2 is made of undoped A x In 1-x As or InP and has a thickness of 1 μm, the channel layer 3 is made of undoped InP and has a thickness of 150 Å, and the spacer layer 4 is made of undoped In y Ga 1-. y
It is formed to a thickness of 30 Å using As as a material. The electron supply layer 5 is made of n-type A x In 1-x As and has a thickness of 400 Å.
Is formed to a thickness of 100 angstroms using n-type In y Ga 1-y As as a material. The electron supply layer 5 has a donor impurity concentration of 2 × 10 18 / cm 3 , and the contact layer 6 has a donor impurity concentration of 5 × 10 18 / cm 3 .

【0010】また、この時、バッファ層2および電子供
給層5を形成するA x In1-x As材料は、Alの組
成比xが0.4以上0.6以下(0.4≦x≦0.6)
の範囲内で、これらバッファ層2および電子供給層5が
InP半導体基板1に格子整合する組成比に選択され、
0.48In0.52Asとなる組成比xに設定されてい
る。また、スペーサ層4およびコンタクト層6を形成す
るIny Ga1-y As材料は、Inの組成比yが0.4
5以上0.65以下(0.45≦y≦0.65)の範囲
内で、これらスペーサ層4およびコンタクト層6がIn
P半導体基板1に格子整合する組成比に選択され、In
0.53Ga0.47Asとなる組成比yに設定されている。
At this time, in the A x In 1-x As material forming the buffer layer 2 and the electron supply layer 5, the Al composition ratio x is 0.4 or more and 0.6 or less (0.4 ≦ x ≦ 0.6)
Within the range of, the buffer layer 2 and the electron supply layer 5 are selected to have a composition ratio that lattice-matches the InP semiconductor substrate 1.
The composition ratio x is set to A 0.48 In 0.52 As. The In y Ga 1-y As material forming the spacer layer 4 and the contact layer 6 has an In composition ratio y of 0.4.
In the range of 5 or more and 0.65 or less (0.45 ≦ y ≦ 0.65), the spacer layer 4 and the contact layer 6 are In
The composition ratio selected for lattice matching with the P semiconductor substrate 1 is In
The composition ratio y is set to 0.53 Ga 0.47 As.

【0011】また、スペーサ層4の厚さ30オングスト
ロームは、電子供給層5から供給された電子がチャネル
層3に十分溜まる厚さになっている。つまり、電子供給
層5に存在するドナーイオンのクーロン力が、チャネル
層3に存在する2次元電子ガスに十分及ぶ厚さになって
いる。しかも、スペーサ層4の厚さは、電子供給層5の
ドナーイオンとチャネル層3の2次元電子ガスとの間に
十分な空間的距離を確保することの出来る厚さになって
いる。また、スペーサ層4を形成するInGaAs材料
は、電子供給層5を形成するA InAsよりも電子飽
和速度が高く、高周波特性が良好である。また、チャネ
ル層3を形成するInP材料に比較して電子移動度が高
い。
The spacer layer 4 has a thickness of 30 angstroms so that the electrons supplied from the electron supply layer 5 are sufficiently accumulated in the channel layer 3. That is, the Coulomb force of the donor ions existing in the electron supply layer 5 has a thickness sufficient to reach the two-dimensional electron gas existing in the channel layer 3. Moreover, the thickness of the spacer layer 4 is such that a sufficient spatial distance can be secured between the donor ions of the electron supply layer 5 and the two-dimensional electron gas of the channel layer 3. Further, the InGaAs material forming the spacer layer 4 has a higher electron saturation speed than A InAs forming the electron supply layer 5, and has good high frequency characteristics. Further, the electron mobility is higher than that of the InP material forming the channel layer 3.

【0012】次に、トランジスタ形成領域間に存在する
各半導体層をメサエッチングによって選択に除去し、素
子間の電気的分離を行う(同図(b)参照)。次に、通
常のフォトリソグラフィ技術を用いてコンタクト層6上
にソースおよびドレインの電極パターンをパターニング
する。そして、パターン上にAuGe/Ni金属を蒸着
し、このパターンをリフトオフする。リフトオフ後に残
った電極金属について、400℃で1分間の合金化処理
を行い、コンタクト層6とのオーミック接触をとってソ
ース電極7およびドレイン電極8を形成する(同図
(c)参照)。
Next, each semiconductor layer existing between the transistor formation regions is selectively removed by mesa etching to electrically isolate the elements (see FIG. 2B). Next, the source and drain electrode patterns are patterned on the contact layer 6 by using a normal photolithography technique. Then, AuGe / Ni metal is vapor-deposited on the pattern, and the pattern is lifted off. The electrode metal remaining after the lift-off is alloyed at 400 ° C. for 1 minute to form ohmic contact with the contact layer 6 to form the source electrode 7 and the drain electrode 8 (see FIG. 7C).

【0013】次に、電子線リソグラフィ技術等によって
ゲート電極のパターニングを行い、このパターンをマス
クにしてゲート電極形成領域部分にリセスを形成する
(同図(d)参照)。所定のドレイン電流が得られるよ
うにこのリセス深さを調整した後、Ti/Pt/Au金
属を蒸着する。蒸着後、電極パターンをリフトオフして
ゲート電極9を形成することにより、図1に示される構
造のHEMTを得ることが出来る。なお、図1において
図2と同一部分については同符号を用いてある。
Next, the gate electrode is patterned by electron beam lithography or the like, and a recess is formed in the gate electrode formation region portion using this pattern as a mask (see FIG. 3D). After adjusting the recess depth so as to obtain a predetermined drain current, Ti / Pt / Au metal is deposited. After vapor deposition, the electrode pattern is lifted off to form the gate electrode 9, whereby the HEMT having the structure shown in FIG. 1 can be obtained. In FIG. 1, the same parts as those in FIG. 2 are designated by the same reference numerals.

【0014】このようなエピタキシャル構造におけるH
EMTのエネルギバンドは図3に示される。同図におけ
るエネルギバンドは、図の左側から電子供給層(n−A
InAs)5,スペーサ層(InGaAs)4および
チャネル層(アンドープInP)3に相当している。ス
ペーサ層4およびチャネル層3にはエネルギギャプが形
成されており、このエネルギギャップには斜線で図示さ
れる2次元電子ガスが形成されている。また、電子供給
層5とスペーサ層4との間には、この2次元電子ガスの
蓄積をせきとめるエネルギ障壁が形成されている。
H in such an epitaxial structure
The EMT energy band is shown in FIG. The energy band in the figure is from the left side of the figure to the electron supply layer (n-A
It corresponds to InAs) 5, spacer layer (InGaAs) 4 and channel layer (undoped InP) 3. An energy gap is formed in the spacer layer 4 and the channel layer 3, and a two-dimensional electron gas shown by hatching is formed in this energy gap. Further, an energy barrier for stopping the accumulation of the two-dimensional electron gas is formed between the electron supply layer 5 and the spacer layer 4.

【0015】すなわち、前述したように、スペーサ層4
の厚さはチャネル層3に十分な電子が供給される厚さに
設定されているため、斜線で図示される2次元電子ガス
は、高い電子移動度を有するInGaAsからなるスペ
ーサ層4と、高い飽和電子速度を有するInPからなる
チャネル層3との両層に存在している。また、このIn
GaAsからなるスペーサ層4はV族元素の置換が比較
的起きにくく、従来のようにAsとPとの間における置
換はほとんど生じない。しかも、InGaAsは電気的
特性に優れている。従って、本実施例によれば、AlI
nAsとInPとのへテロ界面にInGaAsからなる
スペーサ層4を挿入することにより、スペーサ層4およ
びチャネル層3の各層が有する高い電子移動度および高
い飽和電子速度を併せ持つへテロ接合が形成され、界面
特性は大幅に向上する。この結果、優れた高周波特性を
呈するへテロ接合構造が提供される。
That is, as described above, the spacer layer 4
Is set to a thickness at which sufficient electrons are supplied to the channel layer 3, so that the two-dimensional electron gas shown by the slanted lines is high in the spacer layer 4 made of InGaAs having a high electron mobility. It exists in both layers including the channel layer 3 made of InP having a saturated electron velocity. Also, this In
In the spacer layer 4 made of GaAs, the substitution of the group V element is relatively difficult to occur, and the substitution between As and P hardly occurs as in the conventional case. Moreover, InGaAs has excellent electrical characteristics. Therefore, according to this embodiment, AlI
By inserting the spacer layer 4 made of InGaAs at the hetero interface between nAs and InP, a heterojunction having a high electron mobility and a high saturated electron velocity possessed by the spacer layer 4 and the channel layer 3 is formed. The interface characteristics are greatly improved. As a result, a heterojunction structure exhibiting excellent high frequency characteristics is provided.

【0016】また、本実施例によるへテロ接合において
は界面準位が大幅に減少するため、このへテロ界面への
光入射の有無によって電気特性が変化するといったこと
はなくなる。また、ドレイン電流のヒステリシスなどに
より、動作が不安定になるといったこともなくなる。
Further, in the heterojunction according to the present embodiment, the interface state is greatly reduced, so that the electrical characteristics will not change depending on the presence or absence of light incident on the heterointerface. Further, the operation does not become unstable due to the drain current hysteresis.

【0017】[0017]

【発明の効果】以上説明したように本発明によれば、半
導体層を介して電子供給層からチャネル層へ十分な電子
が供給され、高い電子移動度を有しV族元素の置換が起
きずらい半導体層と、高い飽和電子速度を有するチャネ
ル層との両層にわたって2次元電子ガスが形成される。
As described above, according to the present invention, sufficient electrons are supplied from the electron supply layer to the channel layer through the semiconductor layer, the electron mobility is high, and the substitution of the group V element does not occur. A two-dimensional electron gas is formed over both the lei semiconductor layer and the channel layer having a high saturated electron velocity.

【0018】このため、へテロ界面の界面特性は大幅に
向上し、FETは優れた高周波特性を呈する。また、界
面準位も減少するため、光が照射されてもFETの電気
特性は変化しない。さらに、ドレイン電流のヒステリシ
スが発生しないため、FETは安定動作する。
Therefore, the interface characteristics of the hetero interface are significantly improved, and the FET exhibits excellent high frequency characteristics. Further, since the interface state is also reduced, the electric characteristics of the FET do not change even when irradiated with light. Further, since the drain current hysteresis does not occur, the FET operates stably.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例によるHEMTの構造を示す
断面図である。
FIG. 1 is a sectional view showing a structure of a HEMT according to an embodiment of the present invention.

【図2】図1に示されたHEMTを製造する時の各工程
における断面図である。
2A to 2D are cross-sectional views in each step of manufacturing the HEMT shown in FIG.

【図3】図1に示されたHEMTのへテロ接合部のエネ
ルギバンド図である。
FIG. 3 is an energy band diagram of a heterojunction portion of the HEMT shown in FIG.

【符号の説明】[Explanation of symbols]

1…半絶縁性半導体基板(InP)、2…バッファ層
(アンドープA x In1-x AsまたはInP)、3…
チャネル層(アンドープInP)、4…スペーサ層(ア
ンドープIny Ga1-y As)、5…電子供給層(n−
x In1-x As)、6…コンタクト層(n−Iny
Ga1-y As)、7…ソース電極、8…ドレイン電極、
9…ゲート電極。
1 ... Semi-insulating semiconductor substrate (InP), 2 ... Buffer layer (undoped A x In 1-x As or InP), 3 ...
Channel layer (undoped InP), 4 ... spacer layer (undoped In y Ga 1-y As) , 5 ... electron supply layer (n-
A x In 1-x As), 6 ... Contact layer (n-In y
Ga 1-y As), 7 ... Source electrode, 8 ... Drain electrode,
9 ... Gate electrode.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 2次元電子ガスが形成されるInPから
なるチャネル層と、このチャネル層へ電子を供給するA
lの組成比xが0.4以上0.6以下のAlx In1-x
Asからなる電子供給層と、これらチャネル層と電子供
給層との間に設けられ前記電子供給層から供給された電
子により前記チャネル層に2次元電子ガスが形成される
厚みを有するInの組成比yが0.45以上0.65以
下のIny Ga1-y Asからなる半導体層とから構成さ
れるヘテロ接合を備えたことを特徴とする電界効果トラ
ンジスタ。
1. A channel layer made of InP in which a two-dimensional electron gas is formed, and A for supplying electrons to this channel layer.
Al x In 1-x in which the composition ratio x of l is 0.4 or more and 0.6 or less
An electron supply layer made of As and a composition ratio of In having a thickness such that a two-dimensional electron gas is formed in the channel layer by electrons supplied between the channel layer and the electron supply layer and supplied from the electron supply layer. A field effect transistor comprising a heterojunction composed of a semiconductor layer made of In y Ga 1-y As with y of 0.45 or more and 0.65 or less.
JP25936591A 1991-10-07 1991-10-07 Field-effect transistor Pending JPH05102197A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25936591A JPH05102197A (en) 1991-10-07 1991-10-07 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25936591A JPH05102197A (en) 1991-10-07 1991-10-07 Field-effect transistor

Publications (1)

Publication Number Publication Date
JPH05102197A true JPH05102197A (en) 1993-04-23

Family

ID=17333105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25936591A Pending JPH05102197A (en) 1991-10-07 1991-10-07 Field-effect transistor

Country Status (1)

Country Link
JP (1) JPH05102197A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320210B1 (en) 1998-05-28 2001-11-20 Nec Corporation Hetero-junction field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320210B1 (en) 1998-05-28 2001-11-20 Nec Corporation Hetero-junction field effect transistor

Similar Documents

Publication Publication Date Title
EP1210736B1 (en) Method of forming a double recessed transistor
US5798540A (en) Electronic devices with InAlAsSb/AlSb barrier
WO2001061733A2 (en) Double recessed transistor
EP0199435B1 (en) Field effect semiconductor device
JP3376078B2 (en) High electron mobility transistor
JPH06236898A (en) Field-effect transistor
JP3177951B2 (en) Field effect transistor and method of manufacturing the same
EP0397148B1 (en) Heterostructure device and production method thereof
WO2020116147A1 (en) Field effect transistor and method for manufacturing same
Xu et al. An 0.03 μm gate-length enhancement-mode InAlAs/InGaAs/InP MODFET's with 300 GHz f T and 2 S/mm extrinsic transconductance
JPH06188271A (en) Field effect transistor
JP3094500B2 (en) Field effect transistor
JP2553760B2 (en) High electron mobility transistor
JPH05102197A (en) Field-effect transistor
JPH0684959A (en) High electron mobility field effect semiconductor device
JP4766743B2 (en) Heterojunction field effect transistor
JP2616634B2 (en) Field effect transistor
JP3122471B2 (en) Field effect transistor
JP3122474B2 (en) Field effect transistor
JP2668418B2 (en) Semiconductor device
JP3122472B2 (en) Field effect transistor
JP2658513B2 (en) Field effect transistor
JP3122473B2 (en) Field effect transistor
JPH06163600A (en) Field-effect transistor
JPH06302625A (en) Field effect transistor and manufacture thereof