JPH06120259A - Field-effect transistor - Google Patents

Field-effect transistor

Info

Publication number
JPH06120259A
JPH06120259A JP26641592A JP26641592A JPH06120259A JP H06120259 A JPH06120259 A JP H06120259A JP 26641592 A JP26641592 A JP 26641592A JP 26641592 A JP26641592 A JP 26641592A JP H06120259 A JPH06120259 A JP H06120259A
Authority
JP
Japan
Prior art keywords
layer
composition
effect transistor
buffer layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26641592A
Other languages
Japanese (ja)
Inventor
Junichiro Kobayashi
純一郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26641592A priority Critical patent/JPH06120259A/en
Publication of JPH06120259A publication Critical patent/JPH06120259A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To provide a field-effect transistor, in which electron scattering at the interface between a buffer layer and a channel layer is suppressed, and two-dimensional electron density and electron velocity are increased. CONSTITUTION:A field-effect transistor includes a GaAs substrate 21 on which are provided a buffer layer 22 (undoped GaAs), a gradient-composition layer 23 (InGaAs) and a uniform composition layer 24 (InGaAs). In the gradient- composition layer, the proportion of In is zero at the interface with the buffer layer and increases continuously to 0.2. This prevents an abrupt heterojunction between the buffer layer 22 and the channel layer 25, thus preventing electron scattering. The uniform composition layer 24 contributes to the increase in electron density and electron velocity.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電界効果トランジス
タに関し、更に詳しくは、2次元電子ガス(2DEG)
層を用いた化合物半導体装置である高電子移動度トラン
ジスタ(HighElectron Mobility Transistor:H
EMT)に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor, and more particularly to a two-dimensional electron gas (2DEG).
High Electron Mobility Transistor (H), which is a compound semiconductor device using layers
EMT) involved.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】従来、
この種の2次元電子ガス層を用いた電界効果トランジス
タとしては、チャネル層と電子供給層とのヘテロ界面の
近傍のチャネル層中に形成される2次元電子ガス層をチ
ャネルとして用い、電子供給層及びチャネル層として夫
々、n型AlGaAs層,ノンドープGaAs層を用い
たn型AlGaAs/GaAsHEMTが知られてい
る。かかるn型AlGaAs/GaAs HEMTに対
して、n型AlGaAs層とGaAs層との間にGaA
sよりも電子親和力の大きい一定組成のInGaAs層
を介在させることにより、n型AlGaAs/GaAs
へテロ界面における伝導帯端(Ec)の段差△Ecを大
きくし、これによって2次元電子ガス密度の増大を図る
提案がなされている。この場合、InGaAsの格子定
数はGaAsの格子定数よりも大きいため、InGaA
s層とGaAs層との間には格子のミスマッチが存在す
る。この結果、このInGaAs層には格子歪みが生じ
ている。このような理由により、このInGaAs層は
歪層(Pseudomorphic層)と称される。図10は、このI
nGaAs歪層をチャネル層に用いたHEMTの断面の
エピ構造を示す説明図である。図中1は半絶縁性のGa
As基板であり、該GaAs基板1上に高抵抗の半導体
(P-−GaAs)層であるバッファ層2が形成されて
いる。そして、バッファ層2上には、InGaAs(I
n組成0.20)で成るチャネル層3が形成され、この
チャネル層3の上には、順次、ノンドープのAlGaA
sで成るスペーサ層4,SiドープのAlGaAsで成
る電子供給層5,SiドープのGaAsで成るキャップ
層6が形成されている。上記バッファ層2,チャネル層
3,スペーサ層4及び電子供給層5のエピ構造に対応し
たエネルギーバンドの構造は、図11のバンド図に示さ
れる。このバンド図に示されるように、InGaAsを
用いたチャネル層3の電子ポテンシャルが下がるため、
2次元電子ガス密度の増加,電子速度の増加及び電子の
閉じ込め効果が向上し、DC的には相互コンダクタンス
(gm)の向上と出力抵抗の向上という利点がある。な
お、図11中eは2次元電子ガスを示している。しかし
ながら、バッファ層(GaAs)2とチャネル層(In
GaAs:In=0.2)3との界面は、格子定数のミ
スマッチにより電子散乱が生じ、RF的にはその散乱の
ため必ずしも性能が向上しない。即ち、電子散乱により
雑音指数NFを主とした高周波特性は必ずしも向上しな
いという問題点がある。
2. Description of the Related Art Conventionally, the problems to be solved by the invention
As a field effect transistor using a two-dimensional electron gas layer of this kind, a two-dimensional electron gas layer formed in a channel layer in the vicinity of a hetero interface between a channel layer and an electron supply layer is used as a channel, An n-type AlGaAs / GaAs HEMT using an n-type AlGaAs layer and a non-doped GaAs layer as a channel layer is known. For such n-type AlGaAs / GaAs HEMT, GaA is provided between the n-type AlGaAs layer and the GaAs layer.
n-type AlGaAs / GaAs by interposing an InGaAs layer of a constant composition having a larger electron affinity than s
It has been proposed to increase the two-dimensional electron gas density by increasing the step ΔEc of the conduction band edge (Ec) at the hetero interface. In this case, since the lattice constant of InGaAs is larger than the lattice constant of GaAs, InGaA
There is a lattice mismatch between the s layer and the GaAs layer. As a result, lattice strain occurs in this InGaAs layer. For this reason, this InGaAs layer is called a strained layer (Pseudomorphic layer). FIG. 10 shows this I
It is explanatory drawing which shows the epistructure of the cross section of HEMT which used the nGaAs strained layer for the channel layer. In the figure, 1 is semi-insulating Ga.
A buffer layer 2 which is an As substrate and which is a high resistance semiconductor (P -GaAs) layer is formed on the GaAs substrate 1. Then, on the buffer layer 2, InGaAs (I
A channel layer 3 having an n composition of 0.20) is formed, and non-doped AlGaA is sequentially formed on the channel layer 3.
A spacer layer 4 made of s, an electron supply layer 5 made of Si-doped AlGaAs, and a cap layer 6 made of Si-doped GaAs are formed. The structure of the energy band corresponding to the epi structure of the buffer layer 2, the channel layer 3, the spacer layer 4, and the electron supply layer 5 is shown in the band diagram of FIG. As shown in this band diagram, since the electron potential of the channel layer 3 using InGaAs decreases,
The two-dimensional electron gas density is increased, the electron velocity is increased, and the electron confinement effect is improved, and in terms of DC, the mutual conductance (gm) and the output resistance are improved. In addition, e in FIG. 11 indicates a two-dimensional electron gas. However, the buffer layer (GaAs) 2 and the channel layer (In
At the interface with GaAs: In = 0.2) 3, electron scattering occurs due to the mismatch of lattice constants, and the performance is not necessarily improved in terms of RF due to the scattering. That is, there is a problem in that the high frequency characteristics mainly including the noise figure NF are not necessarily improved due to electron scattering.

【0003】そこで、この問題点の対策として、図12
に示すように、上記チャネル層3全体をバッファ層2か
らヘテロ界面に向かってIn組成(y)をy=0からy
=0.2に変化させ、図13のバンド図に示すように、
バッファ層2とチャネル層3は、電子供給層側に向けて
伝導帯端Ecが低くなるように連続的に変化させてい
る。しかしながら、このようなHEMTにおいては、バ
ッファ層2とチャネル層3の界面での電子散乱は抑制で
きるものの2次元電子ガスの密度及び速度が低下すると
いう新たな問題が生じる。
Therefore, as a countermeasure against this problem, FIG.
As shown in FIG. 5, the In composition (y) of the entire channel layer 3 from the buffer layer 2 toward the hetero interface is changed from y = 0 to y.
= 0.2, and as shown in the band diagram of FIG.
The buffer layer 2 and the channel layer 3 are continuously changed so that the conduction band edge Ec becomes lower toward the electron supply layer side. However, in such a HEMT, although electron scattering at the interface between the buffer layer 2 and the channel layer 3 can be suppressed, a new problem arises in that the density and speed of the two-dimensional electron gas decrease.

【0004】また、バッファ層としてAlGaAsを用
いた場合、バッファ層のノンドープレベルによっては、
チャネル層との界面に導電チャネルを生じてしまう恐れ
がある。図14は、このバンド図を示すものであり、7
はバッファ層、8はチャネル層、9はスペーサ層、10
は電子供給層、eは2次元電子ガス、cは導電チャネル
を示している。
When AlGaAs is used as the buffer layer, depending on the non-doped level of the buffer layer,
A conductive channel may be generated at the interface with the channel layer. FIG. 14 shows this band diagram,
Is a buffer layer, 8 is a channel layer, 9 is a spacer layer, 10
Is an electron supply layer, e is a two-dimensional electron gas, and c is a conductive channel.

【0005】さらに、この種の電界効果トランジスタと
しては、図15に示すように、半絶縁性のInP基板1
1上に、AlInAsで成るバッファ層12,GaIn
Asで成るチャネル層13,AlInAsで成るスペー
サ層14,AlInAsで成る電子供給層15,AlI
nAsで成るショットキーコンタクト層16,GaIn
Asで成るキャップ層17が順次形成されたものが、知
られている。図16はそのバンド図を示したものであ
り、AlInAsで成るバッファ層12とGaInAs
で成るチャネル層13の間は急峻なヘテロ接合となって
いる。このため、特に有機金属気相成長(MOCVD)
法で作製した場合、AlInAsのノンドープレベルが
悪いので、図16に示すように、バッファ層/チャネル
層界面に2次元電子による導電チャネルcが生じ、HE
MTの高周波特性を劣化させる問題がある。また、組成
が急激に変化する上記ヘテロ接合で、電子散乱が生じ、
雑音発生源となる問題点がある。さらに、このような界
面に組成の異常な層が介在する可能性があり、導電パス
や電子散乱の原因と問題がある。
Further, as a field effect transistor of this type, as shown in FIG. 15, a semi-insulating InP substrate 1 is used.
1, a buffer layer 12 made of AlInAs, GaIn
A channel layer 13 made of As, a spacer layer 14 made of AlInAs, an electron supply layer 15 made of AlInAs, and AlI.
Schottky contact layer 16 made of nAs, GaIn
It is known that the cap layer 17 made of As is sequentially formed. FIG. 16 is a band diagram showing the buffer layer 12 made of AlInAs and GaInAs.
A steep heterojunction is formed between the channel layers 13. Therefore, especially metal organic chemical vapor deposition (MOCVD)
Since the non-doped level of AlInAs is poor in the case of manufacturing by the method, as shown in FIG. 16, a conductive channel c due to two-dimensional electrons is generated at the interface of the buffer layer / channel layer, and HE
There is a problem of degrading the high frequency characteristics of MT. In addition, electron scattering occurs in the above heterojunction where the composition changes rapidly,
There is a problem that becomes a noise source. Furthermore, a layer having an abnormal composition may be present at such an interface, which causes a conductive path and electron scattering, which causes a problem.

【0006】本発明は、このような従来の問題点に着目
して創案されたものであって、2次元電子密度及び電子
速度が増加し、電子の閉じ込め効果が高く、しかもバッ
ファ層/チャネル層界面での電子散乱が抑制されて高周
波特性の良好な電界効果トランジスタを得んとするもの
である。
The present invention was made in view of such conventional problems. The two-dimensional electron density and electron velocity are increased, the electron confinement effect is high, and the buffer layer / channel layer is also provided. It is intended to obtain a field effect transistor having excellent high frequency characteristics by suppressing electron scattering at the interface.

【0007】[0007]

【課題を解決するための手段】請求項1記載の発明は、
半絶縁性基板上に高抵抗の第1の半導体で成るバツファ
層を有し、該バツファ層上に前記第1の半導体より電子
親和力の大きい、高純度の第2の半導体で成るチャネル
層を有し、該チャネル層上に、順次第3の半導体で成る
スペーサ層,第4の半導体で成る電子供給層を有する電
界効果トランジスタにおいて、前記チャネル層は、前記
バッファ層との接合面より該バツファ層の組成から連続
的に変化する遷移組成層と、スペーサ層側に位置して均
一な組成で成る均一組成層とで成ることを、その解決手
段としている。
The invention according to claim 1 is
A semi-insulating substrate has a buffer layer made of a high-resistance first semiconductor, and a channel layer made of a high-purity second semiconductor having an electron affinity higher than that of the first semiconductor is provided on the buffer layer. In the field effect transistor having a spacer layer made of a third semiconductor and an electron supply layer made of a fourth semiconductor on the channel layer, the channel layer is formed from the junction surface with the buffer layer. The solution is to form a transition composition layer that continuously changes from the composition of 1) and a uniform composition layer that is located on the spacer layer side and has a uniform composition.

【0008】請求項2記載の発明は、上記バッファ層を
GaAsで、上記チャネル層をInGaAsで構成する
ことを特徴としている。
According to a second aspect of the present invention, the buffer layer is made of GaAs and the channel layer is made of InGaAs.

【0009】請求項3記載の発明は、上記バッファ層を
AlGaAsで、上記チャネル層をGaAsで構成する
ことを特徴としている。
The third aspect of the present invention is characterized in that the buffer layer is made of AlGaAs and the channel layer is made of GaAs.

【0010】請求項4記載の発明は、上記均一組成層の
膜厚が10nm以上であることを特徴としている。
The invention according to claim 4 is characterized in that the film thickness of the uniform composition layer is 10 nm or more.

【0011】請求項5記載の発明は、上記遷移組成層の
組成を直線的に変化させることを特徴としている。
The invention according to claim 5 is characterized in that the composition of the transition composition layer is linearly changed.

【0012】請求項6記載の発明は、半絶縁性のInP
基板上に、順次、高純度のAlInAsで成るバッファ
層,高純度のGaInAsで成るチャネル層,ノンドー
プのAlInAsで成るスペーサ層,n型AlInAs
で成る電子供給層を有して成る電界効果トランジスタに
おいて、前記チャネル層とバッファ層の間に組成が両層
の間で連続的に変化する、AlGaInAs層を介在さ
せることを、解決手段としている。
The invention according to claim 6 is the semi-insulating InP.
A buffer layer made of high-purity AlInAs, a channel layer made of high-purity GaInAs, a spacer layer made of undoped AlInAs, and an n-type AlInAs are sequentially formed on the substrate.
In a field effect transistor having an electron supply layer consisting of, an intervening AlGaInAs layer whose composition continuously changes between the channel layer and the buffer layer is a solution.

【0013】請求項7記載の発明は、上記AlGaAs
層の組成が直線的に変化することを特徴としている。
The invention according to claim 7 is the above AlGaAs.
It is characterized in that the composition of the layer changes linearly.

【0014】[0014]

【作用】請求項1〜5の発明においては、遷移組成層を
有するため、チャネル層とバッファ層の間のヘテロ接合
がなくなり、界面での電子散乱が抑制され、雑音の発生
が防止される。また、均一組成層を有するため、2次元
電子密度及び電子速度が大となる作用がある。特に、請
求項3記載の発明においては、バッファ層としてAlG
aAs,チャネル層としてGaAsを用いた場合に、バ
ッファ層とチャネル層の界面に導電チャネル(導電パ
ス)が生じるのを遷移組成層を有することにより回避で
きる。請求項6及び請求項7記載の発明は、AlGaI
nAs層をチャネル層とバッファ層の間に介在させ、そ
の組成をチャネル層とバッファ層の間で連続的に変化さ
せたことにより、チャネル層とバッファ層との界面に導
電チャネルが生じるのを防止する作用がある。このた
め、雑音指数(NF),ゲイン(Ga)が悪化するのを
防止できる。
According to the present invention, since the transition composition layer is provided, the heterojunction between the channel layer and the buffer layer is eliminated, electron scattering at the interface is suppressed, and noise is prevented. Further, since it has a uniform composition layer, it has the effect of increasing the two-dimensional electron density and electron velocity. Particularly, in the invention according to claim 3, as the buffer layer, AlG is used.
By using a transition composition layer, it is possible to avoid the occurrence of a conductive channel (conductive path) at the interface between the buffer layer and the channel layer when aAs and GaAs are used as the channel layer. The inventions according to claim 6 and claim 7 are AlGaI
By interposing the nAs layer between the channel layer and the buffer layer and continuously changing the composition between the channel layer and the buffer layer, a conductive channel is prevented from occurring at the interface between the channel layer and the buffer layer. There is an action. Therefore, it is possible to prevent the noise figure (NF) and the gain (Ga) from deteriorating.

【0015】[0015]

【実施例】以下、本発明に係る電界効果トランジスタの
詳細を図面に示す実施例に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the field effect transistor according to the present invention will be described below with reference to the embodiments shown in the drawings.

【0016】(実施例1)本実施例に係る電界効果トラ
ンジスタは、図1に示すように、先ず、半絶縁性のGa
As基板21上に、高抵抗の第1の半導体としてノンド
ープのGaAsで成るバッファ層22が500nmの厚
さに形成されている。このバッファ層22の上には、イ
ンジウム(In)の組成(y)が0〜0.2に変化する
InGaAsで成る遷移組成層23,In組成がy=
0.2の均一な組成のInGaAsで成る均一組成層2
4が形成されている。この遷移組成層23と均一組成層
24は、第2の半導体としてのInGaAsで構成さ
れ、このInGaAsは、バッファ層22を成すノンド
ープGaAsより電子親和力が大きく、両層23,24
でチャネル層25を構成している。
(Embodiment 1) As shown in FIG. 1, the field effect transistor according to the present embodiment is first of all a semi-insulating Ga.
On the As substrate 21, a buffer layer 22 made of undoped GaAs as a high-resistance first semiconductor is formed to a thickness of 500 nm. On the buffer layer 22, a transition composition layer 23 made of InGaAs in which the composition (y) of indium (In) changes from 0 to 0.2 and an In composition of y =
Uniform composition layer 2 made of InGaAs having a uniform composition of 0.2
4 are formed. The transition composition layer 23 and the uniform composition layer 24 are composed of InGaAs as the second semiconductor, and this InGaAs has a larger electron affinity than the non-doped GaAs forming the buffer layer 22 and both layers 23, 24.
Constitutes the channel layer 25.

【0017】また、遷移組成層23は、バッファ層22
の接合面からバッファ層22の組成比(この場合はy=
0)から直線的に均一組成層24の組成比(y=0.
2)に連続的に変化するようにしてある。なお、InG
aAsのyとは、In組成比(InyGa1-yAs)で
ある。
The transition composition layer 23 is the buffer layer 22.
From the bonding surface of the buffer layer 22 to the composition ratio (in this case, y =
0) linearly from the composition ratio of the uniform composition layer 24 (y = 0.
It is designed to change continuously in 2). InG
The y of aAs is the In composition ratio (InyGa 1-y As).

【0018】そして、チャネル層25上には、第3の半
導体としてAlGaAsで成るスペーサ層26,第4の
半導体としてシリコン(Si)ドープのAlGaAsで
成る電子供給層27,SiドープのGaAsで成るキャ
ップ層28が順次形成されている。
On the channel layer 25, a spacer layer 26 made of AlGaAs as a third semiconductor, an electron supply layer 27 made of AlGaAs doped with silicon (Si) as a fourth semiconductor, and a cap made of GaAs doped with Si. Layers 28 are sequentially formed.

【0019】なお、上記遷移組成層23は、例えば、有
機金属気相成長(MOCVD)法で形成する場合は、ト
リメチルインジウム(CH33Inの流量を連続的に変
化させることにより実現できる。また、本実施例では、
均一組成層24の厚さを10nmとしている。これは、
図4及び図5に示すように、2次元電子ガス密度分布の
ピークが、スペーサ層26との界面より8nm付近にあ
るため、2次元電子の大部分を均一組成層24にあるよ
うにするためである。従って、均一組成層24の厚さと
して10nm以上とすることが必要となる。ただし、歪
のため、Inの組成比が0.2の場合、遷移組成層23
と均一組成層24で成るチャネル層25の厚さを25n
m以下とすることが好ましい。
When the transition composition layer 23 is formed by, for example, a metal organic chemical vapor deposition (MOCVD) method, it can be realized by continuously changing the flow rate of trimethylindium (CH 3 ) 3 In. Further, in this embodiment,
The thickness of the uniform composition layer 24 is 10 nm. this is,
As shown in FIGS. 4 and 5, since the peak of the two-dimensional electron gas density distribution is near 8 nm from the interface with the spacer layer 26, most of the two-dimensional electrons are in the uniform composition layer 24. Is. Therefore, it is necessary to set the thickness of the uniform composition layer 24 to 10 nm or more. However, due to strain, when the In composition ratio is 0.2, the transition composition layer 23
And the thickness of the channel layer 25 including the uniform composition layer 24 is 25 n
It is preferably m or less.

【0020】図2は、本実施例のバンド図を示すもので
あり、同図からも判るように、バッファ層22とチャネ
ル層25の界面が遷移組成層23を有するため、組成の
急峻な界面とならないため、電子散乱の発生を抑制し、
雑音の発生を防止することができる。また、10nmの
厚さを有する均一組成層24を有しているため、2次元
電子密度は大きく、また、電子速度も増加し、さらに、
電子の閉じ込め効果も奏する。
FIG. 2 is a band diagram of this embodiment. As can be seen from the figure, the interface between the buffer layer 22 and the channel layer 25 has the transition composition layer 23, and therefore the interface having a sharp composition is formed. Therefore, the generation of electron scattering is suppressed,
It is possible to prevent the generation of noise. Further, since the uniform composition layer 24 having a thickness of 10 nm is provided, the two-dimensional electron density is large, the electron velocity is increased, and
It also has the effect of confining electrons.

【0021】以上のように、本実施例においては、従来
のようにバッファ層界面での電子散乱を防止するだけで
なく、2次元電子密度及び電子速度の増加並びに、電子
の閉じ込め効果を達成することが可能となる。また、図
3は、上記したエピタキシャル構造に、ショットキーゲ
ート29,ソース・ドレイン30a,30bを設けた電
界効果トランジスタの断面説明図である。図3中eは、
2次元電子ガスを示している。
As described above, in the present embodiment, not only the electron scattering at the interface of the buffer layer is prevented as in the conventional case, but also the two-dimensional electron density and the electron velocity are increased and the electron confinement effect is achieved. It becomes possible. FIG. 3 is a cross-sectional explanatory view of a field effect transistor in which the Schottky gate 29 and the source / drain 30a, 30b are provided in the above-mentioned epitaxial structure. E in FIG. 3 is
A two-dimensional electron gas is shown.

【0022】(実施例2)本実施例は、図6に示すよう
に、実施例1のバッファ層22及びチャネル層25の構
成半導体を変えた例である。
(Embodiment 2) This embodiment is an example in which the constituent semiconductors of the buffer layer 22 and the channel layer 25 of Embodiment 1 are changed, as shown in FIG.

【0023】即ち、GaAs基板21上のバッファ層2
2をノンドープのAlGaAsとし、その厚さを80n
mとした。また、遷移組成層23は、ノンドープのAl
GaAsをバッファ層22との界面からAlの組成比
(x)を0.3から0に連続的に変化させ、均一組成層
24はAlGaAsのAlの組成比(x)が0である均
一な組成のGaAsで構成されている。なお、AlGa
Asのxとは、Al組成比(AlxGa1-xAs)であ
る。本実施例の他の構成は、上記実施例1と同様であ
る。また、本実施例のバンド図は、図7に示す通りであ
る。
That is, the buffer layer 2 on the GaAs substrate 21
2 is non-doped AlGaAs and its thickness is 80n
m. The transition composition layer 23 is made of non-doped Al.
The composition ratio of Al (x) of GaAs is continuously changed from 0.3 to 0 from the interface with the buffer layer 22, and the uniform composition layer 24 has a uniform composition in which the composition ratio (x) of Al of AlGaAs is 0. It is composed of GaAs. In addition, AlGa
The x of As is the Al composition ratio (AlxGa 1-x As). The other configuration of this embodiment is the same as that of the first embodiment. The band diagram of this example is as shown in FIG.

【0024】本実施例においても、実施例1と同様に、
電子散乱を防止し、2次元電子密度及び電子速度の増加
並びに電子の閉じ込め効果を奏する。
Also in this embodiment, as in the first embodiment,
Electron scattering is prevented, a two-dimensional electron density and an electron velocity are increased, and an electron confinement effect is achieved.

【0025】(実施例3)図8は、本実施例の電界効果
トランジスタのエピタキシャル構造を示す断面説明図で
ある。
(Embodiment 3) FIG. 8 is a sectional view showing the epitaxial structure of the field effect transistor of this embodiment.

【0026】本実施例は、先ずFeドープの半絶縁性I
nP基板31上に、ノンドープのAl0・48In0・52As
で成るバッファ層32が形成されている。このバッファ
層32上に形成される遷移組成層33は、GayAlx
1-x-yAsで成り、バッファ層32の界面からGa組
成比yは0から0.47に、Al組成比xは0.48か
ら0に、In組成比1−x−yは0.52から0.53
に直線的に連続して変化させている。
In this embodiment, first, Fe-doped semi-insulating material I is used.
On the nP substrate 31, non-doped Al 0 .48 In 0 .52 As
A buffer layer 32 composed of is formed. The transition composition layer 33 formed on the buffer layer 32 is made of Ga y Al x I
n 1-xy As, the Ga composition ratio y is 0 to 0.47, the Al composition ratio x is 0.48 to 0, and the In composition ratio 1-xy is 0.52 from the interface of the buffer layer 32. From 0.53
Is continuously changed linearly.

【0027】次に、この遷移組成層33の上には、ノン
ドープのGa0・47In0・53Asで成る均一組成層34が
形成され、上記遷移組成層33と共にチャネル層を構成
する。さらに、均一組成層34の上には、ノンドープの
Al0・48In0・52Asで成るスペーサ層35,Siドー
プのn+−Al0・48In0・52Asで成る電子供給層3
6,ノンドープのAl0・48In0・52Asで成るショット
キーコンタクト層37,Siドープのn+−Ga0・47
0・53Asで成るキャップ層が、順次形成されている。
Next, a uniform composition layer 34 made of non-doped Ga 0 .47 In 0 .53 As is formed on the transition composition layer 33 to form a channel layer together with the transition composition layer 33. Further, on the uniform composition layer 34, the electron supply layer 3 made of undoped Al 0 · 48 In 0 · 52 spacer layers 35 made of As, Si-doped n + -Al 0 · 48 In 0 · 52 As
6, the Schottky contact layer 37 made of non-doped Al 0 · 48 In 0 · 52 As, Si -doped n + -Ga 0 · 47 I
A cap layer of n 0.53 As is sequentially formed.

【0028】なお、上記した各層の組成比は、最も一般
的な値であり、勿論これに限定されるものではない。ま
た、GaAlInAsでなる遷移組成層33の厚さは、
組成によって歪(格子不整合)が生じるが、デバイスと
してその影響を受けない範囲であればよい。
The composition ratio of each layer described above is the most general value, and is not limited to this value. The thickness of the transition composition layer 33 made of GaAlInAs is
Strain (lattice mismatch) occurs depending on the composition, but it may be within a range not affected by the device.

【0029】図9は、本実施例のバンド図であり、同図
に示すように、バッファ層32と均一組成層34の間に
ヘテロ接合がなくなるため、バッファ層(AlInA
s)32のノンドープレベルが悪化しても界面に導電パ
ス(導電チャネル)が発生するのを防止できる。
FIG. 9 is a band diagram of this embodiment. As shown in FIG. 9, since there is no heterojunction between the buffer layer 32 and the uniform composition layer 34, the buffer layer (AlInA
Even if the non-doped level of s) 32 deteriorates, it is possible to prevent the generation of a conductive path (conductive channel) at the interface.

【0030】また、その分AlInAsバッファ層の厚
さを厚くでき(AlInAsバルクを流れるパスがある
が界面導電分がなくなる分、バルク成分に余裕ができ
る)、基板からの転位や不純物の導入を抑えることがで
きる。そして、このようにバッファ層とチャネル層間に
急峻な接合面がなくなるため、界面における電子散乱を
防ぐことができ、雑音発生を抑えることができる。
Further, the thickness of the AlInAs buffer layer can be increased correspondingly (there is a path flowing through the AlInAs bulk, but the interface component is lost, so there is a margin in the bulk component), and the introduction of dislocations and impurities from the substrate is suppressed. be able to. Then, since there is no steep junction surface between the buffer layer and the channel layer in this way, electron scattering at the interface can be prevented and noise generation can be suppressed.

【0031】なお、本実施例の電界効果トランジスタ
は、Al又はTi/AuでショットキーゲートをAlI
nAsで成るショットキーコンタクト層37にリセスエ
ッチングを行い形成し、オーミックメタルはAuGe/
Auとすればよい。
In the field effect transistor of this embodiment, the Schottky gate is made of Al or Ti / Au and is AlI.
The Schottky contact layer 37 made of nAs is formed by recess etching, and the ohmic metal is AuGe /
It may be Au.

【0032】以上、各実施例について説明したが、本発
明は、これらに限定されるものではなく、構成の要旨に
付随する各種の設計変更が可能である。
Although the respective embodiments have been described above, the present invention is not limited to these, and various design changes associated with the gist of the configuration can be made.

【0033】[0033]

【発明の効果】以上の説明から明らかなように、請求項
1〜7記載の発明によれば、2次元電子密度及び電子速
度を増加できると共に、電子の閉じ込め効果を奏するこ
とができる。また、バッファ層とチャネル層との界面で
の電子散乱が抑制され、雑音指数(NF),ゲイン(G
a)を主とする高周波特性を向上させる効果がある。
As is apparent from the above description, according to the inventions of claims 1 to 7, the two-dimensional electron density and electron velocity can be increased, and the electron confinement effect can be achieved. Further, the electron scattering at the interface between the buffer layer and the channel layer is suppressed, and the noise figure (NF) and the gain (G
It has the effect of improving the high-frequency characteristics mainly in (a).

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1の電界効果トランジスタのエ
ピタキシャル構造を示す断面説明図。
FIG. 1 is a sectional explanatory view showing an epitaxial structure of a field effect transistor of Example 1 of the present invention.

【図2】実施例1のエネルギーバンドを示すバンド図。FIG. 2 is a band diagram showing an energy band of Example 1.

【図3】実施例1の電界効果トランジスタの断面説明
図。
FIG. 3 is an explanatory cross-sectional view of the field effect transistor of Example 1.

【図4】実施例1におけるスペーサ層とチャネル層界面
からの距離とポテンシャルの関係を示すグラフ。
FIG. 4 is a graph showing the relationship between the distance from the interface between the spacer layer and the channel layer and the potential in Example 1.

【図5】実施例1におけるスペーサ層とチャネル層界面
からの距離と電子密度との関係を示すグラフ。
FIG. 5 is a graph showing the relationship between the distance from the interface between the spacer layer and the channel layer and the electron density in Example 1.

【図6】本発明の実施例2のエピタキシャル構造を示す
断面説明図。
FIG. 6 is a sectional explanatory view showing an epitaxial structure of Example 2 of the present invention.

【図7】実施例2のエネルギーバンドを示すバンド図。7 is a band diagram showing an energy band of Example 2. FIG.

【図8】本発明の実施例3のエピタキシャル構造を示す
断面説明図。
FIG. 8 is an explanatory sectional view showing an epitaxial structure of Example 3 of the present invention.

【図9】実施例3のエネルギーバンドを示すバンド図。9 is a band diagram showing an energy band of Example 3. FIG.

【図10】従来例の断面説明図。FIG. 10 is a sectional explanatory view of a conventional example.

【図11】従来例のエネルギーバンドを示すバンド図。FIG. 11 is a band diagram showing an energy band of a conventional example.

【図12】従来例の断面説明図。FIG. 12 is a cross-sectional explanatory view of a conventional example.

【図13】従来例のエネルギーバンドを示すバンド図。FIG. 13 is a band diagram showing an energy band of a conventional example.

【図14】従来例のエネルギーバンドを示すバンド図。FIG. 14 is a band diagram showing an energy band of a conventional example.

【図15】従来例の断面説明図。FIG. 15 is a sectional explanatory view of a conventional example.

【図16】従来例のエネルギーバンドを示すバンド図。FIG. 16 is a band diagram showing an energy band of a conventional example.

【符号の説明】[Explanation of symbols]

21…GaAs基板 22…バッファ層 23…遷移組成層 24…均一組成層 25…チャネル層 26…スペーサ層 27…電子供給層 28…キャップ層 21 ... GaAs substrate 22 ... Buffer layer 23 ... Transition composition layer 24 ... Uniform composition layer 25 ... Channel layer 26 ... Spacer layer 27 ... Electron supply layer 28 ... Cap layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半絶縁性基板上に高抵抗の第1の半導体
で成るバツファ層を有し、該バツファ層上に前記第1の
半導体より電子親和力の大きい、高純度の第2の半導体
で成るチャネル層を有し、該チャネル層上に、順次第3
の半導体で成るスペーサ層,第4の半導体で成る電子供
給層を有する電界効果トランジスタにおいて、 前記チャネル層は、前記バッファ層との接合面より該バ
ツファ層の組成から連続的に変化する遷移組成層と、ス
ペーサ層側に位置して均一な組成で成る均一組成層とで
成ることを特徴とする電界効果トランジスタ。
1. A high-purity second semiconductor having a buffer layer made of a high-resistance first semiconductor on a semi-insulating substrate, and having a higher electron affinity than the first semiconductor on the buffer layer. A channel layer formed on the channel layer, and a third layer is sequentially formed on the channel layer.
A field effect transistor having a spacer layer made of a semiconductor and an electron supply layer made of a fourth semiconductor, wherein the channel layer is a transition composition layer that continuously changes from the composition of the buffer layer from the junction surface with the buffer layer. And a uniform composition layer formed on the spacer layer side and having a uniform composition.
【請求項2】 前記バッファ層を構成する第1の半導体
がGaAsであり、前記チャネル層を構成する第2の半
導体がInGaAsである請求項1記載の電界効果トラ
ンジスタ。
2. The field effect transistor according to claim 1, wherein the first semiconductor forming the buffer layer is GaAs, and the second semiconductor forming the channel layer is InGaAs.
【請求項3】 前記バッファ層を構成する第1の半導体
がAlGaAsであり、前記チャネル層を構成する第2
の半導体がGaAsである請求項1記載の電界効果トラ
ンジスタ。
3. A first semiconductor forming the buffer layer is AlGaAs, and a second semiconductor forming the channel layer.
The field effect transistor according to claim 1, wherein said semiconductor is GaAs.
【請求項4】 前記均一組成層の膜厚が10nm以上で
ある請求項1記載の電界効果トランジスタ。
4. The field effect transistor according to claim 1, wherein the film thickness of the uniform composition layer is 10 nm or more.
【請求項5】 前記遷移組成層は、組成が直線的に変化
する請求項1記載の電界効果トランジスタ。
5. The field effect transistor according to claim 1, wherein the composition of the transition composition layer changes linearly.
【請求項6】 半絶縁性のInP基板上に、順次、高純
度のAlInAsで成るバッファ層,高純度のGaIn
Asで成るチャネル層,ノンドープのAlInAsで成
るスペーサ層,n型AlInAsで成る電子供給層を有
して成る電界効果トランジスタにおいて、 前記チャネル層とバッファ層の間に組成が両層の間で連
続的に変化する、AlGaInAs層を介在させること
を特徴とする電界効果トランジスタ。
6. A buffer layer made of high-purity AlInAs and a high-purity GaIn layer on a semi-insulating InP substrate, in that order.
In a field effect transistor having a channel layer made of As, a spacer layer made of undoped AlInAs, and an electron supply layer made of n-type AlInAs, the composition between the channel layer and the buffer layer is continuous between both layers. A field-effect transistor characterized by interposing an AlGaInAs layer which changes into
【請求項7】 前記AlGaInAs層は組成が直線的
に変化する請求項6記載の電界効果トランジスタ。
7. The field effect transistor according to claim 6, wherein the composition of the AlGaInAs layer changes linearly.
JP26641592A 1992-10-06 1992-10-06 Field-effect transistor Pending JPH06120259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26641592A JPH06120259A (en) 1992-10-06 1992-10-06 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26641592A JPH06120259A (en) 1992-10-06 1992-10-06 Field-effect transistor

Publications (1)

Publication Number Publication Date
JPH06120259A true JPH06120259A (en) 1994-04-28

Family

ID=17430619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26641592A Pending JPH06120259A (en) 1992-10-06 1992-10-06 Field-effect transistor

Country Status (1)

Country Link
JP (1) JPH06120259A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518622A (en) * 2007-02-07 2010-05-27 マイクロリンク デバイセズ, インク. Integration of HBT and field effect transistor
JP2012044113A (en) * 2010-08-23 2012-03-01 Fujitsu Ltd Semiconductor device and manufacturing method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518622A (en) * 2007-02-07 2010-05-27 マイクロリンク デバイセズ, インク. Integration of HBT and field effect transistor
US8450162B2 (en) 2007-02-07 2013-05-28 Microlink Devices, Inc. HBT and field effect transistor integration
JP2012044113A (en) * 2010-08-23 2012-03-01 Fujitsu Ltd Semiconductor device and manufacturing method of the same
US8987075B2 (en) 2010-08-23 2015-03-24 Fujitsu Limited Method for manufacturing a compound semiconductor device

Similar Documents

Publication Publication Date Title
JP2676442B2 (en) Heterojunction field effect transistor and manufacturing method thereof
TWI695504B (en) Heterojunction bipolar transistor
US5404032A (en) Field-effect semiconductor device
US5596211A (en) Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas
US5604356A (en) Superlattice ohmic contact on a compound semiconductor layer
US6919589B2 (en) HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts
JPH0645366A (en) Field effect transistor
US5351128A (en) Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer
JP6222220B2 (en) Semiconductor device
JPH06120259A (en) Field-effect transistor
JP3021894B2 (en) Heterojunction field effect transistor
JP4766743B2 (en) Heterojunction field effect transistor
JP2730511B2 (en) Heterojunction field effect transistor
JP2567730B2 (en) Heterojunction field effect transistor
JP3233167B2 (en) Semiconductor device
JP2006114659A (en) Field effect transistor
JPH09260643A (en) High-electron mobility transistor
JP3136072B2 (en) Semiconductor device
JP3122471B2 (en) Field effect transistor
JPH04294547A (en) Inalas/ingaas heterojunction structure semiconductor device and field effect transistor using it
JPH06151469A (en) Compound semiconductor device
JPH09246529A (en) Field effect transistor and its manufacture
JPH06252175A (en) Transistor having high electron mobility
JPH0684960A (en) Field effect transistor
JPH04214636A (en) Semiconductor device